KR100509975B1

KR100509975B1 - 모듈용 인쇄회로기판

Info

Publication number: KR100509975B1
Application number: KR10-1998-0035176A
Authority: KR
Inventors: 서승진; 신승만
Original assignee: 삼성전자주식회사
Priority date: 1998-08-28
Filing date: 1998-08-28
Publication date: 2005-11-11
Also published as: KR20000015327A

Abstract

본 발명은 모듈용 인쇄회로기판으로서, 서로 다른 용량을 갖는 반도체 패키지를 복합적으로 실장할 수 있으며, 일부 어드레스에 불량이 발생한 반도체 패키지를 그 반도체 패키지의 실제 용량보다 낮은 용량을 갖는 반도체 패키지와 복합적으로 실장할 수 있는 모듈용 인쇄회로기판을 구현하기 위하여, 적어도 하나 이상의 비접속 단자를 가지는 64M, 128M SDRAM의 반도체 패키지와, 64M, 128M SDRAM의 반도체 패키지와 핀 수가 동일하며, 64M, 128M SDRAM의 핀 구성에 추가되는 하나의 어드레스 단자를 갖는 256M SDRAM의 반도체 패키지를 복합적으로 실장할 수 있는 모듈용 인쇄회로기판으로서, 기판 몸체 및 기판 몸체에 형성된 배선 패턴으로서, 반도체 패키지의 리드가 납땜될 수 있는 랜드 패턴과, 기판 몸체의 일측에 소정의 간격으로 형성되며, 외부 전자 장치에 접속되는 탭 및 랜드 패턴과 그에 대응되는 탭을 연결하는 회로 패턴으로 구성된 배선 패턴을 포함하며, 256M SDRAM의 반도체 패키지의 추가되는 어드레스 단자는 64M, 128M SDRAM의 반도체 패키지에서는 비접속 단자이며, 256M SDRAM의 반도체 패키지의 추가되는 어드레스 단자에 대응되는 랜드 패턴들을 연결하는 회로 패턴과, 회로 패턴과 연결된 탭을 갖는 것을 특징으로 하는 모듈용 인쇄회로기판을 제공한다.

Description

모듈용 인쇄회로기판{Printed Circuit Board(PCB) for module}

본 발명은 모듈용 인쇄회로기판에 관한 것으로, 더욱 상세하게는 서로 다른 용량을 갖는 복수개의 반도체 패키지를 복합적으로 실장하거나 일부 어드레스에 불량이 발생한 반도체 패키지를 그 반도체 패키지의 실제 용량보다 낮은 용량을 갖는 반도체 패키지와 복합적으로 실장할 수 있는 모듈용 인쇄회로기판에 관한 것이다.

전자기기들의 경박단소화 추세에 따라 그의 핵심 소자인 패키지의 고밀도, 고실장화가 중요한 요인으로 대두되고 있으며, 또한 컴퓨터의 경우 기억 용량의 증가에 따른 대용량의 램(Random Access Memory ; RAM) 및 프레쉬 메모리(Flash Memory)와 같이 칩의 크기는 자연적으로 증대되지만 패키지는 상기의 요건에 따라 소형화되는 경향으로 연구되고 있다.

여기서, 패키지의 크기를 줄이기 위해서 제안되어 온 여러 가지 방안 예를 들면, 복수개의 칩 또는 패키지를 실장된 멀티 칩 패키지(Multi Chip Package ; MCP), 멀티 칩 모듈(Multi Chip Module ; MCM) 등이 있으며, 멀티 칩 모듈의 경우 주로 반도체 칩 및 반도체 패키지가 인쇄회로기판 상에 평면적인 배열 방법으로 실장된다.

멀티 칩 모듈 중에서 하이 스피드 메모리 모듈(High Speed Memory Module)에 대한 요구가 증대되어 SDRAM(Synchronous Dynamic RAM)의 반도체 패키지가 실장된 메모리 모듈(memory module)의 채용이 증가되고 있다. 통상적으로 메모리 모듈은 모듈용 인쇄회로기판에 동일한 용량을 갖는 복수개의 반도체 패키지, 예를 들면 용량이 64M, 128M, 256M SDRAM의 반도체 패키지가 각기 복수개씩 실장된 구조를 갖는다.

도 1은 64M, 128M SDRAM의 반도체 패키지의 핀 구성도(pin assignment)를 나타내는 도면이고, 도 2는 256M SDRAM의 반도체 패키지의 핀 구성도를 나타내는 도면이다. 도 1 및 도 2를 참조하면, 64M, 128M, 256M SDRAM의 반도체 칩을 내장하고 있는 반도체 패키지(60, 70)는 54핀의 티에스오프(TSOP; Thin Small Outline Package)로서, 같은 외형의 반도체 패키지에 어드레스(address)만을 확장하여 상위 용량을 갖는 반도체 패키지가 되도록 표준화되어 있다.

도 1에 도시된 64M, 128M SDRAM의 반도체 패키지(60)는 어드레스의 구성이 동일하며, 어드레스는 A0 내지 A11, BA0, BA1로 구성된다. 그리고, 도 2에 도시된 256M SDRAM의 반도체 패키지(70)는 어드레스가 A0 내지 A12, BA0, BA1로 64M, 128M SDRAM의 반도체 패키지(60)보다 어드레스가 하나더 많음을 알 수 있다. 즉, 64M, 128M SDRAM의 반도체 패키지(60)의 36번 핀은 비접속 단자(non-connect pin)이지만, 256M SDRAM의 반도체 패키지(70)의 36번 핀은 A12의 어드레스 단자(address pin)로 활용된다.

따라서, 64M SDRAM용 모듈용 인쇄회로기판을 128M SDRAM용 모듈용 인쇄회로기판으로 활용할 수 있지만, 256M SDRAM의 반도체 패키지(70)는 64M SDRAM의 반도체 패키지(60)의 패키지 형태는 동일하지만, A12(36번 핀)의 어드레스를 더 갖고 있기 때문에, 기존의 64M SDRAM용 모듈용 인쇄회로기판에 256M SDRAM의 반도체 패키지(70)를 실장할 수는 있지만, 256M SDRAM의 반도체 패키지(70)를 어드레싱(addressing)할 수는 없다. 즉, 64M, 128M SDRAM용 모듈용 인쇄회로기판을 256M SDRAM용 모듈용 인쇄회로기판으로 활용할 수 없다.

그리고, 메모리 용량이 64M, 128M, 256M SDRAM 등으로 증가할수록 제조 과정에서 불량 확률은 그만큼 높으며, 테스트 공정을 거친 반도체 칩일지라도 완제품 단계에서 불량이 발생될 확률은 그만큼 높다. 이와 같은 일부 어드레스에 불량이 발생한 반도체 칩은 완제품으로서는 활용할 수 없다. 그러나, 그 반도체 칩이 실제로 갖고 있는 반도체 칩의 용량보다 낮은 용량의 반도체 칩으로 활용할 수 있지만, 이와 같은 불량이 발생된 반도체 칩을 활용하기 위해서는 새로운 모듈용 인쇄회로기판이 필요하다.

따라서, 본 발명의 목적은 하나의 모듈용 인쇄회로기판에 여러 가지 용량의 반도체 패키지를 복합적으로 실장할 수 있는 모듈용 인쇄회로기판을 제공하는 데 있다.

본 발명의 다른 목적은 일부 어드레스에 불량이 발생한 반도체 패키지를 하위 용량을 갖는 메모리 모듈에 실장할 수 있는 모듈용 인쇄회로기판을 제공하는 데 있다.

상기 목적을 달성하기 위하여, 본 발명은 핀 구성이 동일하며, 적어도 하나 이상의 비접속 단자를 가지는 64M, 128M SDRAM의 반도체 패키지와, 64M, 128M SDRAM의 반도체 패키지와 핀 수가 동일하며, 64M, 128M SDRAM의 핀 구성에 추가되는 하나의 어드레스 단자를 갖는 256M SDRAM의 반도체 패키지를 복합적으로 실장할 수 있는 모듈용 인쇄회로기판으로서, 기판 몸체 및 기판 몸체에 형성된 배선 패턴으로서, 반도체 패키지의 리드가 납땜될 수 있는 랜드 패턴과, 기판 몸체의 일측에 소정의 간격으로 형성되며, 외부 전자 장치에 접속되는 탭 및 랜드 패턴과 그에 대응되는 탭을 연결하는 회로 패턴으로 구성된 배선 패턴을 포함하며, 256M SDRAM의 반도체 패키지의 추가되는 어드레스 단자는 64M, 128M SDRAM의 반도체 패키지에서는 비접속 단자이며, 256M SDRAM의 반도체 패키지의 추가되는 어드레스 단자에 대응되는 랜드 패턴들을 연결하는 회로 패턴과, 회로 패턴과 연결된 탭을 갖는 것을 특징으로 하는 모듈용 인쇄회로기판을 제공한다.

본 발명에 따른 모듈용 인쇄회기판에 실장되는 64M, 128M, 256M SDRAM의 반도체 패키지는 54핀의 티에스오피(TSOP) 유형의 반도체 패키지를 사용하는 것이 바람직하다. 그리고, 256M SDRAM의 반도체 패키지의 추가되는 어드레스 단자는 36번 핀이며, 36번 핀에 대응되는 랜드 패턴을 연결하는 회로 패턴을 것는다.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.

도 3은 본 발명의 실시예에 따른 모듈용 인쇄회로기판(80)을 도시하고 있다. 도 4는 도 3의 모듈용 인쇄회로기판(80)을 이용한 메모리 모듈(100)을 도시하고 있다. 도 3 및 도 4를 참조하면, 모듈용 인쇄회로기판(80)은 기판 몸체(82)와, 기판 몸체(82)에 형성된 배선 패턴(85)으로 구성된다.

기판 몸체(82)는 BT 수지(bismaleimide triazine resin)와 같은 플라스틱 수지로 제조하며, 직사각형 형태의 얇은 판 모양을 갖는다.

기판 몸체(82)에 형성된 배선 패턴(85)은 기판 몸체(82)에 압착한 구리 박막(Cu foil)을 사진석판술을 이용하여 형성하게 된다. 여기서, 배선 패턴(85)은 반도체 패키지의 리드(98)가 납땜될 수 있는 랜드 패턴(88; land pattern)과, 기판 몸체(82)의 일측(82a)에 소정의 간격으로 형성되며, 외부 전자 장치에 접속되는 탭(84; tab) 및 랜드 패턴(88)과 그에 대응되는 탭(84)을 연결하는 회로 패턴(86; circuit pattern)으로 구성된다. 여기서, 랜드 패턴(88)은 54핀을 갖는 TSOP가 실장될 수 있도록 형성되며, 특히 반도체 패키지의 36핀(98a)에 대응되는 랜드 패턴(88a)을 서로 연결하는 회로 패턴(86a)과, 그 회로 패턴(86a)과 연결된 탭(84a)을 포함한다. 여기서, 36번 핀(98a)에 대응되는 랜드 패턴(88a)들을 연결하는 회로 패턴을 더미 회로 패턴(86a)이라 하자. 한편, 도 3 및 도 4에 도시된 배선 패턴(85)은 기판 몸체(82)의 일면에 형성된 상태를 도시하고 있지만, 기판 몸체(82)의 일면에 반대되는 면에도 형성되며, 기판 몸체(82)의 양면에 형성되는 배선 패턴(85)은 기판 몸체(82)를 관통하여 형성되는 비아 홀(via hole; 도시 안됨)을 통하여 전기적으로 연결된다. 그리고, 8개의 반도체 패키지(90)가 실장될 수 있는 랜드 패턴(88)을 포함한 배선 패턴(85)이 형성되어 있다.

이와 같이 36번 핀(98a)에 대응되는 랜드 패턴(88a)을 연결하는 더미 회로 패턴(86a)을 형성한 이유는, 256M SDRAM의 반도체 패키지의 36번 핀(98a)의 A12를 어드레싱(addressing)하기 위해서이다. 그리고, 36번 핀(98a)을 연결하는 더미 회로 패턴(86a)을 형성할 수 있는 이유는, 64M, 128M SDRAM의 반도체 패키지의 36번 핀은 비접속 단자이고, 256M SDRAM의 반도체 패키지의 36번 핀은 A12의 어드레스 단자이기 때문에, 36번 핀(98a)에 대응되는 랜드 패턴(88a)을 연결하는 더미 회로 패턴(86a)을 형성하더라도 64M, 128M SDRAM의 반도체 패키지의 구동에는 영향을 미치지 않으면서 256M SDRAM의 반도체 패키지의 36번 핀(98a)을 어드레싱할 수 있기 때문이다.

따라서, 본 발명에 따른 더미 회로 패턴(86a)이 형성된 모듈용 인쇄회로기판(80)은 64M, 128M, 256M SDRAM의 반도체 패키지를 복합적으로 실장할 수 있다. 물론, 64M, 128M, 256M SDRAM의 반도체 패키지가 각기 복수개씩 실장된 메모리 모듈로도 구현이 가능하다.

한편, 메모리 용량이 증가할수록 제조 과정에서 불량 확률은 그만큼 높으며, 테스트 공정을 거친 반도체 칩일지라도 완제품 단계에서 불량이 발생될 확률은 그만큼 높다. 이와 같은 일부 어드레스에 불량이 발생한 반도체 칩은 그 용량에 해당되는 제품으로는 활용할 수 없다. 그러나, 그 반도체 칩이 실제로 갖고 있는 반도체 칩의 용량보다 낮은 용량의 반도체 칩으로 활용할 수 있다. 따라서, 128M, 256M SDRAM에서 일부 어드레스에 불량이 발생되어 64M 또는 128M(256M SDRAM의 경우) SDRAM으로 활용 가능한 반도체 패키지가 있을 경우, 불량이 발생된 반도체 패키지와 양품의 반도체 패키지를 복합적으로 본 발명에 따른 모듈용 인쇄회로기판에 실장하여 메모리 모듈을 구현할 수 있다. 예를 들면, XM×YN 용량의 반도체 패키지를 기준으로 메모리 모듈을 구성할 때, XM×YN 용량의 반도체 패키지보다 용량이 큰 XM×nYN 용량의 반도체 패키지는 YN+YN+…+YN(총 n개)의 열 용량(column density)을 가지게 되는데 이때 YN중에 하나라도 불량이 발생하면 XM×nYN 용량의 반도체 패키지로 활용할 수 없다. 그러나, XM×nYN 용량의 반도체 패키지를 XM×(n-k)YN 용량의 반도체 패키지로 활용할 수 있기 때문에, 불량의 XM×nYN 용량의 반도체 패키지와 정품의 XM×(n-k)YN 용량의 반도체 패키지를 복합적으로 사용하여 메모리 모듈을 구성할 수 있다. 여기서, n, k는 자연수이며, k는 n보다 작은 자연수이다.

좀더 상세히 설명하면, 64M SDRAM의 반도체 패키지를 기준으로 잡는다면, 8M×8 SDRAM으로 표현할 수 있다. 즉, "XM"은 "8M"에 해당되고, "×8"은 "×YN"에 대응된다. 그리고, 128M SDRAM의 반도체 패키지는 8M×16 SDRAM으로, 이 경우 "nYN"은 "2×8"이기 때문에(여기서 n은 2에 해당됨), 128M SDRAM은 YN중에서 하나가 불량이 발생된 경우에 8M×8 SDRAM으로 활용할 수 있다(여기서, k는 1에 해당됨). 또한, 256M SDRAM의 반도체 패키지는 8M×24 SDRAM으로, "nYN"은 "3×8"이기 때문에(여기서 n은 3에 해당됨), 256M SDRAM은 YN중에서 하나가 불량이 발생된 경우에는 8M×16 SDRAM(128M SDRAM)으로 활용할 수 있고(여기서 k는 1에 해당됨), YN 중에서 두 개가 불량이 발생된 경우에는 8M×8 SDRAM(64M SDRAM)으로 활용할 수 있다(여기서 k는 2에 해당됨). 한편, 256M SDRAM의 반도체 패키지의 36번 핀은 더미 회로 패턴에 의해 어드레싱된다.

한편, 본 발명의 실시예에서는 64M, 128M, 256M SDRAM의 반도체 패키지를 복합적으로 실장하기 위하여 36번 핀에 대응되는 랜드패턴(88a)을 연결하는 더미 회로 패턴(86a)을 갖는 모듈용 인쇄회로기판(80)을 구현하고 있지만, 동일한 패키지 형태를 가지며, 기존의 반도체 패키지의 핀 구성도에서 추가되는 어드레스만 있다면, 추가되는 어드레스를 서로 연결하는 더미 회로 패턴을 형성하는 구성은 본 발명에 따른 기술적 사상의 범위를 벗어나는 것은 아니다. 이 경우, 추가되는 어드레스의 핀은 기존의 반도체 패키지의 비접속 단자를 활용하게 된다.

따라서, 본 발명의 구조를 따르면 하나의 모듈용 인쇄회로기판에 여러 가지 용량, 예를 들면, 64M, 128M, 256M SDRAM의 반도체 패키지를 복합적으로 실장할 수 있다. 물론, 동일한 용량을 갖는 복수개의 반도체 패키지를 본 발명에 따른 모듈용 인쇄회로기판에 실장하여 메모리 모듈을 구현할 수 있다.

그리고, 일부 어드레스에 불량이 발생한 반도체 패키지를 그 반도체 패키지의 용량보다 낮은 용량의 반도체 패키지와 복합적으로 본 발명에 따른 모듈용 인쇄회로기판에 실장하여 메모리 모듈을 구현할 수 있다.

도 1은 64M, 128M SDRAM의 반도체 패키지의 핀 구성도를 나타내는 도면,

도 2는 256M SDRAM의 반도체 패키지의 핀 구성도를 나타내는 도면,

도 3은 본 발명의 실시예에 따른 모듈용 인쇄회로기판을 나타내는 개략도,

도 4는 도 3의 모듈용 인쇄회로기판을 이용한 메모리 모듈을 나타내는 개략도이다.

* 도면의 주요 부분에 대한 설명 *

60, 70, 90 : 반도체 패키지 80 : 모듈용 인쇄회로기판

82 : 기판 몸체 84 : 탭

85 : 배선 패턴 86 : 회로 패턴

88 : 랜드 패턴 98 : 리드

Claims

핀 구성이 동일하며, 적어도 하나 이상의 비접속 단자를 가지는 64M, 128M SDRAM의 반도체 패키지와,

상기 64M, 128M SDRAM의 반도체 패키지와 핀 수가 동일하며, 상기 64M, 128M SDRAM의 핀 구성에 추가되는 하나의 어드레스 단자를 갖는 256M SDRAM의 반도체 패키지를 복합적으로 실장할 수 있는 모듈용 인쇄회로기판으로서,

기판 몸체; 및

상기 기판 몸체에 형성된 배선 패턴으로서, 상기 반도체 패키지의 리드가 납땜될 수 있는 랜드 패턴과, 상기 기판 몸체의 일측에 소정의 간격으로 형성되며, 외부 전자 장치에 접속되는 탭 및 상기 랜드 패턴과 그에 대응되는 탭을 연결하는 회로 패턴으로 구성된 배선 패턴;을 포함하며,

상기 256M SDRAM의 반도체 패키지의 추가되는 어드레스 단자는 상기 64M, 128M SDRAM의 반도체 패키지에서는 비접속 단자이며, 상기 256M SDRAM의 반도체 패키지의 추가되는 어드레스 단자에 대응되는 상기 랜드 패턴들을 연결하는 더미 회로 패턴과, 상기 더미 회로 패턴과 연결된 상기 탭을 갖는 것을 특징으로 하는 모듈용 인쇄회로기판.
제 1항에 있어서, 상기 64M, 128M, 256M SDRAM의 반도체 패키지는 54핀의 티에스오피(TSOP) 유형의 반도체 패키지인 것을 특징으로 하는 모듈용 인쇄회로기판.
제 2항에 있어서, 상기 256M SDRAM의 반도체 패키지의 추가되는 어드레스 단자는 36번 핀이며, 상기 36번 핀에 대응되는 상기 랜드 패턴을 연결하는 상기 회로 패턴을 갖는 것을 특징으로 하는 모듈용 인쇄회로기판.