KR100509201B1 - 다층 인쇄회로기판의 제조방법 - Google Patents

다층 인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR100509201B1
KR100509201B1 KR10-2003-0025541A KR20030025541A KR100509201B1 KR 100509201 B1 KR100509201 B1 KR 100509201B1 KR 20030025541 A KR20030025541 A KR 20030025541A KR 100509201 B1 KR100509201 B1 KR 100509201B1
Authority
KR
South Korea
Prior art keywords
layer
printed circuit
circuit board
conductive paste
metal layer
Prior art date
Application number
KR10-2003-0025541A
Other languages
English (en)
Other versions
KR20040093258A (ko
Inventor
이성헌
Original Assignee
주식회사 디에이피
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 디에이피 filed Critical 주식회사 디에이피
Priority to KR10-2003-0025541A priority Critical patent/KR100509201B1/ko
Publication of KR20040093258A publication Critical patent/KR20040093258A/ko
Application granted granted Critical
Publication of KR100509201B1 publication Critical patent/KR100509201B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 다층 인쇄회로기판의 제조방법에 관한 것으로, 다층 인쇄회로기판에 형성된 레이저 비아홀에 충진재를 충진하여 평탄화한 후 그 위에 제 2 도전체층을 형성함으로써, 상기 레이저 비아홀의 접촉면적을 넓히고, 상기 다층 인쇄회로기판에 실장되는 부품과의 전기적 접촉성 및 본딩 특성을 향상시키며, 비아패드의 보강 특성 및 솔더링 특성을 향상시켰다.
이를 위한 본 발명에 의한 다층 인쇄회로기판의 제조방법은 베리드 비아홀이 형성된 양면기판 위에 다수 개의 금속층 및 절연수지층을 적층하여 다층기판을 형성하는 단계; 상기 다층기판에 다수 개의 레이저 비아홀을 형성하는 단계; 상기 다수 개의 레이저 비아홀이 형성된 다층기판 위에 제 1 금속층을 형성하는 단계; 상기 제 1 금속층이 형성된 상기 다수 개의 레이저 비아홀에 입자 크기 20㎛ 이하인 구리 함유량이 30∼40%를 갖는 전도성 페이스트 잉크를 충진한 후 상기 제 1 금속층이 노출되도록 평탄화하는 단계; 상기 평탄화 된 다층기판 위에 제 2 금속층을 형성하는 단계; 및 상기 레이저 비아홀과 레이저 비아홀 사이의 상기 제 1 및 제 2 금속층과 상기 다층기판의 최상위 금속층을 일정 부분 패터닝하여 상기 다층기판의 최상위 절연수지층을 노출시킨 다음 솔더 레지스트층을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

다층 인쇄회로기판의 제조방법{METHOD OF MANUFACTURE FOR MULTI-LAYERED PRINTED CIRCUIT BOARD}
본 발명은 다층 인쇄회로기판(PCB)의 제조방법에 관한 것으로서, 특히 다층 인쇄회로기판에 형성된 레이저 비아홀에 충진재를 충진하여 평탄화한 후 그 위에 제 2 도전체층을 형성함으로써, 상기 레이저 비아홀의 접촉면적을 넓히고, 상기 다층 인쇄회로기판에 실장되는 부품과의 전기적 접촉성 및 본딩 특성을 향상시키며, 비아패드의 보강 특성 및 솔더링 특성을 향상시킨 다층 인쇄회로기판의 제조방법에 관한 것이다.
일반적으로, 인쇄회로기판은 에폭시계의 절연기판상에 동박을 입힌 것으로, 단면 인쇄회로기판, 양면 인쇄회로기판 및 다층 인쇄회로기판 등으로 그 종류를 구분할 수 있다.
상기 단면 인쇄회로기판은 절연기판의 한쪽면에만 배선패턴의 동박이 입혀진 구조로 되어 있고, 상기 양면 인쇄회로기판은 절연기판의 양쪽면에 배선패턴의 동박이 입혀진 구조로 되어 있으며, 상기 다층 인쇄회로기판은 상기 단면 인쇄회로기판 또는 양면 인쇄회로기판이 다수개 적층된 구조로 되어 있다.
상기 다층 인쇄회로기판은 최근에 경박단소화되면서 핸드폰, PCS, IMT 2000, 노트북, 팜탑, 캠코더 등과 볼 그리드 어레이(ball grid array: BGA), 칩 스케일 패키징(chip scale packaging: CSP), 멀티 칩 모듈(multi chip module: MCM) 등과 같은 반금속용 패키지 기판에 많이 적용되고 있다.
그러면, 첨부도면을 참조하여 종래의 인쇄회로기판의 제조공정에 대해 설명하기로 한다.
도 1a 내지 도 1w는 종래 기술에 따른 다층 인쇄회로기판의 제조공정 단면도이다.
상기 다층 인쇄회로기판의 제조공정은 먼저, 도 1a에 도시된 바와 같이, 절연판(1a)의 상부 및 하부에 상부 동박(1b)과 하부 동박(1c)이 형성된 양면기판(1)에 기계드릴을 사용하여 상기 베리드 비아홀(Buried Via Hole)(2)을 형성한다.
그 다음, 도 1b에 도시된 바와 같이, 상기 베리드 비아홀(2)이 형성된 상기 양면 기판(1)에 도금을 실시하여(적어도 1회 이상) 상기 베리드 비아홀(2)의 내주면과 상기 양면 기판(1)의 상부 및 하부에 제 1 금속층(3)을 형성한다. 이 때, 상기 제 1 금속층(3)은 구리(Copper)를 주로 사용한다.
그 다음, 도 1c에 도시된 바와 같이, 지그(JIG)(30)를 사용하여 상기 제 1 금속층(3)이 형성된 상기 베리드 비아홀(2)에 충진재(4)를 사용하여 충진(plugging)한다. 이 때, 충진재(4)는 레진(Resin)성의 전도성 물질을 사용한다.
그 다음, 도 1d에 도시된 바와 같이, 일정 온도(예를 들어, 150℃)와 일정 시간(예를 들어, 50분)으로 상기 충진재(4)를 경화시킨다.
그 다음, 도 1e에 도시된 바와 같이, 상기 양면기판(1)의 상부 및 하부에 돌출된 상기 충진재(4)를 상기 제 1 금속층(3)이 노출되도록 화학적기계적연마(CMP; chemical mechanical polishing)를 이용하여 평탄화(4a)한다.
그 다음, 도 1f에 도시된 바와 같이, 상기 제 1 금속층(3) 및 상기 충진재(4a)가 노출된 상기 양면기판(1)의 상부 및 하부에 제 1 포토레지스트(photoresist)층(5)을 형성한다.
그 다음, 도 1g에 도시된 바와 같이, 상기 제 1 금속층(3)을 패터닝하기 위해 상기 제 1 포토레지스트층(5)을 패터닝(5a)한다. 이 때, 상기 제 1 포토레지스트층(5)은 네거티브 레지스트층(5a)이다.
그 다음, 도 1h에 도시된 바와 같이, 패터닝된 상기 제 1 포토레지스트층(5a) 위에 빛을 조사하여 상기 상부 동박(1b) 및 상기 하부 동박(1c)이 노출되도록 상기 제 1 금속층(3)을 식각한다.
그 다음, 도 1i에 도시된 바와 같이, 상기 제 1 포토레지스트층(5a)을 제거함으로써, 상기 양면기판(1) 위에 제 1 금속 패턴층(3a)을 형성한다.
이와 같이, 상기 도 1a 내지 도 1i에 도시된 공정을 반복적으로 수행하는 것에 의해, 다층의 금속패턴을 가진 다층 기판을 형성할 수 있다.
그 다음, 도 1j에 도시된 바와 같이, 상기 제 1 금속 패턴층(3a)이 형성된 상기 양면기판(1)의 상부 및 하부에 제 1 절연수지층(6)을 형성하고, 상기 제 1 절연수지층(6) 위에 제 2 금속층(7)을 고온 고압에 의해 형성한다. 이 때, 상기 제 2 금속층(7)은 구리를 사용하며, 상기 제 1 절연수지층(6) 및 상기 제 2 금속층(7)을 제 1 RCC(resin coated copper foil)층이라 한다.
그 다음, 도 1k에 도시된 바와 같이, 상기 제 2 금속층(7)이 형성된 상기 양면기판(1)의 상부 및 하부에 제 2 포토레지스트(photoresist)층(8)을 형성한다.
그 다음, 도 1l에 도시된 바와 같이, 상기 제 2 금속층(7)을 패터닝하기 위해 상기 제 2 포토레지스트층(8)을 패터닝(8a)한다. 이 때, 상기 제 2 포토레지스트층(8)은 네거티브 레지스트층(8a)이다.
그 다음, 도 1m에 도시된 바와 같이, 상기 제 2 포토레지스트막(8a) 위에 빛을 조사하여 상기 제 1 절연수지층(6)이 노출되도록 상기 제 2 금속층(7)을 식각하여 제 2 금속 패턴층(7a)을 형성한다. 그 다음, 도면에는 도시되지 않았지만, 상기 제 2 포토레지스트층(8a)을 제거한다.
그 다음, 도 1n에 도시된 바와 같이, 상기 제 2 금속 패턴층(7a)이 형성된 상기 양면기판(1)의 상부 및 하부에 제 2 절연수지층(9)을 형성하고, 상기 제 2 절연수지층(9) 위에 제 3 금속층(10)을 고온 고압에 의해 형성한다. 이 때, 상기 제 3 금속층(10)은 구리를 이용한 금속층이며, 상기 제 2 절연수지층(9) 및 상기 제 3 금속층(10)을 제 2 RCC(resin coated copper foil)층이라 한다.
그 다음, 도 1o에 도시된 바와 같이, 상기 제 3 금속층(10)이 형성된 상기 양면기판(1)의 상부 및 하부에 제 3 포토레지스트층(11)을 형성한다.
그 다음, 도 1p에 도시된 바와 같이, 상기 제 3 금속층(10)을 패터닝하기 위해 상기 제 3 포토레지스트층(11)을 패터닝(11a)한다. 이 때, 상기 제 3 포토레지스트층(11a)은 네거티브 레지스트층(11a)이다.
그 다음, 도 1q에 도시된 바와 같이, 패터닝된 상기 제 3 포토레지스트막(11a) 위에 빛을 조사하여 상기 제 2 절연수지층(9)이 노출되도록 상기 제 3 금속층(10)을 식각하여 제 3 금속 패턴층(10a)을 형성한다. 그 다음, 도면에는 도시되지 않았지만, 상기 제 3 포토레지스트층(11a)을 제거한다. 상기 제 3 금속 패턴층(10a)에 의해 노출된 상기 제 2 절연수지층(9)은 다음 공정에서 형성되는 레이저 비아홀(Laser Via Holl)을 형성하기 위한 레이저 포인트이다.
그 다음, 도 1r에 도시된 바와 같이, 상기 제 3 금속 패턴층(10a)에 의해 노출된 상기 제 2 절연수지층(9)과 상기 제 2 금속 패턴층(7a)에 의해 노출된 상기 제 1 절연수지층(6)을 상기 제 1 금속 패턴층(3a)의 소정 부분이 노출되도록 레이저 드릴(Laser Drill)로 제거하여 제 1 레이저 비아홀(13a)을 형성한다. 또한, 상기 제 3 금속 패턴층(10a)에 의해 노출된 상기 제 2 절연수지층(9)을 상기 제 2 금속 패턴층(7a)의 소정 부분이 노출되도록 레이저 드릴로 제거하여 제 2 레이저 비아홀(13b)을 형성한다. 이 때, 상기 레이저 드릴은 고압의 이산화탄소(Co2) 가스를 이용한 레이저 빔을 조사하여 절연층을 제거하는 식각 장비이다.
이와 같이, 상기 도 1j 내지 도 1r에 도시된 공정에 의해 상기 도 1a 내지 도 1i의 공정에 의해 형성된 다층 기판의 층간 전기적 접속을 위한 레이저 비아홀을 형성한다.
그 다음, 도 1s에 도시된 바와 같이, 상기 제 1 및 제 2 레이저 비아홀(13a)(13b)이 형성된 상기 양면기판(1)의 상부 및 하부에 패널 도금을 실시하여 제 4 금속층(14)을 형성한다.
그 다음, 도 1t에 도시된 바와 같이, 상기 제 4 금속층(14)이 형성된 상기 구조물 위에 제 4 포토레지스트층(15)을 형성한다.
그 다음, 도 1u에 도시된 바와 같이, 상기 제 4 금속층(14)을 패터닝하기 위해 상기 제 4 포토레지스트층(15)을 패터닝(15a)한다. 이 때, 상기 제 4 포토레지스트층(15a)은 네거티브 레지스트층(15a)이다.
그 다음, 도 1v에 도시된 바와 같이, 패터닝된 상기 제 4 포토레지스트막(15a) 위에 빛을 조사하여 상기 제 3 금속 패턴층(10a)이 노출되도록 상기 제 4 금속층(14)을 식각하여 제 4 금속 패턴층(14a)을 형성한다.
그 다음, 도 1w에 도시된 바와 같이, 상기 제 2 절연수지층(9)이 노출되도록 상기 제 3 금속 패턴층(10a)을 식각한 다음 상기 제 4 포토레지스트층(15a)을 제거한다. 그 다음, 노출된 상기 제 2 절연수지층(9) 위에 스크린 인쇄하여 솔더 레지스트층(16)를 형성한다.
이와 같이, 상기 도 1s 내지 도 1w에 도시된 공정에 의해 상기 도 1j 내지 도 1r의 공정에 의해 형성된 레이저 비아홀을 도금하여 배전을 위한 외부 패턴을 형성한다.
도 2a 및 도 2b는 종래의 제조공정에 의해 완성된 인쇄회로기판의 레이저 비아홀 촬영사진 및 그 사진의 일부영역(A)을 확대하여 나타낸 도면이다.
그리고, 도 3은 종래의 제조공정에 의해 완성된 인쇄회로기판의 레이저 비아홀 단면도이다.
도 2a 및 도 2b와 도 3을 참고로 하여 종래의 기술에 의해 완성된 인쇄회로기판의 기술적인 문제를 살펴보면, 상기 종래의 레이저 비아홀은 각종 미세 전자부품과의 접촉면적이 적어 전자 부품과 레이저 비아홀과의 본딩(bonding) 특성을 저하시키는 구조를 가지고 있기 때문에, 전자부품이 레이저 비아홀에 정확하게 실장 및 본딩되지 못하여 다층 인쇄회로기판의 신뢰성을 저하시키는 문제점이 있었으며, 또한 IC 및 BGA 등의 실장시 하단에 솔더 볼 형성으로 인해 부품과 솔더 볼 간의 쇼트(short)가 발생하는 등의 문제점이 있었다.
또한, 비아 패드로의 솔더링시 인접 레이저 비아홀로 인한 크림 솔더시 흐름성 발생으로 본딩(Bonding)력이 저하되고, 스크린 인쇄시의 잉크(Ink)의 튐이 발생한다. 이로 인해, SMD 패드의 금(Gold) 도금시 도금 불량이 발생하고 솔더링(Soldering) 불량이 발생하는 문제점이 있었다.
본 발명의 목적은 상기 문제점을 해결하기 위해 이루어진 것으로, 다층 인쇄회로기판에 형성된 레이저 비아홀에 충진재를 충진하여 평탄화한 후 그 위에 제 2 도전체층을 형성함으로써, 상기 레이저 비아홀의 접촉면적을 넓히고, 상기 다층 인쇄회로기판에 실장되는 부품과의 전기적 접촉성 및 본딩 특성을 향상시키며, 비아패드의 보강 특성 및 솔더링 특성을 향상시킨 다층 인쇄회로기판의 제조방법을 제공하는데 있다.
또한, 본 발명의 다른 목적은 다층 인쇄회로기판의 레이저 비아홀에 충진하는 충진재와 그 위에 형성하는 도전체층의 재질을 동일한 재질을 사용함으로써, 고온에서 상기 충진재와 상기 도전체층이 분리되는 현상을 방지한 다층 인쇄회로기판의 제조방법을 제공하는데 있다.
또한, 본 발명의 또 다른 목적은 다층 인쇄회로기판의 레이저 비아홀에 충진하는 충진재를 구리(Copper) 패이스트(Paste)의 구리 함유량이 30∼40% 인 잉크(Ink)를 사용함으로써, 고온에도 변형이 없고 전도성이 우수하며, 내구성에 강하고 제품의 경박 단소화 할 수 있는 다층 인쇄회로기판의 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명에 의한 다층 인쇄회로기판의 제조방법은,베리드 비아홀이 형성된 양면기판 위에 다수 개의 금속층 및 절연수지층을 적층하여 다층기판을 형성하는 단계;상기 다층기판에 다수 개의 레이저 비아홀을 형성하는 단계;상기 다수 개의 레이저 비아홀이 형성된 다층기판 위에 제 1 금속층을 형성하는 단계;상기 제 1 금속층이 형성된 상기 다수 개의 레이저 비아홀에 입자 크기 20㎛ 이하인 구리 함유량이 30∼40%를 갖는 전도성 페이스트 잉크를 충진한 후 상기 제 1 금속층이 노출되도록 평탄화하는 단계;
상기 평탄화 된 다층기판 위에 제 2 금속층을 형성하는 단계; 및
삭제
삭제
삭제
삭제
상기 레이저 비아홀과 레이저 비아홀 사이의 상기 제 1 및 제 2 금속층과 상기 다층기판의 최상위 금속층을 일정 부분 패터닝하여 상기 다층기판의 최상위 절연수지층을 노출시킨 다음 솔더 레지스트층을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 제 1 금속층은 금, 은, 구리, 알루미늄, 전도체, 전도성 수지, 구리가 함유된 전도성 페이스트 잉크, 구리가 함유된 수지 중 어느 하나를 포함하는 것을 특징으로 한다.
상기 전도성 페이스트 잉크는 구리 함유량이 30∼40%를 갖는 전도성 페이스트 잉크인 것을 특징으로 한다.
상기 전도성 페이스트 잉크에 함유된 구리의 입자 크기는 20㎛ 이하를 갖는 것을 특징으로 한다.
상기 전도성 페이스트 잉크의 도막 높이는 60㎛이고, 상기 전도성 페이스트 잉크의 도막 폭은 480∼500㎛인 것을 특징으로 한다.
상기 레이저 비아홀에 상기 전도성 페이스트 잉크를 충진한 후 평탄화하기 전에 일정 온도와 일정 시간으로 경화시키는 단계를 더 포함하는 것을 특징으로 한다.
상기 경화 공정은 150℃의 온도에서 20분 동안 경화시키는 것을 특징으로 한다.
상기 경화 공정은 제 1 내지 제 6 챔버를 구비한 컨베이어 건조기를 사용하여 건조하며, 상기 제 1 챔버는 150℃, 상기 제 2 챔버는 165℃, 상기 제 3 내지 제 6 챔버는 175℃로 단계별로 경화하는 것을 특징으로 한다.
상기 전도성 페이스트 잉크의 평탄화시 세라믹 브러쉬를 사용하는 것을 특징으로 한다.
상기 제 2 금속층은 금, 은, 구리, 알루미늄, 전도성 도체, 전도성 수지, 구리가 함유된 전도성 페이스트 잉크, 구리가 함유된 수지 중 어느 하나를 포함하는 것을 특징으로 한다.
상기 전도성 페이스트 잉크는 구리 함유량이 30∼40%를 갖는 전도성 페이스트 잉크인 것을 특징으로 한다.
상기 전도성 페이스트 잉크에 함유된 구리의 입자 크기는 20㎛ 이하를 갖는 것을 특징으로 한다.
상기 다층 인쇄회로기판의 제조방법은 상기 제 2 금속층 위에 포토레지스트층을 형성하는 단계; 상기 포토레지스트층을 상기 솔더 레지스트층을 형성하기 위한 마스크 패턴을 이용하여 포토레지스트 패턴층을 형성하는 단계; 및 상기 포토레지스트 패턴층을 베리어막으로하여 상기 다층기판의 최상위 절연수지층이 노출되도록 상기 제 1 및 제 2 금속층과 상기 다층기판의 최상위 금속층을 식각하는 단계를 더 포함하는 것을 특징으로 한다.
상기 솔더 레지스트층은 스크린 인쇄 공정에 의해 형성하는 것을 특징으로 한다.
이하, 본 발명에 의한 실시예를 첨부도면을 참조하여 상세히 설명하기로 한다.
도 4a 내지 도 4z는 본 발명에 의한 다층 인쇄회로기판의 제조공정 단면도이다.본 발명에 의한 다층 인쇄회로기판의 제조공정은, 베리드 비아홀이 형성된 양면기판 위에 다수 개의 금속층 및 절연수지층을 적층하여 다층기판을 형성하는 단계;상기 다층기판에 다수 개의 레이저 비아홀을 형성하는 단계;상기 다수 개의 레이저 비아홀이 형성된 다층기판 위에 제 1 금속층을 형성하는 단계;상기 제 1 금속층이 형성된 상기 다수 개의 레이저 비아홀에 입자 크기 20㎛ 이하인 구리 함유량이 30∼40%를 갖는 전도성 페이스트 잉크를 충진한 후 상기 제 1 금속층이 노출되도록 평탄화하는 단계; 상기 평탄화 된 다층기판 위에 제 2 금속층을 형성하는 단계; 및 상기 레이저 비아홀과 레이저 비아홀 사이의 상기 제 1 및 제 2 금속층과 상기 다층기판의 최상위 금속층을 일정 부분 패터닝하여 상기 다층기판의 최상위 절연수지층을 노출시킨 다음 솔더 레지스트층을 형성하는 단계로 구성된다.이때, 상기 배리드 비아홀이 형성된 양면기판 위에 다수 개의 금속층 및 절연수지층을 적층하여 다층기판을 형성하는 단계는 후술할 “최초 절연판 표면에 제1금속층을 형성하고 충진재를 삽입하여 평탄화 한 다음, 금속 패턴층을 식각하여 형성하는 단계”를 이미 수회 반복하여 금속층 및 절연층이 여러층 형성된 다층기판을 형성하는 단계를 의미한다. 이하에서는 “그 상부 및 하부에 동박이 형성된 양면기판 즉, 최초 절연판”에 배리드 비아홀을 형성하는 단계부터 상세하게 설명하도록 한다. 상기 다층 인쇄회로기판의 제조공정은 먼저, 도 4a에 도시된 바와 같이, 절연판(101a)의 상부 및 하부에 상부 동박(101b)과 하부 동박(101c)이 형성된 양면기판(101)에 기계드릴을 사용하여 상기 베리드 비아홀(Buried Via Hole)(102)을 형성한다.
삭제
그 다음, 도 4b에 도시된 바와 같이, 상기 베리드 비아홀(102)이 형성된 상기 양면 기판(101)에 도금을 실시하여(적어도 1회 이상) 상기 베리드 비아홀(102)의 내주면과 상기 양면 기판(101)의 상부 및 하부에 제 1 금속층(103)을 형성한다. 이 때, 상기 제 1 금속층(103)은 금, 은, 구리(Copper), 전도성 수지, 구리가 도금된 금속 또는 수지를 포함하며, 주로 구리를 사용한다.
그 다음, 도 4c에 도시된 바와 같이, 지그(JIG)(130)를 사용하여 상기 제 1 금속층(103)이 형성된 상기 베리드 비아홀(102)에 충진재(104)를 사용하여 충진(plugging)한다. 이 때, 충진재(104)는 은 페이스트, 구리 페이스트, 전도성 수지 중 하나를 사용한다.
그 다음, 도 4d에 도시된 바와 같이, 일정 온도(예를 들어, 150℃)와 일정 시간(예를 들어, 50분)으로 상기 충진재(104)를 경화시킨다.
그 다음, 도 4e에 도시된 바와 같이, 상기 양면기판(101)의 상부 및 하부에 돌출된 상기 충진재(104)를 상기 제 1 금속층(103)이 노출되도록 화학적기계적연마(CMP; chemical mechanical polishing) 공정으로 평탄화(104a)한다.
그 다음, 도 4f에 도시된 바와 같이, 상기 제 1 금속층(103) 및 상기 충진재(104a)가 노출된 상기 양면기판(101)의 상부 및 하부에 제 1 포토레지스트(photoresist)층(105)을 형성한다.
그 다음, 도 4g에 도시된 바와 같이, 상기 제 1 금속층(103)을 패터닝하기 위해 상기 제 1 포토레지스트층(105)을 패터닝(105a)한다. 이 때, 상기 제 1 포토레지스트층(105)은 네거티브 레지스트층이다.
그 다음, 도 4h에 도시된 바와 같이, 패터닝된 상기 제 1 포토레지스트층(105a) 위에 빛을 조사하여 상기 상부 동박(101b) 및 상기 하부 동박(101c)이 노출되도록 상기 제 1 금속층(103)을 식각하여 제 1 금속 패턴층(103a)을 형성한다.
그 다음, 도 4i에 도시된 바와 같이, 상기 제 1 포토레지스트층(105a)을 제거함으로써, 상기 양면기판(101) 위에 제 1 금속 패턴층(103a)을 형성한다.
그 다음, 도 4j에 도시된 바와 같이, 상기 제 1 금속 패턴층(103a)이 형성된 상기 양면기판(101)의 상부 및 하부에 제 1 절연수지층(106)을 형성하고, 상기 제 1 절연수지층(106) 위에 제 2 금속층(107)을 고온 고압에 의해 형성한다. 이 때, 상기 제 2 금속층(107)은 금, 은, 구리(Copper), 전도성 수지, 구리가 도금된 금속 또는 수지를 포함하며, 주로 구리를 사용한다. 상기 제 1 절연수지층(106) 및 상기 제 2 금속층(107)을 제 1 RCC(resin coated copper foil)층이라 한다.
그 다음, 도 4k에 도시된 바와 같이, 상기 제 2 금속층(107)이 형성된 상기 양면기판(101)의 상부 및 하부에 제 2 포토레지스트(photoresist)층(108)을 형성한다.
그 다음, 도 4l에 도시된 바와 같이, 상기 제 2 금속층(107)을 패터닝하기 위해 상기 제 2 포토레지스트층(108)을 패터닝(108a)한다. 이 때, 상기 제 2 포토레지스트층(108)은 네거티브 레지스트층이다.
그 다음, 도 4m에 도시된 바와 같이, 상기 제 2 포토레지스트막(108a) 위에 빛을 조사하여 상기 제 1 절연수지층(106)이 노출되도록 상기 제 2 금속층(107)을 식각하여 제 2 금속 패턴층(107a)을 형성한 다음 상기 제 2 포토레지스트층(108a)을 제거한다.
그 다음, 도 4n에 도시된 바와 같이, 상기 제 2 금속 패턴층(107a)이 형성된 상기 양면기판(1)의 상부 및 하부에 제 2 절연수지층(109)을 형성하고, 상기 제 2 절연수지층(109) 위에 제 3 금속층(110)을 고온 고압에 의해 형성한다. 이 때, 상기 제 3 금속층(110)은 금, 은, 구리(Copper), 전도성 수지, 구리가 도금된 금속 또는 수지를 포함하며, 주로 구리를 사용한다. 상기 제 2 절연수지층(109) 및 상기 제 3 금속층(110)을 제 2 RCC(resin coated copper foil)층이라 한다.
그 다음, 도 4o에 도시된 바와 같이, 상기 제 3 금속층(110)이 형성된 상기 양면기판(101)의 상부 및 하부에 제 3 포토레지스트층(111)을 형성한다.
그 다음, 도 4p에 도시된 바와 같이, 상기 제 3 금속층(110)을 패터닝하기 위해 상기 제 3 포토레지스트층(111)을 패터닝(111a)한다. 이 때, 상기 제 3 포토레지스트층(111)은 네거티브 레지스트층이다.
그 다음, 도 4q에 도시된 바와 같이, 패터닝된 상기 제 3 포토레지스트막(111a) 위에 빛을 조사하여 상기 제 2 절연수지층(109)이 노출되도록 상기 제 3 금속층(110)을 식각하여 제 3 금속 패턴층(110a)을 형성한다. 그 다음, 도면에는 도시되지 않았지만, 상기 제 3 포토레지스트층(111a)을 제거한다. 상기 제 3 금속 패턴층(110a)에 의해 노출된 상기 제 2 절연수지층(109)은 다음 공정에서 형성되는 레이저 비아홀(Laser Via Holl)을 형성하기 위한 레이저 포인트이다.
그 다음, 도 4r에 도시된 바와 같이, 상기 제 3 금속 패턴층(110a)에 의해 노출된 상기 제 2 절연수지층(109)과 상기 제 2 금속 패턴층(107a)에 의해 노출된 상기 제 1 절연수지층(106)을 상기 제 1 금속 패턴층(103a)의 소정 부분이 노출되도록 레이저 드릴(Laser Drill)로 제거하여 싱글 빌드-업 레이저(Single Build-up Laser: SBL) 비아홀(Via Holl)(이하, '제 1 레이저 비아홀'이라 함)(113a)을 형성한다. 또한, 상기 제 3 금속 패턴층(110a)에 의해 노출된 상기 제 2 절연수지층(109)을 상기 제 2 금속 패턴층(107a)의 소정 부분이 노출되도록 레이저 드릴로 제거하여 멀티 빌드-업 레이저(Multi Build-up Laser: MBL) 비아홀(이하, '제 2 레이저 비아홀'이라 함)(113b)을 형성한다. 이 때, 상기 레이저 드릴은 고압의 이산화탄소(Co2) 가스를 이용한 레이저 빔을 조사하여 절연층을 제거하는 식각 장비이다.
그 다음, 도 4s에 도시된 바와 같이, 상기 제 1 및 제 2 레이저 비아홀(113a)(113b)이 형성된 상기 양면기판(101)의 상부 및 하부에 패널 도금을 실시하여 제 4 금속층(114)을 일정 두께로 형성한다.
그 다음, 도 4t에 도시된 바와 같이, 상기 제 4 금속층(114)이 형성된 상기 제 1 및 제 2 레이저 비아홀(113a)(113b) 내부가 완전 매립되도록 충진재(120)로 충진시킨다. 이 때, 충진재(120)는 금, 은, 구리(Copper), 전도성 수지, 구리가 도금된 금속 또는 수지, 구리가 함유된 전도성 페이스트(Paste) 잉크 중 어느 하나를 사용할 수 있으며, 여기서는 구리(Cu)가 함량된 전도성 페이스트(Paste) 잉크를 사용한다.
상기 전도성 페이스트(Paste) 잉크에 금속 성분중 구리 성분을 함유하는 이유는 다음과 같다.
첫째, 구리가 전기 및 열의 양도체이고,
둘째, 유연하고 전연성(展延性)이 좋으며 가공이 용이하고,
세째, 화학적 저항력이 커서 부식되기 어려운 성분이기 때문이다.
따라서, 상기 구리(Cu)가 함량(30-40%)된 전도성 페이스트(Paste) 잉크는 열에 강하며(288℃에서도 변형이 없음), 레이저 비아에 충진시 전도성이 강하며, 레이저 비아의 평탄도로 인해 BGA나 IC 칩들의 높은 본딩(Bonding)성을 유지하고, 제품의 높은 전도성으로 신뢰성을 유지하며, 제품의 경박 단소화를 가능하게 한다. 이에 반해, 기존에 레진(Resin)이 함량된 전도성 페이스트 잉크는 열에 약하며(288℃에서도 변형이 일으남), 전도성이 약하고, 내구성(내충격)에 약하며, 진행성 불량을 초래(열에 약하므로 부품실장시 발생)한다.
상기 구리(Cu) 성분은 전도성 페이스트 잉크 성분과 구리(Cu) 비중(8.96)으로 인해 플러깅(plugging) 충진력을 향상시키는 역할을 한다.
상기 전도성 페이스트(Paste) 잉크에서 중요한 역할을 하는 미세 구리(Cu) 성분의 함유량은 아래표와 같다.
성 분 페놀 노블락 폴리사이딜 에터르(Phenol Novolac Polycidyl ether) 파이-테르트 부틸 페닐 에테르(p-tert butyl phenyl ether) 에폭시 수지의 경화제(Hardener of epoxy resin) 소포제(defoamer) 구리(Cu)성분
조성비(wt%) 25∼30 10∼15 1∼5 0.5∼1 30∼40
그러면, 상기 전도성 페이스트 잉크 내에 함량된 구리(Cu) 함유량의 변화에 따른 실험 결과를 도 7 내지 도 9을 참조하여 설명하기로 한다.
먼저, 실험은 상기 전도성 페이스트 잉크 내에 함량된 구리(Cu)의 함유량이 0∼29%인 경우(제 1 실시예), 30∼40%인 경우(제 2 실시예), 41∼100%인 경우(제 3 실시예)로 나누어서 실시하였으며, 상기 구리가 함량된 전도성 페이스트 잉크를 인쇄하는 인쇄 조건과 경화하는 경화 조건은 동일하게 실시하였다.
이 때, 상기 구리가 함량된 전도성 페이스트 잉크의 인쇄 조건은 반자동 인쇄기로 130mm/sec의 속도로 작업을 하고, 건조 조건은 6개의 챔버를 구비한 컨베이어(Conveyor) 건조기를 사용하여 동일하게 경화를 하였다. 이 때, 상기 컨베이어 건조의 1번 챔버는 150℃, 2번 챔버는 165℃, 3번에서 6번 챔버는 175℃로 단계별로 경화하였다.
제 1 실시예(구리의 함유량이 0∼29%인 전도성 페이스트 잉크)
도 7a 및 도 7b는 구리의 함유량이 0∼29%인 전도성 페이스트 잉크를 SBL 및 MBL 레이저 비아홀에 플러깅 인쇄한 확대 사진 단면도이다. 상기 도 7a는 구리의 함유량이 0∼29%인 전도성 페이스트 잉크를 사용하여 SBL 레이저 비아홀에 충진한 상태를 나타내고, 상기 도 7b는 구리의 함유량이 0∼29%인 전도성 페이스트 잉크를 사용하여 MBL 레이저 비아홀에 충진한 상태를 나타낸다.
도 7c 내지 도 7h는 구리의 함유량이 0∼29%인 전도성 페이스트 잉크를 사용한 SBL 및 MBL 레이저 비아의 문제점을 설명하기 위한 확대 사진 및 단면도이다.
먼저, 도 7c 및 도 7d에 도시된 바와 같이, 열충격(Thermal stress)시(예를 들어, 288℃ 온도에서 10초동안 3번 실시) 플러깅(Plugging) 부위에서 층간 분리 현상이 발생되었다.
그리고, 도 7e 및 도 7f에 도시된 바와 같이, 열충격 이후 레이저 비아홀의 내부 측벽에 미세 크랙(Crack)이 발생하였다.
또한, 도 7g 및 도 7h에 도시된 바와 같이, 전도성 페이스트 잉크의 구리 성분의 부족으로 레이저 비아홀의 충진성이 결여되고 표면 함몰 현상이 다수 발생되었다.
제 2 실시예(구리의 함유량이 30∼40%인 전도성 페이스트 잉크)
도 8a 및 도 8b는 구리의 함유량이 30∼40%인 전도성 페이스트 잉크를 SBL 및 MBL 레이저 비아홀에 플러깅 인쇄한 확대 사진 단면도이다. 상기 도 8a는 구리의 함유량이 30∼40%인 전도성 페이스트 잉크를 사용하여 SBL 레이저 비아홀에 충진한 상태를 나타내고, 상기 도 8b는 구리의 함유량이 30∼40%인 전도성 페이스트 잉크를 사용하여 MBL 레이저 비아홀에 충진한 상태를 나타낸다.
도 8c 내지 도 8h는 구리의 함유량이 30∼40%인 전도성 페이스트 잉크를 사용한 SBL 및 MBL 레이저 비아의 상태를 설명하기 위한 확대 사진 및 단면도이다.
먼저, 도 8c 및 도 8d에 도시된 바와 같이, 열충격시(예를 들어, 288℃ 온도에서 10초동안 3번 실시) 플러깅(Plugging) 부위에서 층간 분리 현상이 발생되지 않았다. 그리고, 구리도금 상부에 들뜸 현상도 없었다.
그리고, 도 8e 및 도 8f에 도시된 바와 같이, 열충격 이후 레이저 비아홀의 내부 측벽에 미세 크랙(Crack)이 발생되지 않았다. 그리고, 전도성 페이스트 잉크의 구리 성분의 부족으로 발생되는 레이저 비아홀의 충진성 결여 및 함몰 현상도 발생되지 않았다.
또한, 도 8g 및 도 8h에 도시된 바와 같이, 레이저 비아홀의 플러깅 충진성도 양호하고, 구리 성분의 적정 함유로 벨트 샌딩(Belt Sanding)시 연마성도 양호하며, 평탄도 및 구리도금성도 양호하다.
제 3 실시예(구리의 함유량이 41∼100%인 전도성 페이스트 잉크)
도 9a 및 도 9b는 구리의 함유량이 41∼100%인 전도성 페이스트 잉크를 SBL 및 MBL 레이저 비아홀에 플러깅 인쇄한 확대 사진 단면도이다. 상기 도 9a는 구리의 함유량이 41∼100%인 전도성 페이스트 잉크를 사용하여 SBL 레이저 비아홀에 충진한 상태를 나타내고, 상기 도 9b는 구리의 함유량이 41∼100%인 전도성 페이스트 잉크를 사용하여 MBL 레이저 비아홀에 충진한 상태를 나타낸다.
도 9c 내지 도 9h는 구리의 함유량이 41∼100%인 전도성 페이스트 잉크를 사용한 SBL 및 MBL 레이저 비아의 문제점을 설명하기 위한 확대 사진 및 단면도이다.
먼저, 도 9c 및 도 9d에 도시된 바와 같이, 열충격(Thermal stress)시(예를 들어, 288℃ 온도에서 10초동안 3번 실시) 구리 성분의 과다 함유로 인해 전도성 페이스트 잉크 내부 조성과 열팽창계수의 상이함으로 레이저 비아홀 표면에 백화 현상이 발생되었다. 그리고, 레이저 비아홀 표면의 금도금성 저하 현상이 발생되었다.
또한, 도 9e 및 도 9f에 도시된 바와 같이, 구리 성분의 과다 함유로 벨트 샌딩(Belt Sanding)시 연마성 저하가 발생되어 평탄도 및 구리도금성이 저하되었다. 상기 도 9e는 샌딩 연마성 미비를 나타낸 사진도이고, 상기 도 9f는 연마성 미비로 인한 전도성 페이스트 잉크가 잔존해 있는 모습을 나타낸 사진도이다.
또한, 도 9g 및 도 9h에 도시된 바와 같이, 전도성 페이스트 잉크의 구리 성분의 과다 함유로 레이저 비아홀의 충진성이 결여되고 표면 함몰 현상이 다수 발생되었다.
다음으로, 상기 전도성 페이스트(Paste) 잉크의 점도 및 입자 크기(Particle Size)는 아래표와 같다.
점도(Pa.s/25℃) 입자 크기(㎛) 연필 강도 내열성 경화 조건
구리가 함량된 전도성 페이스트 잉크(NC-735) 39 17.5 8 H 기포, 균열 현상 없음 150℃×60min
여기서, 상기 전도성 페이스트(Paste) 잉크의 구리 입자 크기는 20㎛ 이하(≤20㎛)인 것이 바람직하다.
그러면, 상기 전도성 페이스트 잉크 내 점도 변화에 따른 실험 결과를 도 10을 참조하여 설명하기로 한다.
먼저, 실험은 상기 전도성 페이스트 잉크의 구리 입자 크기가 20㎛ 이하(≤20㎛)인 경우(제 1 실시예)와 21㎛ 이상 50㎛ 이하(21㎛ ≤입자 크기 ≤50㎛)인 경우(제 2 실시예)로 나누어서 실시하였다.
제 1 실시예(전도성 페이스트 잉크의 구리 입자 크기 ≤20㎛인 경우)
도 10a는 전도성 페이스트 잉크의 구리 입자 크기가 20㎛ 이하(≤20㎛)인 경우의 표면 사진도이다. 도시된 바와 같이, 상단부 플러깅 인쇄시 퍼짐성이 양호하고, 상단부 캡 오픈(Cap open) 현상이 향상되고, 플러깅 부위 인쇄 상태 관찰이 양호하였다.
도 10b 및 도 10c는 전도성 페이스트 잉크의 구리 입자 크기가 20㎛ 이하(≤20㎛)인 경우의 SBL 및 MBL 레이저 비아의 확대 사진 단면도이다.
여기서, 상기 전도성 페이스트 잉크의 도막 높이가 60㎛이고, 잉크의 도막 폭이 480∼500㎛이고, 잉크내 구리 입자의 크기가 20㎛인 경우, SBL 레이저 비아(도 10b)와 MBL 레이저 비아(도 10c)의 잉크 충진성 및 퍼짐성이 모두 양호하였다. 그리고, 에어 포켓(Air pocket) 현상이 발생되지 않았다.
제 2 실시예;
(전도성 페이스트 잉크의 구리 입자 크기가 21㎛ 이상 50㎛ 이하인 경우)
도 10d는 전도성 페이스트 잉크의 입자 크기가 21㎛ 이상 50㎛ 이하(21㎛ ≤입자 크기 ≤50㎛)인 경우의 표면 사진도이다. 도시된 바와 같이, 상단부 플러깅 인쇄시 퍼짐성이 미약하고, 플러깅 인쇄 이후 상단부 에어 포켓(Air pocket)으로 인한 캡 오픈(Cap open) 현상이 자주 발생되었고, 플러깅 부위의 인쇄 상태가 불량하였다.
도 10e 및 도 10f는 전도성 페이스트 잉크의 입자 크기가 21㎛ 이상 50㎛ 이하(21㎛ ≤입자 크기 ≤50㎛)인 SBL 및 MBL 레이저 비아의 확대 사진 단면도이다.
여기서, 상기 전도성 페이스트 잉크의 도막 높이가 80㎛이고, 잉크의 도막 폭이 400∼430㎛이고, 잉크내 구리 입자의 크기가 50㎛이상인 경우, SBL 레이저 비아(도 10e)는 양호한 상태이지만 MBL 레이저 비아(도 10f)의 잉크 충진성이 현저히 부족하였다. 그리고, 에어 포켓(Air pocket) 현상이 많이 발생되었다.
그 다음, 상기 도 4t에 도시된 바와 같이, 상기 제 1 및 제 2 레이저 비아홀(113a)(113b) 내부가 완전 매립되도록 충진재(120)로 충진시킨 다음, 일정 온도(예를 들어, 150℃)와 일정 시간(예를 들어, 20분 또는 30∼40분)으로 상기 충진재(120)를 경화시킨다.
그 다음, 도 4u에 도시된 바와 같이, 상기 양면기판(101)의 상부 및 하부에 돌출된 상기 충진재(120)를 상기 제 4 금속층(114)이 노출되도록 세라믹 브러쉬로 센딩(sending)하여 평탄화한다(2회 연마 실시). 이 때, 상기 제 1 및 제 2 레이저 비아홀(113a)(113b) 내부에 충진된 상기 충진재(120a)를 레이저비아라고도 한다.
그 다음, 도 4v에 도시된 바와 같이, 상기 제 4 금속층(114) 및 상기 충진재(120a)가 노출된 상기 양면기판(101)의 상부 및 하부에 제 5 금속층(121)을 일정 두께(예를 들어, 10∼15㎛)로 형성한다. 이 때, 상기 제 5 금속층(121)은 금, 은, 구리(Copper), 전도성 수지, 구리가 도금된 금속 또는 수지, 구리 함유량이 30∼40%인 구리 패이스트(Paste) 중 어느 하나를 사용한다.
그 다음, 도 4w에 도시된 바와 같이, 상기 제 5 금속층(121) 위에 제 4 포토레지스트층(115)을 형성한다.
그 다음, 도 4x에 도시된 바와 같이, 상기 제 4 포토레지스트층(115)을 패터닝(115a)한다. 상기 제 4 포토레지스트층(115)은 이후 공정에서 형성할 솔더 레지스트층(116)를 형성하기 위해 마스크(도시되지 않음)에 의해 패터닝된다. 이 때, 상기 제 4 포토레지스트층(115)은 네거티브 레지스트층이다.
그 다음, 도 4y에 도시된 바와 같이, 상기 제 4 포토레지스트층(115a) 위에 빛을 조사하여 상기 제 2 절연수지층(109)이 노출되도록 상기 제 5 금속층(115), 상기 제 4 금속층(114), 상기 제 3 금속 패턴층(110a)을 차례로 식각한다.
그 다음, 도 4z에 도시된 바와 같이, 상기 제 4 포토레지스트층(115a)을 제거한 다음, 노출된 상기 제 2 절연수지층(109) 위에 스크린 인쇄에 의해 솔더 레지스트층(116)를 형성한다.
도 5a 및 도 5b는 본 발명의 제조공정에 의해 완성된 다층 인쇄회로기판의 레이저 비아홀 사진도 및 그 사진의 일부영역(B)을 확대한 확대 사진도이다.
그리고, 도 6은 본 발명의 제조공정에 의해 완성된 다층 인쇄회로기판의 레이저 비아홀의 단면도이다.
상기 도 5a 및 도 5b의 사진과 상기 도 6에 도시된 레이저 비아홀의 단면도에서도 볼 수 있듯이, 집적회로(IC) 및 볼 그리드 어레이(BGA) 탑재시 즉 부품 실장시 이들 부품들과 전기적으로 접촉하는 인쇄회로기판의 레이저 비아홀의 접촉면적이 상기 레이저 비아홀의 상부에 형성된 상기 제 5 금속층(121)으로 인해 기존(도 3)에 비해 상당히 넓어짐을 알 수 있다. 따라서 인쇄회로기판에 전자부품 실장시의 접촉성 및 본딩특성을 향상시킬 수 있음은 물론이고, 배전을 위해 형성되는 외부 금속패턴의 전도성 및 균일성을 높여, 전체 비아패드의 보강 및 비아패드의 솔더링 특성을 향상시키는 등의 이점을 얻을 수 있다.
또한, 상기 제 4 금속층(114)이 형성된 제 1 레이저 비아홀(113a)에 충진재(120)로 충진(plugging)을 실시하여 레이저 비아를 형성하는 공정을 수행하고, 이어서 상기 레이저 비아(120a)를 연마하여 상하면을 균일하게 하는 공정을 수행하는 것만으로도, 상기 제 1 레이저 비아홀(113a)과 기판에 실장되는 전자부품과의 접촉면적을 넓힐 수 있고, 배전을 위해 형성되는 외부 금속패턴의 균일성을 높일 수 있다. 따라서, 인쇄회로기판에 전자부품 실장시의 접촉성 및 본딩 특성 향상은 물론, 비아패드의 솔더링 특성을 향상시킬 수 있다. 또한, 크림솔더의 흐름성 방지 및 스크린 인쇄시 잉크가 튀는 것을 방지할 수 있다.
이상의 본 발명은 상기에 기술된 실시예들에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 청구항에서 정의되는 본 발명의 취지와 범위에 포함된다.
이상에서 설명한 바와 같이, 본 발명에 의한 다층 인쇄회로기판의 제조방법은 제 1 도전체층이 형성된 다층 인쇄회로기판의 레이저 비아홀에 도전체 또는 수지 종류의 충진재로 충진한 후 그 위에 제 2 도전체층을 형성함으로써, 상기 레이저 비아홀의 접촉 면적을 넓힐 수 있고, 상기 다층 인쇄회로기판에 실장되는 전자부품과의 전기적 접촉성 및 본딩 특성을 향상시킬 수 있으며, 비아패드의 보강 특성 및 솔더링 특성을 향상시킬 수 있다.
또한, 제 1 도전체층이 형성된 다층 인쇄회로기판의 레이저 비아홀에 충진하는 충진재와 그 위에 형성하는 제 2 도전체층의 재질을 동일한 재질을 사용함으로써, 고온에서 상기 충진재와 상기 제 2 도전체층이 분리되는 현상을 방지할 수 있다.
또한, 제 1 도전체층이 형성된 다층 인쇄회로기판의 레이저 비아홀에 충진하는 충진재를 구리(Copper) 패이스트(Paste)의 구리 함유량이 30∼40% 인 잉크(Ink)를 사용함으로써, 고온에도 변형이 없고 전도성이 우수하며, 내구성에 강하고 제품의 경박 단소화할 수 있다.
또한, 비아 패드로의 솔더링시 인접 레이저 비아홀로 인한 크림 솔더의 흐름성방지 및 스크린 인쇄시의 잉크가 튀는 것을 방지할 수 있기 때문에, 부품 실장시 및 부품의 제 기능을 정상적으로 발휘할 수 있도록 부품 탑재가 가능하며, 따라서 접촉 불량률을 감소시킬 수 있는 이점이 있을 뿐만 아니라, 그 위에 구리도금을 하여 각종 전자부품을 실장하는 과정에서 생기는 문제를 해결하고 실장된 전자부품이 정확하게 제기능을 발휘할 수 있게 한다.
또한, 집적회로(IC) 및 볼 그리드 어레이(BGA)의 탑재 하단에 솔더 볼(Solder Ball) 형성으로 인한 부품 탑재시 쇼트(Short) 문제를 해결할 수 있으며, 집적회로(IC) 및 볼 그리드 어레이(BGA)의 본딩 면적 확대에 의한 인쇄회로기판의 신뢰성을 향상시킬 수 있다.
또한, 인쇄회로기판을 경박 단소화 시킬 수 있으며, 설계기법의 다양성을 추구할 수 있다.
이로써, 본 발명의 각 실시예에 의한 레이저 비아홀 제조기법은 급격히 변화하는 전자기술발달에 따른 인쇄회로기판 제조기술을 향상시키는 것은 물론이며, 전자부품의 볼 그리드 어레이(BGA) 및 각종 미세 전자부품이 정확하게 실장 및 본딩이 가능하기 때문에 미세한 오차까지도 줄이는데 기여할 수 있는 이점이 있다.
도 1a 내지 도 1w는 종래 기술에 따른 다층 인쇄회로기판의 제조공정 단면도
도 2a 및 도 2b는 종래의 제조공정에 의해 완성된 다층 인쇄회로기판의 레이저 비아홀 사진도 및 그 사진의 일부영역(A)을 확대한 확대 사진도
도 3은 종래의 제조공정에 의해 완성된 다층 인쇄회로기판의 레이저 비아홀의 단면도
도 4a 내지 도 4z는 본 발명에 의한 다층 인쇄회로기판의 제조공정 단면도
도 5a 및 도 5b는 본 발명의 제조공정에 의해 완성된 다층 인쇄회로기판의 레이저 비아홀 사진도 및 그 사진의 일부영역(B)을 확대한 확대 사진도
도 6은 본 발명의 제조공정에 의해 완성된 다층 인쇄회로기판의 레이저 비아홀의 단면도
도 7a 및 도 7b는 구리의 함유량이 0∼29%인 전도성 페이스트 잉크를 SBL 및 MBL 레이저 비아홀에 플러깅 인쇄한 확대 사진 단면도
도 7c 내지 도 7h는 구리의 함유량이 0∼29%인 전도성 페이스트 잉크를 사용한 SBL 및 MBL 레이저 비아의 문제점을 설명하기 위한 확대 사진 및 단면도
도 8a 및 도 8b는 구리의 함유량이 30∼40%인 전도성 페이스트 잉크를 SBL 및 MBL 레이저 비아홀에 플러깅 인쇄한 확대 사진 단면도
도 8c 내지 도 8h는 구리의 함유량이 30∼40%인 전도성 페이스트 잉크를 사용한 SBL 및 MBL 레이저 비아의 상태를 설명하기 위한 확대 사진 및 단면도
도 9a 및 도 9b는 구리의 함유량이 41∼100%인 전도성 페이스트 잉크를 SBL 및 MBL 레이저 비아홀에 플러깅 인쇄한 확대 사진 단면도
도 9c 내지 도 9h는 구리의 함유량이 41∼100%인 전도성 페이스트 잉크를 사용한 SBL 및 MBL 레이저 비아의 문제점을 설명하기 위한 확대 사진 및 단면도
도 10a는 전도성 페이스트 잉크의 구리 입자 크기가 20㎛ 이하(≤20㎛)인 경우의 표면 사진도
도 10b 및 도 10c는 전도성 페이스트 잉크의 구리 입자 크기가 20㎛ 이하(≤20㎛)인 경우의 SBL 및 MBL 레이저 비아의 확대 사진 단면도
도 10d는 전도성 페이스트 잉크의 구리 입자 크기가 21㎛ 이상 50㎛ 이하(21㎛ ≤입자 크기 ≤50㎛)인 경우의 표면 사진도
도 10e 및 도 10f는 전도성 페이스트 잉크의 구리 입자 크기가 21㎛ 이상 50㎛ 이하(21㎛ ≤입자 크기 ≤50㎛)인 SBL 및 MBL 레이저 비아의 확대 사진 단면도
<도면의 주요 부분에 대한 부호의 설명>
101 : 양면 기판 101a : 절연판
101b : 상부 동박 101c : 하부 동박
102 : 베리드 비아홀 103, 103a : 제 1 금속층
104 : 충진재
105, 105a : 제 1 포토레지스트층 106 : 제 1 절연수지층
107, 107a : 제 2 금속층
108, 108a : 제 2 포토레지스트층
109, 109a : 제 2 절연수지층 110, 110a : 제 3 금속층
111, 111a : 제 3 포토레지스트층
113a : 제 1 레이저 비아홀 113b : 제 2 레이저 비아홀
114 : 제 4 금속층
115, 115a : 제 4 포토레지스트층 116 : 솔더 레지스트층
120, 120a : 충진재 121, 121a : 제 5 금속층

Claims (14)

  1. 다층 인쇄회로기판의 제조방법에 있어서,
    베리드 비아홀이 형성된 양면기판 위에 다수 개의 금속층 및 절연수지층을 적층하여 다층기판을 형성하는 단계;
    상기 다층기판에 다수 개의 레이저 비아홀을 형성하는 단계;
    상기 다수 개의 레이저 비아홀이 형성된 다층기판 위에 제 1 금속층을 형성하는 단계;
    상기 제 1 금속층이 형성된 상기 다수 개의 레이저 비아홀에 입자 크기 20㎛ 이하인 구리 함유량이 30∼40%를 갖는 전도성 페이스트 잉크를 충진한 후 상기 제 1 금속층이 노출되도록 평탄화하는 단계;
    상기 평탄화 된 다층기판 위에 제 2 금속층을 형성하는 단계; 및
    상기 레이저 비아홀과 레이저 비아홀 사이의 상기 제 1 및 제 2 금속층과 상기 다층기판의 최상위 금속층을 일정 부분 패터닝하여 상기 다층기판의 최상위 절연수지층을 노출시킨 다음 솔더 레지스트층을 형성하는 단계를 포함하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  2. 제 1 항에 있어서,
    상기 제 1 금속층은 금, 은, 구리, 알루미늄, 전도체, 전도성 수지, 구리가 함유된 전도성 페이스트 잉크, 구리가 함유된 수지 중 어느 하나를 포함하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  3. 삭제
  4. 삭제
  5. 제 4 항에 있어서,
    상기 전도성 페이스트 잉크의 도막 높이는 60㎛이고,
    상기 전도성 페이스트 잉크의 도막 폭은 480∼500㎛인 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  6. 제 1 항에 있어서,
    상기 레이저 비아홀에 상기 전도성 페이스트 잉크를 충진한 후 평탄화하기 전에 일정 온도와 일정 시간으로 경화시키는 단계를 더 포함하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  7. 제 6 항에 있어서,
    상기 경화 공정은 150℃의 온도에서 20분 동안 경화시키는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  8. 제 6 항에 있어서,
    상기 경화 공정은 제 1 내지 제 6 챔버를 구비한 컨베이어 건조기를 사용하여 건조하며, 상기 제 1 챔버는 150℃, 상기 제 2 챔버는 165℃, 상기 제 3 내지 제 6 챔버는 175℃로 단계별로 경화하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  9. 제 1 항에 있어서,
    상기 전도성 페이스트 잉크의 평탄화시 세라믹 브러쉬를 사용하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  10. 제 1 항에 있어서,
    상기 제 2 금속층은 금, 은, 구리, 알루미늄, 전도성 도체, 전도성 수지, 구리가 함유된 전도성 페이스트 잉크, 구리가 함유된 수지 중 어느 하나를 포함하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  11. 제 10 항에 있어서,
    상기 전도성 페이스트 잉크는 구리 함유량이 30∼40%를 갖는 전도성 페이스트 잉크인 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  12. 제 11 항에 있어서,
    상기 전도성 페이스트 잉크에 함유된 구리의 입자 크기는 20㎛ 이하를 갖는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  13. 제 1 항에 있어서, 상기 다층 인쇄회로기판의 제조방법은,
    상기 제 2 금속층 위에 포토레지스트층을 형성하는 단계;
    상기 포토레지스트층을 상기 솔더 레지스트층을 형성하기 위한 마스크 패턴을 이용하여 포토레지스트 패턴층을 형성하는 단계; 및
    상기 포토레지스트 패턴층을 베리어막으로하여 상기 다층기판의 최상위 절연수지층이 노출되도록 상기 제 1 및 제 2 금속층과 상기 다층기판의 최상위 금속층을 식각하는 단계를 더 포함하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  14. 제 1 항에 있어서,
    상기 솔더 레지스트층은 스크린 인쇄 공정에 의해 형성하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
KR10-2003-0025541A 2003-04-22 2003-04-22 다층 인쇄회로기판의 제조방법 KR100509201B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0025541A KR100509201B1 (ko) 2003-04-22 2003-04-22 다층 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0025541A KR100509201B1 (ko) 2003-04-22 2003-04-22 다층 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20040093258A KR20040093258A (ko) 2004-11-05
KR100509201B1 true KR100509201B1 (ko) 2005-08-18

Family

ID=37373366

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0025541A KR100509201B1 (ko) 2003-04-22 2003-04-22 다층 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR100509201B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101043480B1 (ko) * 2008-05-13 2011-06-23 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101067038B1 (ko) * 2008-11-27 2011-09-22 삼성전기주식회사 측면 컨택홀 패드를 갖는 인쇄회로기판 및 그 제조방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100722637B1 (ko) * 2005-09-20 2007-05-28 삼성전기주식회사 전도성 드라이 필름을 이용한 인쇄회로기판 및 그 제조방법
CN101765341B (zh) * 2008-12-26 2012-01-04 南亚电路板股份有限公司 激光辅助基板线路成型结构与方法
CN117637246B (zh) * 2023-11-27 2024-05-07 广东工业大学 一种用于形成高导电金属结构的激光诱导前向转移方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279679A (ja) * 1995-04-04 1996-10-22 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
JPH0992030A (ja) * 1995-09-22 1997-04-04 Sumitomo Bakelite Co Ltd 導電性銅ペースト組成物
KR20010109729A (ko) * 2000-06-02 2001-12-12 정해원 빌드업 다층 인쇄회로판 제조방법
KR20020017261A (ko) * 2000-08-29 2002-03-07 이형도 인쇄회로다층기판의 제조방법
KR20030011433A (ko) * 2001-08-02 2003-02-11 주식회사 디에이피 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279679A (ja) * 1995-04-04 1996-10-22 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
JPH0992030A (ja) * 1995-09-22 1997-04-04 Sumitomo Bakelite Co Ltd 導電性銅ペースト組成物
KR20010109729A (ko) * 2000-06-02 2001-12-12 정해원 빌드업 다층 인쇄회로판 제조방법
KR20020017261A (ko) * 2000-08-29 2002-03-07 이형도 인쇄회로다층기판의 제조방법
KR20030011433A (ko) * 2001-08-02 2003-02-11 주식회사 디에이피 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101043480B1 (ko) * 2008-05-13 2011-06-23 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101067038B1 (ko) * 2008-11-27 2011-09-22 삼성전기주식회사 측면 컨택홀 패드를 갖는 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
KR20040093258A (ko) 2004-11-05

Similar Documents

Publication Publication Date Title
US7485569B2 (en) Printed circuit board including embedded chips and method of fabricating the same
US7704548B2 (en) Method for manufacturing wiring board
KR100467825B1 (ko) 스택형 비아홀을 갖는 빌드업 인쇄회로기판 및 그 제조 방법
TWI396481B (zh) 配線基板及其製造方法
EP1250033B1 (en) Printed circuit board and electronic component
US20100044845A1 (en) Circuit substrate, an electronic device arrangement and a manufacturing process for the circuit substrate
US20030137045A1 (en) Circuit component built-in module and method of manufacturing the same
KR100733251B1 (ko) 이중 전자부품이 내장된 인쇄회로기판 및 그 제조방법
US20060145345A1 (en) BGA package substrate and method of fabricating same
JP2010171413A (ja) 部品内蔵配線基板の製造方法
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
US20120011716A1 (en) Method of manufacturing printed circuit board including outmost fine circuit pattern
US6759318B1 (en) Translation pad flip chip (TPFC) method for improving micro bump pitch IC substrate structure and manufacturing process
JP4497548B2 (ja) 配線基板
JP4337358B2 (ja) 積層用中間配線部材、配線板及びそれらの製造方法
US8022513B2 (en) Packaging substrate structure with electronic components embedded in a cavity of a metal block and method for fabricating the same
JP2010226075A (ja) 配線板及びその製造方法
KR100509201B1 (ko) 다층 인쇄회로기판의 제조방법
US20060237389A1 (en) Method for fabricating interlayer conducting structure of circuit board
US20120103671A1 (en) Printed circuit board and method for manufacturing the same
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
JP5306797B2 (ja) 部品内蔵配線基板の製造方法
KR100771319B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
JP4738368B2 (ja) 配線基板の製造方法
JP4693258B2 (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130410

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140513

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150513

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160502

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180508

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190215

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20200108

Year of fee payment: 16