KR100499336B1 - 플립칩 패키지소자와 제조방법 - Google Patents
플립칩 패키지소자와 제조방법 Download PDFInfo
- Publication number
- KR100499336B1 KR100499336B1 KR10-1998-0028116A KR19980028116A KR100499336B1 KR 100499336 B1 KR100499336 B1 KR 100499336B1 KR 19980028116 A KR19980028116 A KR 19980028116A KR 100499336 B1 KR100499336 B1 KR 100499336B1
- Authority
- KR
- South Korea
- Prior art keywords
- lead
- metal wire
- chip package
- circuit board
- bonding
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/81201—Compression bonding
- H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81399—Material
- H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/81444—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81399—Material
- H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/81447—Copper [Cu] as principal constituent
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
이 발명은 반도체소자와 회로기판을 솔더범프를 통해 접합하는 플립칩 패키지소자와 그 제조방법에 관한 것으로, 솔더범프를 통해 반도체소자와 회로기판을 접합하는 플립칩 패키지에서 솔더범프로서 금속선을 이용하는 플립칩 패키지 제조방법과 이렇게 제조된 패키지소자, 상기 플립칩 패키지소자에 이용되는 금속선에 대한 것이다.
Description
이 발명은 반도체소자와 회로기판을 솔더범프를 통해 접합하는 플립칩 패키지소자와 그 제조방법에 관한 것이다.
반도체소자의 발달은 패키지 기술을 발전시켜 고밀도화, 고속도화, 소형화, 박형화가 계속되고 있다. 특히 패키지 구조를 보면 핀삽입형에서 표면실장형으로 급격히 발전되어 회로기판에 대한 실장밀도를 높혀 왔으며, 최근에는 패키지의 크기를 줄이고 두께를 얇게하는 기술이 등장하고 있다. 이런 측면에서 많은 업체들이 자신들의 강점과 전략을 갖고 만든 고유한 형태 및 프로세스를 발표하고 있다.
그중 플립칩(flip chip) 패키지는 향후 패키지 기술을 주도할 것으로 판단된다. 도1을 통해 종래의 플립칩 패키지에 대해 개략적으로 설명한다. PCB(1) 위에 칩(2)을 솔더범프(3)를 통해 접합한 것을 나타내는데, 종래에 솔더범프(3)는 접합 가열시(reflow) 볼록렌즈처럼 되며 높이를 일정한도 이상 높힐 수 없는 단점이 있었다. 일반적으로 솔더범프의 높이가 높은 것이 접합부의 신뢰도가 높다. 따라서, 종래의 플립칩 패키지에서는 접합신뢰도를 높히기 어려운 문제점이 있다. 플립칩 패키지의 신뢰성측면에서 솔더범프(solder bump)의 높이를 높혀 온도순환시험 등에서의 접합부의 신뢰도를 높히고자 하는 연구가 활발히 진행되고 있다.
본 발명의 목적은 솔더범프를 통해 반도체소자와 회로기판을 접합하는 플립칩 패키지에서 솔더범프로서 금속선을 이용하는 플립칩 패키지 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 솔더범프를 통해 반도체소자와 회로기판을 접합하는 플립칩 패키지에서 솔더범프로서 금속선을 이용하는 플립칩 패키지소자를 제공하는 것이다.
본 발명의 또다른 목적은 상기 플립칩 패키지소자에 이용되는 금속선을 제공하는 것이다.
도2a는 본 발명에 따라 완성된 플립칩 패키지를 나타낸다. 본 발명에 따른 플립칩 패키지는, 웨이퍼로부터 소자제조공정이 끝난 반도체소자(110)와 단자패드가 형성되어 있는 회로기판(120)을 솔더범프(130)로써 접합하여 제조된다.
일반적인 것들과 마찬가지로, 반도체소자(110)는 기판(substrate, 11)에 칩(13)이 부착되고 보호층(15)이 형성되고 접합패드(17)가 노출된 구조를 갖고, 회로기판(circuit board, 120)에는 단자패드(21)가 형성되어 있다.
솔더범프(130)에 본 발명의 특징이 있다. 이에 대해서 아래에 자세하게 설명한다. 도3에 본 발명에 적용되는 솔더범프(130)로서 금속선이 나타나 있다. 긴 금속선(31)에 일정간격을 띄어서 부분적으로 납도금(32)이 된 것을 솔더범프로 사용하여 반도체소자(110)와 회로기판(120)을 접합하는 것이 본 발명이다. 상기 금속선(31)은 전도성이 우수하면서도 납땜이 잘 되는 금이나 구리인 것이 바람직하다. 이와 같은 부분적 도금은 일반적인 전기도금 설비에서 진행할 수 있는데, 도금이 되어선 안될 부분에 절연체를 입힌 후 도금후에 이 절연체를 제거함으로써 이룰 수 있다. 이는 당업자에게는 자명한 사항이다.
도4는 부분적으로 납도금된 금속선(31)을 반도체소자(110)의 접합패드에 접합하는 것을 나타낸다. 본 발명에서는 금속선(44)에 납도금(45)하는 공정을 납도금설비(41)에서 진행하면서, 롤러(42)로 이 금속선(44)을 이송하여 접합장치(43)를 써서 금속선(44)을 반도체소자(110)의 접합패드에 접합하는 것을 동시에 할 수 있도록 하였다. 일반적인 와이어본딩 작업에 사용되는 캐필러리(capillary, 44)로 도금선을 물어 반도체소자(110)의 접합패드에 수직으로 세우고 열을 가하면, 금속선(44)의 납도금부(45)가 녹으면서 반도체소자(110)의 단자패드에 접합된다. 여기서, 가열된 반도체소자(110)의 다른 접합패드를 식히는 냉각장치를 포함하는 것이 바람직하다. 가열된 접합패드에 의해 인근 접합패드가 함께 가열되기 때문에 이후의 도금선 접합시 영향을 미치기 때문이다.
도금선을 접합한 다음에는 이 도금선을 절단한다. 이 공정을 도5에 나타내었다. 절단 위치는, 절단된 부위에 납도금부(45)가 남도록 하는 것이 바람직하다. 이후에 절단된 쪽을 회로기판에 접합할 때 납땜이 쉽게 되도록 하기 위함이다.
도6을 본다. 이렇게 반도체소자(110)에 솔더범프로서 도금선을 접합하고 절단한 다음에는 도금선의 절단된 쪽을 회로기판(120)의 단자패드(21)와 접합한다. 여기서, 단자패드(21)에 미리 납(21')을 씌워놓는다. 납땜이 잘되도록 플럭스를 뿌려놓는 것도 바람직하다.
이렇게 하여 완성한 플립칩 패키지가 도2a와 도2b에 나타나 있다. 도금선으로 구현한 솔더범프(130)가 종래의 기술과 다르게 오목한 형태로 형성되어 있음을 알 수 있다. 금속선에 도금한 납도금부가 녹으면서 접합패드(17)와 단자패드(21)에 응집되면서 오목한 형상의 필렛(fillet)을 형성하는 것이다.
여기서, 반도체소자(110)가 회로기판(120) 위에 뒤집혀서 접합되기 때문에 납이 녹으면서 반도체소자(110)의 접합패드(17)에 붙어있던 납이 아래로 흘러내릴 우려가 있기 때문에, 반도체소자(110)에 접합할 납의 용융점은 회로기판(120)에 접합할 납의 용융점보다 높은 것이 바람직하다. 반도체소자(110)에 도금선을 부착한 후에 뒤집어 회로기판(120)에 접합하더라도 용융점이 높은 납은 녹지 않아 아래로 흘러내리지 않기 때문이다. 금속선에 납도금을 하는 공정에서 미리 용융점이 높은 납과 용융점이 낮은 납으로 교대로 납도금을 하면 된다.
이렇게 완성된 것에 성형수지를 씌우고 회로기판의 반대면에 단자를 부착하면 하나의 완전한 반도체소자가 만들어진다. 이는 종래의 방식대로 하면 된다.
이상에서와 같이, 본 발명에 따르면 솔더범프 역할을 하는 도금선의 길이를 자유롭게 조절할 수 있기 때문에 반도체칩과 회로기판 사이의 높이를 충분히 확보할 수 있어 접합 신뢰도를 높힐 수 있다. 또한, 모든 공정에 걸쳐서 기존에 사용하고 있던 설비를 이용할 수 있기 때문에 별도의 설비투자가 필요없다.
제1도는 종래기술에 의한 플립칩 패키지소자의 단면도.
제2a, b도는 본 발명에 따른 플립칩 패키지소자의 단면도.
제3도는 본 발명에 따른 플립칩 패키지소자에 이용되는 도금선을 나타내는 사시도.
제4-6도는 본 발명에 따른 플립칩 패키지소자를 제조하는 공정을 나타내는 개념도.
<도면의 주요 부호에 대한 설명>
110: 반도체소자 111: 도금선이 부착된 반도체소자
120: 회로기판 130: 솔더범프
11: 반도체기판 13: 칩
15: 보호층 17: 접합패드
21: 단자패드 21': 납
31: 금속선 32: 납도금부
41: 도금장치 42: 롤러
43: 접합장치 44: 캐필러리
45: 납도금부
Claims (9)
- 접합패드가 형성되어 있는 칩과 단자패드가 형성되어 있는 회로기판을 솔더범프로써 접합하는 플립칩 패키지 제조방법으로서,솔더범프로서 사용할 금속선에 일정간격으로 부분적으로 납도금을 하는 단계,칩의 접합패드에 상기 금속선을 수직으로 공급하여 납도금된 부위를 패드에 가열접합하는 단계,상기 금속선의 칩에 접합된 반대쪽을, 납도금된 부위가 남도록 절단하는 단계,상기 금속선의 절단된 쪽에 회로기판의 단자패드를 가열접합하는 단계를 포함하는 것을 특징으로 하는 플립칩 패키지 제조방법.
- 제1항에서, 금속선은 금 또는 구리인 것을 특징으로 하는 플립칩 패키지 제조방법.
- 제1항 또는 2항에서, 회로기판과 접합되는 쪽의 납의 용융점이 칩과 접합되는 쪽의 납의 용융점보다 낮게 되도록 금속선에 납도금을 하는 것을 특징으로 하는 플립칩 패키지 제조방법.
- 접합패드가 형성되어 있는 칩과 단자패드가 형성되어 있는 회로기판을 솔더범프로써 접합하여 제조되는 플립칩 패키지로서,금속선에 일정간격으로 국부적으로 납도금한 것을 납도금한 부위가 양 끝에 존재하도록 절단한 것을 상기 솔더범프로 이용하여 상기 칩과 회로기판이 접합된 것을 특징으로 하는 플립칩 패키지.
- 제4항에서, 금속선은 금 또는 구리인 것을 특징으로 하는 플립칩 패키지.
- 제4항 또는 5항에서, 상기 금속선은회로기판과 접합되는 쪽의 납의 용융점이 칩과 접합되는 쪽의 납의 용융점보다 낮은 것을 특징으로 하는 플립칩 패키지.
- 금속선에 일정간격으로 국부적으로 납도금을 하여 제4항의 플립칩 패키지에 이용되는 금속도금선.
- 제7항에서, 상기 금속선은 금 또는 구리인 금속도금선.
- 제7항에서, 납도금부는 용융점이 높은 납과 용융점이 낮은 납으로 교대로 도금되는 것을 특징으로 하는 금속도금선.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-1998-0028116A KR100499336B1 (ko) | 1998-07-13 | 1998-07-13 | 플립칩 패키지소자와 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-1998-0028116A KR100499336B1 (ko) | 1998-07-13 | 1998-07-13 | 플립칩 패키지소자와 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000008346A KR20000008346A (ko) | 2000-02-07 |
KR100499336B1 true KR100499336B1 (ko) | 2005-09-02 |
Family
ID=19543938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-1998-0028116A KR100499336B1 (ko) | 1998-07-13 | 1998-07-13 | 플립칩 패키지소자와 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100499336B1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010068590A (ko) * | 2000-01-07 | 2001-07-23 | 이수남 | 웨이퍼 레벨 패키지 |
KR101025349B1 (ko) * | 2007-07-25 | 2011-03-28 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그의 제조 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07193068A (ja) * | 1993-12-27 | 1995-07-28 | Nec Corp | フリップチップバンプ及びその製造方法 |
JPH0837188A (ja) * | 1994-07-21 | 1996-02-06 | Oki Electric Ind Co Ltd | 接合電極およびその形成方法 |
JPH08236575A (ja) * | 1995-02-22 | 1996-09-13 | Hitachi Ltd | 半導体装置及びその製造方法 |
KR100418059B1 (ko) * | 1995-11-15 | 2004-04-28 | 시티즌 도케이 가부시키가이샤 | 반도체소자의범프형성방법 |
-
1998
- 1998-07-13 KR KR10-1998-0028116A patent/KR100499336B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07193068A (ja) * | 1993-12-27 | 1995-07-28 | Nec Corp | フリップチップバンプ及びその製造方法 |
JPH0837188A (ja) * | 1994-07-21 | 1996-02-06 | Oki Electric Ind Co Ltd | 接合電極およびその形成方法 |
JPH08236575A (ja) * | 1995-02-22 | 1996-09-13 | Hitachi Ltd | 半導体装置及びその製造方法 |
KR100418059B1 (ko) * | 1995-11-15 | 2004-04-28 | 시티즌 도케이 가부시키가이샤 | 반도체소자의범프형성방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20000008346A (ko) | 2000-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100430330B1 (ko) | 래핑기법을사용하여반도체칩의전극상에도전성범프(bump)를형성하는방법및이에의해서제조되는범프 | |
US6214156B1 (en) | Semiconductor device mounted on board by flip-chip and method for mounting the same | |
JP2000286374A (ja) | 半導体集積回路装置 | |
JP2000200859A (ja) | チップサイズ半導体パッケ―ジ及びその集合体並びにその製造方法 | |
JPH03166739A (ja) | 半田付け方法 | |
JPH0945805A (ja) | 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法 | |
US5337219A (en) | Electronic package | |
US5973406A (en) | Electronic device bonding method and electronic circuit apparatus | |
US5894984A (en) | Structure of electronic parts and method of soldering electronic parts to substrate | |
US20020089836A1 (en) | Injection molded underfill package and method of assembly | |
US6323551B1 (en) | Resin sealed-type semiconductor device and method of manufacturing the same | |
KR100499336B1 (ko) | 플립칩 패키지소자와 제조방법 | |
US6019274A (en) | Semiconductor device and mounting method therefor | |
US6404063B2 (en) | Die-to-insert permanent connection and method of forming | |
JPH0666355B2 (ja) | 半導体装置の実装体およびその実装方法 | |
JP3544439B2 (ja) | 接続ピンと基板実装方法 | |
JPS63152136A (ja) | 半導体チツプの実装方法 | |
JP3006957B2 (ja) | 半導体装置の実装体 | |
JPH09293961A (ja) | 電子部品の実装方法 | |
JP2633745B2 (ja) | 半導体装置の実装体 | |
KR100499865B1 (ko) | 초음파 솔더링을 이용한 전자 패키지 및 그 패키징 방법 | |
JP2002184791A (ja) | 半導体デバイス | |
JP3908395B2 (ja) | 半導体装置製造用の基板、およびそれを用いた半導体装置の製造方法 | |
KR100206954B1 (ko) | 반도체 볼 그리드 어레이 패키지의 제조방법 | |
KR100546001B1 (ko) | 종방향 초음파를 이용한 전자부품의 솔더링 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090615 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |