KR100493238B1 - Apparatus and method of multi-mode modem testing - Google Patents
Apparatus and method of multi-mode modem testing Download PDFInfo
- Publication number
- KR100493238B1 KR100493238B1 KR10-2003-0017425A KR20030017425A KR100493238B1 KR 100493238 B1 KR100493238 B1 KR 100493238B1 KR 20030017425 A KR20030017425 A KR 20030017425A KR 100493238 B1 KR100493238 B1 KR 100493238B1
- Authority
- KR
- South Korea
- Prior art keywords
- modem
- verification
- data
- received
- test data
- Prior art date
Links
Classifications
-
- E—FIXED CONSTRUCTIONS
- E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
- E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
- E06B3/00—Window sashes, door leaves, or like elements for closing wall or like openings; Layout of fixed or moving closures, e.g. windows in wall or like openings; Features of rigidly-mounted outer frames relating to the mounting of wing frames
- E06B3/54—Fixing of glass panes or like plates
- E06B3/5427—Fixing of glass panes or like plates the panes mounted flush with the surrounding frame or with the surrounding panes
Landscapes
- Engineering & Computer Science (AREA)
- Civil Engineering (AREA)
- Structural Engineering (AREA)
- Communication Control (AREA)
Abstract
본 발명은 다중모드 모뎀 검증 장치 및 방법을 개시한다.The present invention discloses a multimode modem verification apparatus and method.
본 발명은 검증용 모뎀에 따라 다양하게 적용되는 통신 규약과 규격에 따른 시험 데이터를 생성하고, 검증용 모뎀으로부터 수신되는 수신 데이터를 복조하며, 검증용 모뎀에 따른 타이밍 제어가 가능하여 다양함 모뎀을 검증할 수 있도록 한다.The present invention generates test data according to various communication protocols and standards according to the verification modem, demodulates received data received from the verification modem, and enables timing control according to the verification modem. To be verified.
이 같은 본 발명에 의하면, 다양한 모드의 모뎀을 하나의 검증장치로 검증하여 제작비용 및 시간이 절감되며, 고속 통신시스템의 검증이 가능하도록 하고, 시스템 인터페이스의 요구에 따라 수정이 용이하도록 하는 효과가 있다.According to the present invention, by verifying the modem in various modes with a single verification device, the manufacturing cost and time can be reduced, the high-speed communication system can be verified, and the effect of making it easy to modify according to the requirements of the system interface have.
Description
본 발명은 다양한 디지털 통신 시스템의 기능을 검증하는 장치 및 방법에 관한 것으로서, 특히 디지털 변복조 방식을 사용하는 여러 가지 통신 시스템에 대해 시스템 통신 규약과 규격에 맞도록 성능을 검증할 수 있도록 하는 다중모드 모뎀 검증 장치 및 방법에 관한 것이다.The present invention relates to an apparatus and method for verifying the functions of various digital communication systems, and in particular, to a multi-mode modem for verifying performance in accordance with system communication protocols and standards for various communication systems using a digital modulation and demodulation scheme. A verification apparatus and method are provided.
차세대 디지털 통신 시스템의 개발이 가속화되면서 새로운 통신 규약과 규격을 빠르게 작성하고 이를 수정하면서 모뎀을 검증할 필요성이 생겼으며, 또한 여러 가지 통신 규약의 모뎀을 검증할 필요가 생겼다.As the development of next-generation digital communication systems has accelerated, there is a need to verify modems by quickly creating and modifying new communication protocols and specifications, and also to verify modems of various communication protocols.
현재 모뎀 검증 장치로는 하나의 모뎀에 대해 미리 설계한 규격에 따른 검증이 가능하도록 하는 장치가 있으며, 여러 가지 모뎀을 검증하기 위해서는 각각의 모뎀에 적용되는 통신규약과 규격에 맞게 설계된 모뎀 검증 장치가 필요하므로 상당한 제작비용과 기간이 필요하다.Currently, there is a device for verifying a modem according to a predesigned standard. To verify a variety of modems, a modem verifying device designed for a communication protocol and a standard applicable to each modem is provided. This requires considerable manufacturing costs and periods.
또한, 차세대 이동통신 시스템으로 발전하면서 시스템 요구사항이 보다 빠른 시스템 타이밍을 요구하기 때문에, 모뎀 검증 장치가 하나의 모뎀의 타이밍에 고정되어 동작하는 경우에, 모뎀 성능이 향상되면 이에 맞는 또 다른 모뎀 검증 장치를 개발해야 하기 때문에 불필요한 제작비용과 기간이 요구된다.In addition, as the next generation mobile communication system develops, the system requirements demand faster system timing. Therefore, when the modem verification device operates at a fixed timing of one modem, the modem performance is improved. Since the device needs to be developed, unnecessary manufacturing costs and periods are required.
그리고 이동통신 시스템에서 통신하는 두 상대의 상향과 하향 링크의 통신 규약이 각각 다르고, 두 모뎀의 구조가 크게 다른 상황에서는 상대 모뎀 없이 모뎀 검증 장치가 상대 모뎀 역할을 해야 한다. 하나의 검증 장치가 하나의 모뎀에 맞추어 설계되고 제작되는 것은 모뎀 검증에 있어서 많은 제작비용, 시간낭비의 문제를 가져온다.In the situation where the communication protocols of the uplink and downlink of the two parties communicating in the mobile communication system are different from each other, and the two modems have significantly different structures, the modem verification apparatus should function as the other modem without the other modem. Designing and manufacturing one verification device for one modem introduces a lot of manufacturing and time-consuming problems in modem verification.
본 발명이 이루고자 하는 기술적 과제는 개발 중인 여러 가지 통신 규약과 규격의 모뎀의 모드정보를 자동 또는 수동으로 검출하고, 상대 모뎀 없이도 모뎀의 성능 검증이 가능하도록 하기 위한 다중모드 모뎀 검증 장치 및 방법을 제공하기 위한 것이다.SUMMARY OF THE INVENTION The present invention provides a multi-mode modem verification apparatus and method for automatically or manually detecting mode information of modems of various communication protocols and standards under development, and enabling performance verification of a modem without using a counterpart modem. It is to.
또한, 본 발명은 개발 중인 모든 모뎀을 포함한 전체 통신 시스템을 시험할 때 오류를 쉽게 찾고 분석할 수 있도록 하는 다중모드 모뎀 검증 장치 및 방법을 제공함에 그 목적이 있다.It is also an object of the present invention to provide an apparatus and method for verifying a multimode modem that can easily find and analyze errors when testing an entire communication system including all modems under development.
본 발명의 하나의 특징에 따른 다중모드 모뎀 검증 장치는,Multimode modem verification apparatus according to an aspect of the present invention,
다양한 통신 규약 및 규격을 가지는 다중모드 모뎀을 검증하는 장치에 있어서, 검증용 모뎀에 적용되는 통신규약 및 규격에 따른 시험용 데이터를 사용자의 입력 또는 자동으로 생성하거나, 상기 검증용 모뎀으로부터 수신되는 수신 데이터를 복조하여 출력하는 신호 처리부; 상기 검증용 모뎀으로부터 수신되는 수신 데이터를 분석하여 타이밍 제어를 수생하는 타이밍 제어부; 상기 신호 처리부에서 생성한 시험용 데이터를 상기 타이밍 제어부를 통해 전달받아 임시 저장하고, 상기 검증용 모뎀의 수신단으로 전송하거나, 상기 검증용 모뎀의 송신단으로부터 수신되는 수신 데이터를 임시 저장하고 해당 수신 데이터를 상기 타이밍 제어부로 전달하는 데이터 송수신부; 및 상기 타이밍 제어부와 상기 데이터 송수신부 간의 데이터 및 제어신호의 전달을 위한 인터페이스를 제공하는 호스트 프로세서를 포함한다.An apparatus for verifying a multimode modem having various communication protocols and standards, the apparatus comprising: receiving data received from the verification modem or automatically generating or inputting test data according to a communication protocol and standard applied to a verification modem. A signal processor for demodulating and outputting the demodulated signal; A timing controller which analyzes the received data received from the verification modem to perform timing control; Temporarily store the test data generated by the signal processing unit through the timing control unit and temporarily store the received test data, and transmit the received test data received from the transmitter of the verification modem, and store the received data temporarily. A data transceiver for transmitting to a timing controller; And a host processor providing an interface for transferring data and control signals between the timing controller and the data transceiver.
이때, 상기 신호 처리부는, 상기 검증용 모뎀에 적용되는 다양한 통신 규약과 규격에 따른 시험용 데이터를 사용자 입력 또는 자동으로 발생하는 다중모드 신호 발생기; 및 상기 검증용 모뎀의 수신단으로부터 수신되는 수신 데이터를 분석하는 신호 분석기를 포함한다.In this case, the signal processing unit, a multi-mode signal generator for automatically generating a user input or test data according to various communication protocols and standards applied to the verification modem; And a signal analyzer for analyzing the received data received from the receiving end of the verification modem.
또한, 상기 타이밍 제어부는, 상기 데이터 송수신부로부터 수신 데이터를 전달받아, 해당 수신 데이터를 분석하고, 타이밍 동기신호를 검출하는 시스템 검출기; 및 상기 다중모드 신호 발생기에서 생성한 데이터의 타이밍을 제어하는 타이밍 제어기를 포함한다.The timing controller may include: a system detector receiving received data from the data transceiver, analyzing the received data, and detecting a timing synchronization signal; And a timing controller for controlling timing of data generated by the multimode signal generator.
그리고, 상기 데이터 송수신부는, 상기 신호 처리부에서 생성한 시험용 데이터를 임시 저장한 후, 상기 검증용 모뎀의 수신단으로 전송하는 데이터 송신부; 및 상기 검증용 모뎀의 송신단으로부터 수신되는 수신 데이터를 임시 저장하고 상기 타이밍 제어부로 전달하는 데이터 수신부를 포함한다.The data transceiver may include: a data transmitter configured to temporarily store test data generated by the signal processor, and then transmit the test data to a receiver of the verification modem; And a data receiver configured to temporarily store received data received from a transmitter of the verification modem and transfer the received data to the timing controller.
본 발명의 다른 특징에 따른 다중모드 모뎀의 송신단 검증 방법은, According to another aspect of the present invention, a method for verifying a transmitter at a multimode modem includes:
다양한 통신 규약 및 규격을 가지는 모뎀의 송신단을 검증하기 위한 방법에 있어서, (a) 검증용 모뎀의 송신단에서 미리 입력된 시험용 데이터를 검증장치에 반복적으로 송신하는 단계; (b) 상기 송신되는 시험용 데이터를 수신한 검증장치에서 해당 데이터를 임시 저장하고, 수신된 시험용 데이터를 분석하여, 상기 검증용 모뎀의 통신 규약 및 규격에 따른 모드정보를 검출하는 단계; (c) 상기 시험용 데이터를 복조하여 출력하는 단계; 및 (d) 상기 출력된 데이터를 상기 검증용 모뎀의 송신단에 미리 입력된 시험용 데이터와 비교하여, 해당 모뎀의 송신단의 이상 유무를 판단하는 단계를 포함한다.A method for verifying a transmitting end of a modem having various communication protocols and standards, the method comprising: (a) repeatedly transmitting test data previously input at a transmitting end of a verifying modem to a verifying apparatus; (b) temporarily storing the corresponding data in the verification apparatus that has received the transmitted test data, analyzing the received test data, and detecting mode information according to the communication protocol and standard of the verification modem; (c) demodulating and outputting the test data; And (d) comparing the output data with test data previously input to the transmitting terminal of the verification modem to determine whether there is an abnormality of the transmitting terminal of the modem.
본 발명의 또 다른 특징에 따른 다중모드 모뎀의 수신단 검증 방법은,Receiving end verification method of a multimode modem according to another aspect of the present invention,
다양한 통신 규약 및 규격을 가지는 모뎀의 수신단을 검증하기 위한 방법에 있어서, (a) 검증용 모뎀의 수신단으로 전송하기 위한 시험용 데이터를 발생시키는 단계; (b) 상기 발생된 시험용 데이터를 임시 저장하고, 검증용 모뎀의 수신단으로 전송하는 단계; 및 (c) 상기 검증용 모뎀의 수신단에서 수신된 신호를 복조하여, 상기 시험용 데이터와 비교하고, 해당 검증용 모뎀의 수신단의 이상 유무를 판단하는 단계를 포함한다.CLAIMS 1. A method for verifying a receiving end of a modem having various communication protocols and standards, the method comprising: (a) generating test data for transmission to a receiving end of a verifying modem; (b) temporarily storing the generated test data and transmitting the received test data to a receiving end of a verification modem; And (c) demodulating the signal received at the receiving end of the verification modem, comparing it with the test data, and determining whether there is an abnormality in the receiving end of the verification modem.
이하 첨부된 도면을 참조하여 본 발명의 실시 예를 자세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention;
도 1은 본 발명의 실시 예에 다른 다중모드 모뎀 검증 장치의 구조를 나타낸 블록도이다.1 is a block diagram showing the structure of a multi-mode modem verification apparatus according to an embodiment of the present invention.
도 1을 참조하면, 다중모드 모뎀 검증 장치는 신호처리부(100), 타이밍 제어부(200) 및 제어 저장부(300)를 포함하며, 검증 시스템(400)과 연결하여 모뎀을 검증한다.Referring to FIG. 1, the multi-mode modem verification apparatus includes a signal processing unit 100, a timing controller 200, and a control storage unit 300, and is connected to the verification system 400 to verify a modem.
이때, 상기 신호 처리부(100)는 다중모드 신호 발생기(110)와, 신호 분석기(120)를 포함하고, 타이밍 제어부(200)는 타이밍 제어기(210)와 시스템 검출기(220)를 포함한다.In this case, the signal processor 100 includes a multi-mode signal generator 110 and a signal analyzer 120, and the timing controller 200 includes a timing controller 210 and a system detector 220.
또한, 제어 저장부(300)는 호스트 프로세서(310)와, 데이터 송수신부(320)를 포함하며, 데이터 송수신부(320)는 다시 데이터 수신부(321)와, 데이터 송신부(322)를 포함한다.In addition, the control storage unit 300 includes a host processor 310 and a data transceiver 320, and the data transceiver 320 further includes a data receiver 321 and a data transmitter 322.
데이터 수신부(321)는 수신 메모리(321a)와 수신 제어부(321b)를 포함하고, 데이터 송신부(322)는 송신 메모리(322a)와, 송신 제어부(322b)를 포함하며, 상기 수신 제어부(321b)는 검증 시스템(400)의 송신단(410)에 연결되고, 송신 제어부(322b)는 검증 시스템(400)의 수신단(420)에 연결된다.The data receiving unit 321 includes a receiving memory 321a and a receiving control unit 321b, the data transmitting unit 322 includes a transmitting memory 322a and a transmitting control unit 322b, and the receiving control unit 321b It is connected to the transmitting end 410 of the verification system 400, the transmission control unit 322b is connected to the receiving end 420 of the verification system 400.
상기에서 신호 처리부(100)의 다중모드 신호 발생기(110)는 검증 시스템(400)의 수신단(420)의 디지털 신호 입력에 해당하는 디지털 데이터를 생성하고, 신호 분석기(120)는 수신한 데이터를 복조하고 분석한다.The multi-mode signal generator 110 of the signal processor 100 generates digital data corresponding to the digital signal input of the receiver 420 of the verification system 400, and the signal analyzer 120 demodulates the received data. And analyze.
그리고 타이밍 제어부(200)의 시스템 검출기(220)는 검증 시스템(400)에 적용된 통신 규약 및 규격에 대한 정보와 타이밍 정보를 검출하며, 타이밍 제어기(210)는 시스템 검출기(220)가 검출한 검증 시스템(400)의 타이밍정보 또는 가입자로부터 통신 규약 및 규격에 맞도록 입력되는 타이밍 정보에 따라 타이밍 제어를 한다.The system detector 220 of the timing controller 200 detects information and timing information on the communication protocol and standard applied to the verification system 400, and the timing controller 210 detects the verification system detected by the system detector 220. Timing control is performed according to the timing information 400 or timing information input from the subscriber in accordance with the communication protocol and standard.
제어 저장부(300)의 호스트 프로세서(310)는 검증 시스템(400)과 신호 처리부(100) 및 타이밍 제어부(200)간의 인터페이스를 담당한다. 이때 호스트 프로세서(310)는 신호 처리부(100) 및 타이밍 제어부(200)와 검증 시스템(400)간의 제어명령 전달과 데이터 송신을 가능하도록 하기 위한 인터페이스로 RS-232 통신 또는 TCP/IP 나 UDP/IP와 같은 이더넷 통신 방식이 가능한 프로세서가 사용된다.The host processor 310 of the control storage 300 is responsible for the interface between the verification system 400, the signal processor 100, and the timing controller 200. At this time, the host processor 310 is an interface for enabling control command transmission and data transmission between the signal processor 100, the timing controller 200, and the verification system 400, and RS-232 communication or TCP / IP or UDP / IP. A processor capable of Ethernet communication such as is used.
데이터 송수신부(320)의 데이터 수신부(321)의 수신 메모리(321a)는 검증 시스템(400)의 송신단(410)으로부터 검증장치로 입력되는 수신 디지털 데이터를 저장하고, 수신 제어부(321b)는 상기 송신단(410)과 수신 메모리(321a)간의 데이터 흐름에 따른 제어명령과 데이터를 전달한다.The receiving memory 321a of the data receiving unit 321 of the data transmitting and receiving unit 320 stores the received digital data input from the transmitting end 410 of the verification system 400 to the verifying apparatus, and the receiving control unit 321b stores the transmitting end. The control command and data according to the data flow between the 410 and the reception memory 321a are transmitted.
마찬가지로, 송신 메모리(322a)는 검증 시스템(400)의 수신단(420)으로 검증을 위해 송신되는 디지털 데이터를 저장하고, 송신 제어부(322b)는 수신단(420)과 송신 메모리(322a)간의 데이터 흐름에 따른 제어명령과 데이터를 전달한다.Similarly, the transmit memory 322a stores digital data transmitted for verification to the receive end 420 of the verification system 400, and the transmit control section 322b stores the data flow between the receive end 420 and the transmit memory 322a. Transfer control commands and data accordingly.
이때, 상기 데이터 송신부(320)의 수신 메모리(321a)와 송신 메모리(322a)는 고속 데이터 전송을 가능하도록 하기 위해 SDRAM(Synchronous Dynamic Random Access Memory)과 같은 고속 메모리를 사용할 수 있으며, 수신 제어부(321b)와 송신 제어부(322b)는 재설정이 가능한 FPGA(Field-Programmable Gage Array)를 이용하여 메모리 및 데이터의 흐름을 제어한다.In this case, the reception memory 321a and the transmission memory 322a of the data transmitter 320 may use a high speed memory such as a synchronous dynamic random access memory (SDRAM) to enable high speed data transfer, and the reception controller 321b. ) And the transmission controller 322b control the flow of memory and data using a field-programmable gage array (FPGA) that can be reset.
또한, 검증 시스템(400)과 제어 저장부(300)간의 신호 송수신은 고속에서도 비교적 먼 거리 데이터 전송이 가능한 저전압차등직렬(LVDS; Low Voltage Differential Signalling) 전송 방식을 이용할 수 있다.In addition, the signal transmission and reception between the verification system 400 and the control storage unit 300 may use a Low Voltage Differential Signaling (LVDS) transmission method capable of relatively long distance data transmission at high speed.
특히, 송신 제어부(322b)는 검증 시스템(400)의 수신단(420)에 신호를 송신할 때, 저전압차등직렬 방식으로 전송되는 제어 명령을 수신하여 제어 명령에 따라 데이터를 송신하고, 제어 저장부(300)로부터 데이터를 받을 때의 속도와, 데이터를 검증 시스템(400)에 보낼 때의 속도 사이의 차이를 완충하고 동기화하기 위하여 중간에 FIFO(First in First out)를 둘 수 있다.In particular, when the transmission control unit 322b transmits a signal to the receiving end 420 of the verification system 400, the transmission control unit 322b receives a control command transmitted in a low voltage differential series method and transmits data according to the control command, A first in first out (FIFO) can be placed in between to buffer and synchronize the difference between the speed when receiving data from 300 and the speed when sending data to the verification system 400.
그리고 검증 시스템(400)의 송신단(410)으로부터 신호를 수신할 때는 저전압차등직렬 방식으로 수신되는 제어 명령에 따라 검증 시스템(400)의 송신단(410)이 송신하는 신호를 수신 제어부(321b)가 수신하며, 이때 수신 제어부(321b)는 내부 클럭으로 데이터를 수신하거나 외부 클럭과 트리거를 수신하여 이에 동기를 맞추어 데이터를 수신할 수 있다.When the signal is received from the transmitter 410 of the verification system 400, the reception controller 321 b receives a signal transmitted by the transmitter 410 of the verification system 400 according to a control command received in a low voltage differential serial method. In this case, the reception controller 321b may receive data using an internal clock or receive an external clock and a trigger to synchronize the data with the external clock.
또한, 제어 저장부(300)가 검증 시스템(400)의 송신단(410)으로부터 신호를 수신할 때에도 중간에 FIFO를 사용하여 검증 시스템(400)의 송신단(410)이 송신하는 데이터의 속도와 수신 제어부(321b)에서 데이터를 수신하는 속도 차이를 완충한다.In addition, even when the control storage unit 300 receives a signal from the transmitting end 410 of the verification system 400, the speed and the receiving control rate of the data transmitted by the transmitting end 410 of the verification system 400 using the FIFO in the middle. 321b buffers the speed difference at which data is received.
상기와 같은 구조를 포함하는 본 발명의 실시 예에 따른 다중모드 모뎀 검증 장치를 이용한 검증은 다음과 같이 수행된다.Verification using the multi-mode modem verification apparatus according to an embodiment of the present invention including the above structure is performed as follows.
도 2를 본 발명의 실시 예에 따른 다중모드 모뎀 송신단 검증 방법의 동작 순서도이다.2 is a flowchart illustrating a method of verifying a multi-mode modem transmitter according to an exemplary embodiment of the present invention.
도 2를 참조하면, 먼저 검증하고자 하는 검증 시스템(400)의 송신단(410)에서 미리 알고 있는 시험용 데이터를 반복적으로 송신하도록 한다(S201). 이때, 상기 시험용 데이터는 시험을 위해 미리 모뎀에 설정 또는 입력되어 있는 데이터이다.Referring to FIG. 2, first, test data previously known from the transmitting end 410 of the verification system 400 to be verified is repeatedly transmitted (S201). In this case, the test data is data set or input to the modem in advance for the test.
그리고 제어 저장부(300)의 수신 제어부(321b)는 검증 시스템(400)의 송신단(410)이 전송하는 데이터를 수신 메모리(321a)에 저장한다(S202). 이때 송신단(410)과 제어 저장부(300)간에 송수신되는 데이터는 고속 통신을 위한 디지털 신호와 아날로그가 있는데 디지털 신호의 송수신은 저전압차등직렬 전송 방식을 이용하며, 아날로그 신호 전송은 아날로그 케이블 연결 방식을 이용한다.In addition, the reception control unit 321b of the control storage unit 300 stores the data transmitted by the transmitting end 410 of the verification system 400 in the reception memory 321a (S202). At this time, the data transmitted and received between the transmitter 410 and the control storage unit 300 has a digital signal and analog for high-speed communication, the digital signal transmission and reception uses a low voltage differential serial transmission method, the analog signal transmission using an analog cable connection method I use it.
또한, 상기 단계 S202에서 수신 메모리(321a)에 데이터 저장을 위해서는 검증 시스템(400)이 반복적으로 신호를 계속 송신하도록 고정해 놓아야 하며, 호스트 프로세서(310)가 수신되는 신호를 저장하라는 명령을 수신 제어부(321b)로 전달하여, 수신 제어부(321b)가 송신단(410)으로부터 수신되는 데이터를 수신 메모리(321a)에 저장한다.In addition, in order to store data in the receiving memory 321a in step S202, the verification system 400 must be fixed to repeatedly transmit a signal, and the host controller 310 receives a command to store the received signal. The controller 321b stores the data received from the transmitter 410 in the receiver memory 321a.
그리고 송신단(410)이 송신하는 데이터가 디지털 신호이면 바로 수신 메모리(321a)에 저장하고, 송신단(410)이 송신하는 데이터가 아날로그 신호이면 제어 저장부(300)는 해당 신호를 디지털로 변환하여 수신 메모리(321a)에 저장한다. 따라서 제어 저장부(300)는 아날로그-디지털 변환 기능을 구비해야 한다.If the data transmitted by the transmitter 410 is a digital signal, it is immediately stored in the reception memory 321a. If the data transmitted by the transmitter 410 is an analog signal, the control storage unit 300 converts the signal into a digital signal to receive the data. It stores in the memory 321a. Therefore, the control storage unit 300 must have an analog-to-digital conversion function.
수신 메모리(321a)에 저장된 디지털 신호는 호스트 프로세서(310)를 통해 타이밍 제어부(200)로 전달되고(S203), 타이밍 제어부(200)는 수신 메모리(321a)로부터 전달된 디지털 신호를 분석하여 검증 시스템(400)의 타이밍 정보 및 해당 검증 시스템에 적용된 통신 규약 및 규격정보 등을 검출한 후, 디지털 신호를 다시 신호 처리부(100)로 전달한다(S205).The digital signal stored in the reception memory 321a is transmitted to the timing controller 200 through the host processor 310 (S203), and the timing controller 200 analyzes the digital signal transmitted from the reception memory 321a to verify the system. After detecting timing information of 400 and communication protocol and standard information applied to the verification system, the digital signal is transmitted to the signal processor 100 again (S205).
신호 처리부(100)는 전달받은 디지털 신호를 분석하여 시간 동기를 찾고, 신호를 복조하여 데이터를 출력한다(S206).The signal processor 100 analyzes the received digital signal to find time synchronization, demodulates the signal, and outputs data (S206).
시험자는 상기의 출력된 데이터를 상기 단계 S201에서 알고 있는 시험 데이터와 비교하여 일치하는지에 따라 검증 시스템(400)의 송신단(410)을 검증한다(S207).The tester verifies the transmitting end 410 of the verification system 400 by comparing the output data with the test data known in step S201 and matching (S207).
다음은 본 발명의 실시 예에 따른 검증 시스템(400)의 수신단(420)의 검증 방법을 설명한다.The following describes a verification method of the receiving end 420 of the verification system 400 according to an embodiment of the present invention.
도 3은 본 발명의 실시 예에 따른 다중모드 모뎀 수신단 검증 방법의 동작 순서도이다.3 is a flowchart illustrating a method of verifying a multi-mode modem receiver according to an exemplary embodiment of the present invention.
도 3을 참조하면, 검증 시스템(400)의 수신단(420)을 검사하기 위하여, 신호 처리부(100)의 다중모드 신호 발생기(110)에서 시험용 데이터를 생성하고 디지털 신호로 발생시킨다(S301).Referring to FIG. 3, in order to inspect the receiver 420 of the verification system 400, the multi-mode signal generator 110 of the signal processor 100 generates test data and generates the test data as a digital signal (S301).
상기 단계 S301에서 발생된 디지털 신호는 타이밍 제어부(200)를 거쳐 호스트 프로세서(310)로 전달되고, 호스트 프로세서(310)는 수신된 디지털 신호를 송신 메모리(322a)에 저장하고, 해당 신호를 수신단(420)에 전송되도록 송신 제어부(322b)에 제어명령을 내린다(S303). 이대 검증 시스템(400)에서 아날로그 신호만을 입력받는 경우는, 디지털 신호가 아날로그로 변환되어 송신 메모리(322a)에 저장되며, 아날로그 신호로 수신단(430)으로 송신된다. 따라서 제어 저장부(300)는 디지털-아날로그 변환 기능도 가지고 있어야 한다.The digital signal generated in step S301 is transmitted to the host processor 310 via the timing controller 200, and the host processor 310 stores the received digital signal in the transmission memory 322a and stores the corresponding signal in the receiving end ( A control command is issued to the transmission control unit 322b to be transmitted to step 420 (S303). When only the analog signal is input from the generation verification system 400, the digital signal is converted into analog and stored in the transmission memory 322a and transmitted as an analog signal to the receiving end 430. Therefore, the control storage 300 must also have a digital-to-analog conversion function.
그리고 상기 검증 시스템(400)의 수신단(420)으로 전송된 아날로그 신호에 기초하여 수신단(420)은 시간 동기를 찾고 신호를 복조하여(S304) 출력한다.Based on the analog signal transmitted to the receiver 420 of the verification system 400, the receiver 420 finds time synchronization and demodulates the signal (S304) and outputs the demodulated signal.
시험자는 상기 단계 S301에서 다중모드 신호 발생기(110)가 발생한 디지털 신호와, 상기 단계 S304에서 복조하여 출력된 신호를 비교하여 일치하는지 여부에 따라 수신단(420)을 검증하게 된다(S305).The tester compares the digital signal generated by the multi-mode signal generator 110 in step S301 with the signal output by demodulating in step S304 and verifies the receiving end 420 according to whether or not it matches (S305).
이상과 같은 본 발명의 실시 예에 따른 검증 장치는 3GPP W-CDMA (Wideband-Code Division Multiple Access) 시스템과, QAM-CDMA(Quadrature Amplitude Modulation-CDMA) 시스템 및 OFDM(Orthogonal Frequency Division Multiplexing) 시스템 등을 모두 하나의 모뎀 검증 장치로 분석하고 검증할 수 있으며, 각각의 시스템 규격에 대해서 여러 가지 시스템 타이밍 혹은 프레임 동기 타이밍에 맞게 쉽게 수정하여 다양한 통신 규약과 규격 및 시스템 타이밍에 대해 하나의 모뎀 검증 자이로 분석하고 검증할 수 있다.The verification apparatus according to the embodiment of the present invention as described above includes a 3GPP wideband-code division multiple access (W-CDMA) system, a quadrature amplitude modulation-CDMA (QAM-CDMA) system, an orthogonal frequency division multiplexing (OFDM) system, and the like. All modems can be analyzed and verified by one modem verification device.Each system standard can be easily modified for various system timings or frame synchronization timings, and one modem validator can be analyzed for various communication protocols, specifications, and system timings. Can be verified
또한, 상기한 설명은 본 발명의 기술 사상을 벗어나지 않는 범위에서 다양한 변경과 수정 실시가 가능하다.In addition, the above description is capable of various changes and modifications without departing from the spirit of the invention.
이상에서 설명한 바와 같이 본 발명에 따른 다중모드 모뎀 검증 장치 및 방법은 다양한 통신 규약 및 규격을 가지는 모뎀을 상대 모뎀 없이 하나의 모뎀 검증 장치를 이용하여 검증할 수 있으며, 여러 가지 시스템의 타이밍과 동기 타이밍에 대한 제어를 손쉽게 할 수 있는 효과가 있다.As described above, the apparatus and method for verifying a multimode modem according to the present invention can verify a modem having various communication protocols and standards using a single modem verification apparatus without a counterpart modem, and the timing and synchronization timing of various systems. There is an effect that can easily control the.
따라서 다양한 모드의 모뎀을 하나의 검증 장치로 검증할 수 있으므로 제작비용과 시간이 절감되며, 고속으로 동작하는 제어 저장부를 구성하여 고속 통신 시스템에서 검증이 가능하도록 하고, 검증 시스템의 인터페이스의 요구에 따라 수정이 용이하도록 한다.Therefore, various modes of modem can be verified with a single verification device, so manufacturing cost and time can be saved, and a control storage unit that operates at high speed can be configured to enable verification in a high speed communication system, and according to the requirements of the interface of the verification system. Make modifications easy.
도 1은 본 발명의 실시 예에 따른 다중모드 모뎀 검증 장치의 구조를 나타낸 블록도이다.1 is a block diagram showing the structure of a multi-mode modem verification apparatus according to an embodiment of the present invention.
도 2는 본 발명의 실시 예에 따른 다중모드 모뎀 송신단 검증 방법의 동작 순서도이다.2 is a flowchart illustrating a method of verifying a multi-mode modem transmitter according to an exemplary embodiment of the present invention.
도 3은 본 발명의 실시 예에 따른 다중모드 모뎀 수신단 검증 방법의 동작 순서도이다.3 is a flowchart illustrating a method of verifying a multi-mode modem receiver according to an exemplary embodiment of the present invention.
Claims (9)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20020083119 | 2002-12-24 | ||
KR1020020083119 | 2002-12-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040057859A KR20040057859A (en) | 2004-07-02 |
KR100493238B1 true KR100493238B1 (en) | 2005-06-02 |
Family
ID=37350404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2003-0017425A KR100493238B1 (en) | 2002-12-24 | 2003-03-20 | Apparatus and method of multi-mode modem testing |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100493238B1 (en) |
-
2003
- 2003-03-20 KR KR10-2003-0017425A patent/KR100493238B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20040057859A (en) | 2004-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7773531B2 (en) | Method for testing data packet transceiver using loop back packet generation | |
CN107317644B (en) | A kind of frame-synchronizing device of compatible burst and continuous data | |
US6581100B1 (en) | System and method for communication parameter determination | |
EP1699148B1 (en) | Synchronous data transmission between plural remote radio devices and a base-band processing device of a W-CDMA base station | |
TW200514989A (en) | USB interface and testing method thereof | |
KR100458106B1 (en) | Apparatus and method for determining the quality of a digital signal | |
US20110016232A1 (en) | Time stamping apparatus and method for network timing synchronization | |
KR100493238B1 (en) | Apparatus and method of multi-mode modem testing | |
KR970011839B1 (en) | Data collision detection circuit of lan | |
US20040088436A1 (en) | Ring network and data transmitter | |
KR20210092452A (en) | Test device for MODBUS RTU system | |
US9094911B2 (en) | Data communication system, method of optimizing preamble length, and communication apparatus | |
CN107294731B (en) | Switchable interface circuit for gigabit Ethernet controller | |
JP2003204369A (en) | Signal transmission/reception apparatus, circuit and loop- back test method | |
KR100976579B1 (en) | Baud rate detection | |
KR100441990B1 (en) | Apparatus for Modem Analysis in Communication System and Method Thereof | |
US5072448A (en) | Quasi-random digital sequence detector | |
Jakubĺk et al. | SDR all-channels receiver for FHSS sensor network | |
KR100438980B1 (en) | Automatic baud rate detection apparatus and method of asynchronous communication | |
KR100408077B1 (en) | T3 channel service unit with test pattern device | |
JPH08331114A (en) | Correlation peak judging circuit | |
JP4032975B2 (en) | W-CDMA base station delay control system | |
US20130266044A1 (en) | Communication system and test apparatus | |
CN102098698A (en) | Method and system for testing error rate | |
JP2002237807A (en) | Frame synchronous signal detecting system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110511 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |