KR100486646B1

KR100486646B1 - Apparatus for processing video mode data in source device and in display in transmitting video signal through optical fiber

Info

Publication number: KR100486646B1
Application number: KR10-2002-0056207A
Authority: KR
Inventors: 서상일; 황하진
Original assignee: 엘지전자 주식회사
Priority date: 2002-09-16
Filing date: 2002-09-16
Publication date: 2005-05-03
Also published as: KR20040024770A

Abstract

소스 디바이스에서 광섬유로 연결된 디스플레이 디바이스로의 영상 신호 전송시, 소스 디바이스가 디스플레이 디바이스로 전송하는 영상 신호의 해당 모드 정보를 전송 패킷 스트림 중에서 영상 정보가 실려 있지 않는 블랭킹 구간(blanking period) 동안 해당 디스플레이 기기로 전송하고, 또한 디스플레이 기기가 이렇게 전송된 해당 모드 정보를 파싱하여 인식할 수 있도록 함으로써, 광섬유로 연결된 소스 디바이스와 디스플레이 디바이스가 CPU에 상관없이 영상 모드 정보를 공유한다.When transmitting a video signal from a source device to a display device connected with an optical fiber, corresponding display information of the video signal transmitted from the source device to the display device during the blanking period in which the video information is not included in the transport packet stream. In addition, by allowing the display device to parse and recognize the corresponding mode information thus transmitted, the source device and the display device connected with the optical fiber share the image mode information regardless of the CPU.

Description

광섬유를 통한 영상 신호 전송시 사용되는 소스 디바이스 및 디스플레이 디바이스의 영상 모드 처리 장치{Apparatus for processing video mode data in source device and in display in transmitting video signal through optical fiber}Apparatus for processing video mode data in source device and in display in transmitting video signal through optical fiber}

본 발명은 소스 디바이스에서 광섬유로 연결된 디스플레이 디바이스로의 영상 신호 전송시, 소스 디바이스가 디스플레이 디바이스로 전송하는 영상 신호의 해당 모드 정보를 전송 패킷 스트림 중에서 영상 정보가 실려 있지 않는 블랭킹 구간(blanking period) 동안 해당 디스플레이 기기로 전송하고, 또한 디스플레이 기기가 이렇게 전송된 해당 모드 정보를 파싱하여 인식할 수 있도록 함으로써, 광섬유로 연결된 소스 디바이스와 디스플레이 디바이스가 CPU에 상관없이 영상 모드 정보를 공유하도록 하는 광섬유를 통한 영상 신호 전송시 사용되는 소스 디바이스 및 디스플레이 디바이스의 영상 모드 처리 장치에 관한 것이다.According to the present invention, when a video signal is transmitted from a source device to a display device connected with an optical fiber, corresponding mode information of the video signal transmitted from the source device to the display device is transmitted during a blanking period in which the video information is not included in the transport packet stream. Image transmission through the optical fiber which transmits to the corresponding display device and also enables the display device to parse and recognize the transmitted mode information so that the source device and the display device connected with the optical fiber share the image mode information regardless of the CPU. An image mode processing apparatus of a source device and a display device used for signal transmission.

일반적으로 전자기술의 발전과 더불어 많은 평판 표시(FPD : Flat Panel Display) 소자가 개발되었고, 텔레비전 수상기 및 모니터 등의 디스플레이 디바이스에서는 소정의 영상을 표시하는 표시화면으로 부피가 크고, 무거운 음극선관 대신에 얇고 가벼운 평판 표시소자를 채택하는 경향이 늘고 있다.In general, with the development of electronic technology, many flat panel display (FPD) devices have been developed. In display devices such as television receivers and monitors, display screens displaying predetermined images are used instead of bulky and heavy cathode ray tubes. The tendency to adopt thin and light flat panel display elements is increasing.

평판 표시소자는, 사용되는 물질을 기준으로 하여, 무기물을 사용하는 소자와 유기물을 사용하는 소자로 구분된다. 무기물을 사용하는 소자로서는 PL(Photo Luminescence)을 이용하는 플라즈마 표시 패널(PDP : Plasma Display Panel)과, CL(Cathode Luminescence)을 이용한 전계방출 표시(FED : Field Emission Display) 소자 등이 있고, 유기물을 사용하는 소자로서는 다양한 분야에서 널리 사용되고 있는 액정 표시소자(LCD : Liquid Crystal Display element) 및 유기 EL 표시소자 등이 있다.A flat panel display element is divided into the element using an inorganic substance, and the element using an organic substance based on the substance used. Examples of devices using inorganic materials include plasma display panels (PDPs) using PL (photo luminescence) and field emission display (FED) devices using cathode luminescence (CL), and organic materials are used. Examples of the device include a liquid crystal display element (LCD), an organic EL display element, and the like, which are widely used in various fields.

이러한 평판 표시소자들 중에서 PDP는 고휘도 및 고발광 효율을 가지고, 시야각이 넓으며, 다른 평판 표시 소자에 비해 비교적 낮은 제조가격으로 제조할 수 있을 뿐만 아니라 내열 및 내한 특성과, 내진 특성이 우수하며, 풀 칼라(full color)의 구현이 용이하며, 무게가 가벼운 장점이 있으므로 대형 PDP의 출현과 함께 텔레비전 수상기 및 모니터 등의 디스플레이 디바이스에 표시화면으로 널리 채택되고 있다. 그리고 상기 PDP를 표시화면으로 채택한 디스플레이 디바이스는 무게가 가볍고, 두께가 얇으므로 벽걸이형으로 많이 개발되고 있다.Among these flat panel display devices, PDP has high brightness and high luminescence efficiency, wide viewing angle, and can be manufactured at a relatively low manufacturing price compared to other flat panel display devices, and has excellent heat and cold resistance characteristics and earthquake resistance characteristics. Since full color is easy to implement and has a light weight, it is widely adopted as a display screen in display devices such as television receivers and monitors with the appearance of large PDPs. In addition, since the display device adopting the PDP as the display screen is light in weight and thin in thickness, many display devices have been developed as wall-mounted devices.

이와 같이 PDP를 채택한 디스플레이 디바이스에, 셋 탑 박스(Set Top Box) 등의 소스 디바이스가 출력하는 영상신호 및 음성신호를 입력시켜 디스플레이 디바이스가 영상 및 음성을 출력하도록 하기 위하여, 종래에는 디스플레이 디바이스와 소스 디바이스를 상호간에 동축 케이블로 연결하여 소스 디바이스의 영상신호 및 음성신호가 상기 유선을 통해 디스플레이 디바이스로 전송되게 하고, 또한 디스플레이 디바이스와 소스 디바이스가 상기 유선을 통해 상호간에 소정의 제어신호를 전송하도록 하고 있다.In order to input a video signal and an audio signal output from a source device such as a set top box to a display device employing a PDP as described above, a display device and a source are conventionally used so that the display device outputs video and audio. Connect the devices with each other by coaxial cable so that the video and audio signals of the source device can be transmitted to the display device via the wire, and the display device and the source device can transmit predetermined control signals to each other via the wire. have.

도 1은 종래의 디스플레이 디바이스와 소스 디바이스의 연결관계를 예로 들어 보인 도면이다. 여기서, 부호 100은 예를 들면, PDP를 표시화면으로 사용하는 벽걸이형 모니터 또는 벽걸이형 텔레비전 수상기 등의 벽걸이형 디스플레이 디바이스이다.1 is a diagram illustrating a connection relationship between a conventional display device and a source device as an example. Here, reference numeral 100 denotes, for example, a wall-mounted display device such as a wall-mounted monitor or wall-mounted television receiver using a PDP as a display screen.

부호 110은 소정의 재생 매체를 재생하여 디지털 영상신호 및 음성신호의 전송패킷 스트림(Transport Packet Stream)을 출력하는 디지털 VTR(Video Tape Recorder) 또는 DVD(Digital Video Disc) 플레이어 등의 디지털 기기이며, 부호 120은 비디오 테이프 등의 재생매체를 재생하여 아날로그 영상신호와 아날로그 음성신호를 출력하는 VTR 또는 컴퓨터 시스템 등의 아날로그 기기이다.Reference numeral 110 denotes a digital apparatus such as a digital VTR (Video Tape Recorder) or a DVD (Digital Video Disc) player that reproduces a predetermined playback medium and outputs a transport packet stream of a digital video signal and an audio signal. Reference numeral 120 is an analog device such as a VTR or computer system that reproduces a playback medium such as a video tape and outputs an analog video signal and an analog audio signal.

부호 130은 디지털 방송신호를 수신함과 아울러 상기 디지털 기기(110)가 출력하는 전송패킷 스트림과 아날로그 기기(120)가 출력하는 아날로그 영상신호 및 음성신호들을 입력받아 선택적으로 스위칭하고 그 스위칭한 신호를 상기 디스플레이 디바이스(100)로 전송하는 셋 탑 박스 등의 소스 디바이스이다.Reference numeral 130 receives a digital broadcast signal, selectively receives a transmission packet stream output from the digital device 110 and analog video and audio signals output from the analog device 120, and selectively switches the converted signal. A source device such as a set top box to transmit to the display device 100.

이러한 구성을 가지는 종래의 장치는 복수의 디지털 기기(110)와 소스 디바이스(130)가 예를 들면, IEEE 1394 케이블 등의 유선으로 연결되는 것으로서 디지털 기기(110)는 소정의 재생매체 등을 재생한 디지털 영상신호 및 음성신호를 전송패킷 스트림으로 출력하고, 그 출력하는 소정의 전송패킷 스트림은 IEEE 1394 케이블 등의 유선을 통해 소스 디바이스(130)로 전송된다.In the conventional apparatus having such a configuration, the plurality of digital devices 110 and the source device 130 are connected by a wire such as, for example, an IEEE 1394 cable, and the digital device 110 reproduces a predetermined playback medium or the like. The digital video signal and the audio signal are output as a transmission packet stream, and the output predetermined transmission packet stream is transmitted to the source device 130 through a wire such as an IEEE 1394 cable.

그리고 아날로그 기기(120)와 소스 디바이스(130)는 동축케이블 등의 유선으로 연결되는 것으로 아날로그 기기(120)가 소정의 재생매체를 재생하여 아날로그 영상신호 또는 아날로그 R, G, B 신호와, 아날로그 음성신호를 발생하고, 발생한 아날로그 영상신호 또는 아날로그 R, G, B 신호와 아날로그 음성신호는 동축케이블 등의 유선을 통해 소스 디바이스(130)로 전송된다.In addition, the analog device 120 and the source device 130 are connected by a wire such as a coaxial cable, and the analog device 120 reproduces a predetermined playback medium so that the analog video signal or the analog R, G, and B signals, and the analog audio signal. The signal is generated, and the generated analog video signal or analog R, G, and B signals and the analog audio signal are transmitted to the source device 130 through a wire such as a coaxial cable.

상기 소스디바이스(130)는 내장되어 있는 ATSC(Advanced Television Systems Committee) 튜너 등으로 디지털 방송신호를 수신하고, 그 수신한 디지털 방송신호의 전송패킷 스트림과, 상기 디지털 기기(110)로부터 입력되는 전송패킷 스트림을 아날로그 영상신호 및 아날로그 음성신호로 변환하며, 그 변환한 아날로그 영상신호 및 아날로그 음성신호와, 상기 아날로그 기기(120)로부터 입력되는 아날로그 영상신호 및 음성신호를 사용자의 선택에 따라 선택적으로 스위칭하여 디스플레이 디바이스(130)로 전송하게 된다.The source device 130 receives a digital broadcast signal through an ATSC (Advanced Television Systems Committee) tuner or the like, transmits a packet packet stream of the received digital broadcast signal, and a transmission packet input from the digital device 110. Converts the stream into analog video signals and analog audio signals, selectively converts the converted analog video signals and analog audio signals, and analog video signals and audio signals input from the analog device 120 according to a user's selection And transmit it to the display device 130.

여기서, 소스 디바이스(130)는 아날로그 R, G, B 신호와 L채널 및 R 채널의 음성신호를 각각의 케이블을 통해 디스플레이 디바이스(100)로 전송하거나 또는 전용의 통합 유선 케이블을 통해 아날로그 R, G, B 신호와 L채널 및 R 채널의 아날로그 음성신호를 디스플레이 디바이스(100)로 전송한다.Here, the source device 130 transmits the analog R, G, B signals and the audio signals of the L channel and the R channel to the display device 100 through the respective cables, or through the dedicated integrated wired cable, the analog R, G signals. , And transmits the B signal and the analog audio signals of the L channel and the R channel to the display device 100.

또한 상기 디스플레이 디바이스(100)와 소스 디바이스(130)의 사이에는 별도의 제어/응답 케이블을 연결하고, 그 제어/응답 케이블을 통해 상호간에 소정의 제어신호와, 제어신호에 따른 응답신호를 전송하고 있다.In addition, a separate control / response cable is connected between the display device 100 and the source device 130, and a predetermined control signal and a response signal according to the control signal are transmitted to each other through the control / response cable. have.

그러나, 상기한 종래의 기술은 디스플레이 디바이스(100)와 소스 디바이스(130)는 소정의 케이블로 연결되므로 디스플레이 디바이스(100)가 벽걸이형으로서 벽 등에 걸어 설치하고, 소스 디바이스(130)를 선반 등에 설치할 경우에 디스플레이 디바이스(100)와 소스 디바이스(130) 사이의 벽에 아날로그 R, G, B 신호와 아날로그 음성신호를 전송하기 위한 케이블과, 제어신호와 응답신호를 전송하기 위한 케이블 등이 노출되고, 그 노출되는 케이블은 직경이 굵은 것으로서 미관이 좋지 않다.However, in the above-described conventional technology, since the display device 100 and the source device 130 are connected by a predetermined cable, the display device 100 is mounted on a wall or the like as a wall-mounted type, and the source device 130 is installed on a shelf or the like. In this case, a cable for transmitting analog R, G and B signals and an analog audio signal, a cable for transmitting a control signal and a response signal, etc. are exposed on a wall between the display device 100 and the source device 130. The exposed cable is thick and does not look good.

그러므로, 본 출원인이 선출원한 특허출원 제2002-5941호에서는 디스플레이 디바이스와 소스 디바이스를, 굵기가 가는 광섬유로 연결하고, 소스 디바이스는 영상신호, 음성신호, 제어신호, 영상모드정보 및 음성모드정보 등을 광신호로 상기 광섬유를 통해 디스플레이 디바이스로 송신하며, 디스플레이 디바이스는 상기 광신호를 수신하여 처리하도록 하고 있다.Therefore, in Patent Application No. 2002-5941 filed by the present applicant, the display device and the source device are connected by a thin fiber, and the source device is a video signal, an audio signal, a control signal, an image mode information, an audio mode information, and the like. Is transmitted as an optical signal to the display device through the optical fiber, and the display device receives and processes the optical signal.

이 때, 소스 디바이스가 광섬유를 통해 영상 신호를 전송할 경우에는 그 영상 신호를 광 클럭 신호에 동기시켜 전송하기 때문에, 디스플레이 디바이스는 이 영상 신호의 모드 예컨대 720p인지 아니면 VGA인지 등에 대한 정보를 알고 있어야 되며, 또한 설령, 영상 신호의 해당 모드 정보를 제어 신호의 패킷 형태로 소스 디바이스가 디스플레이 디바이스로 제공할 수 있다 하더라도 그 경우에는 소스 디바이스와 디스플레이 디바이스의 CPU가 영상 신호의 해당 모드에 대한 정보를 인식하고 각 디바이스의 영상 프로세서로 전달해야 하기 때문에 CPU에 불필요한 부하를 증대시키고 그 처리 속도를 저하시키는 문제점이 발생된다.In this case, when the source device transmits the video signal through the optical fiber, the video signal is transmitted in synchronization with the optical clock signal. Therefore, the display device needs to know information about the mode of the video signal such as 720p or VGA. In addition, even if the source device can provide the corresponding mode information of the video signal to the display device in the form of a packet of the control signal, in this case, the CPU of the source device and the display device recognizes the information about the corresponding mode of the video signal. Since it has to be delivered to the image processor of each device, there is a problem of increasing unnecessary load on the CPU and lowering its processing speed.

이에 본 발명은 상기한 문제점을 해소시키기 위하여 개발된 것으로, 소스 디바이스에서 광섬유로 연결된 디스플레이 디바이스로의 영상 신호 전송시, 소스 디바이스가 디스플레이 디바이스로 전송하는 영상 신호의 해당 모드 정보를 전송 패킷 스트림 중에서 영상 정보가 실려 있지 않는 블랭킹 구간(blanking period) 동안 해당 디스플레이 기기로 전송하고, 또한 디스플레이 기기가 이렇게 전송된 해당 모드 정보를 파싱하여 인식할 수 있도록 함으로써, 광섬유로 연결된 소스 디바이스와 디스플레이 디바이스가 CPU에 상관없이 영상 모드 정보를 공유하도록 하는 광섬유를 통한 영상 신호 전송시 사용되는 소스 디바이스 및 디스플레이 디바이스의 영상 모드 처리 장치를 제공하는데 그 목적이 있다. Accordingly, the present invention has been developed to solve the above-mentioned problems, and when the image signal is transmitted from the source device to the display device connected by the optical fiber, the corresponding mode information of the image signal transmitted from the source device to the display device is output from the transport packet stream. By transmitting information to the display device during the blanking period without information, and allowing the display device to parse and recognize the corresponding mode information, the source device and the display device connected with the optical fiber are correlated with the CPU. It is an object of the present invention to provide an image mode processing apparatus of a source device and a display device which are used when transmitting an image signal through an optical fiber to share image mode information without using the same.

이하 첨부된 도면을 참조하여 본 발명을 살펴보면 다음과 같다.Hereinafter, the present invention will be described with reference to the accompanying drawings.

먼저 본 발명인 소스 디바이스의 영상 모드 처리 장치는 도 2에 도시된 바와 같이, 디스플레이 디바이스로 전송하는 영상 신호의 해당 영상 모드를 판별하는 영상 모드 판별부(200)와, 광섬유를 통해 전송중인 영상 정보의 유무를 모니터링하여 영상 정보가 없는 블랭킹 구간 동안 인에이블 신호를 출력하는 광신호 송신부(201)와, 상기 광신호 송신부(201)에서 출력한 인에이블 신호에 따라 영상 모드 정보가 전송되도록 선택 신호를 출력하는 멀티플렉서(202)와, 상기 멀티플렉서(202)에서 출력하는 선택 신호 구간 동안 상기 영상 모드 판별부(200)에서 판별한 영상 모드 정보를 상기 광신호 송신부(301)로 전송하도록 제어하는 영상 모드 전송 제어부(203)로 이루어진다.First, the image mode processing apparatus of the source device according to the present invention includes an image mode determination unit 200 for determining a corresponding image mode of an image signal transmitted to a display device, and an image information being transmitted through an optical fiber. An optical signal transmitter 201 that monitors the presence and outputs an enable signal during a blanking period without image information, and outputs a selection signal such that image mode information is transmitted according to the enable signal output from the optical signal transmitter 201. An image mode transmission control unit which controls to transmit the image mode information determined by the image mode determination unit 200 to the optical signal transmitter 301 during the multiplexer 202 and the selection signal period output from the multiplexer 202. It consists of 203.

이렇게 이루어지는 본 발명에서, 우선 상기 영상 모드 판별부(200)는 소스 디바이스내의, 영상 처리부(도시하지 않음)와 연결하여 그로부터 입력되는 수평 동기 신호와 수직 동기 신호를 이용해 하나의 단위 수직 동기 신호 구간 동안에 발생하는 수평 동기 신호의 펄스 수를 검출하여 영상 모드를 판별하거나, CPU(도시하지 않음)와 연결하여 그로부터 입력되는 영상 모드와 관련된 이진 비트 정보를 레지스터에 미리 저장된 정보와 비교하여 그 비교 결과에 따라 영상 모드를 판별한다.In the present invention thus made, first, the image mode determination unit 200 is connected to an image processing unit (not shown) in a source device during one unit vertical synchronization signal period by using a horizontal synchronization signal and a vertical synchronization signal input therefrom. Determining the video mode by detecting the number of pulses of the horizontal sync signal generated, or by connecting the CPU (not shown) and comparing the binary bit information related to the video mode input therefrom with information previously stored in the register according to the comparison result Determine the video mode.

그리고, 상기 광신호 송신부(201)는 광섬유를 통해 전송중인 영상 정보의 유무를 모니터링하여 영상 정보가 없는 블랭킹 구간이 되면 인에이블 신호를 멀티 플렉서(202)로 출력하고, 상기 멀티플렉서(202)는 패킷 형태로 입력되는 영상 정보, 음성 정보, 제어 정보, 영상 모드 정보, 음성 모드 정보 중에서 상기 광신호 송신부(201)에서 출력한 인에이블 신호에 따라 영상 모드 정보가 전송되도록 하는 선택 신호를 영상 모드 전송 제어부(203)로 출력한다.The optical signal transmitter 201 monitors the presence or absence of image information being transmitted through the optical fiber and outputs an enable signal to the multiplexer 202 when the blanking period without the image information is provided. Image mode transmission of a selection signal for transmitting image mode information according to the enable signal output from the optical signal transmitter 201 among the image information, audio information, control information, image mode information, and audio mode information inputted in the form of a packet. Output to the control unit 203.

그러면, 상기 영상 모드 전송 제어부(203)는 상기 영상 모드 판별부(200)에서 판별한 영상 모드 정보를 일시적으로 저장해 두었다가, 상기 멀티 플렉서(202)로부터 선택 신호가 입력되면, 일시 저장해 둔 영상 모드 정보를 입력된 선택 신호 구간 동안 상기 광신호 송신부(201)로 전송하여 영상 정보가 실려 있지 않는 블랭킹 구간 동안 영상 모드 정보가 디스플레이 디바이스로 전송될 수 있도록 한다.Then, the video mode transmission controller 203 temporarily stores the video mode information determined by the video mode determination unit 200, and temporarily stores the video mode information when a selection signal is input from the multiplexer 202. Information is transmitted to the optical signal transmitter 201 during the input selection signal period so that the image mode information can be transmitted to the display device during the blanking period in which the image information is not loaded.

한편, 도 3a는 수평 및 수직 동기 신호를 이용한 영상 모드 판별부(200)의 제 1 실시예로서, 수평 동기 신호 주기 검출부(230)는 해당 소스 디바이스내의 영상 처리부(도시하지 않음)로부터 수평 동기 신호가 입력되면, 외부의 클럭 발생기(도시하지 않음)를 통해 입력되는 동기 클럭 신호(S_CLK)를 카운트하기 시작하여 다음 번째의 수평 동기 신호가 입력되면 리셋시켜, 하나의 수평 동기 신호 구간 동안에 발생되는 클럭 수를 검출한다.3A illustrates a first embodiment of the image mode determination unit 200 using horizontal and vertical synchronization signals, wherein the horizontal synchronization signal period detector 230 is a horizontal synchronization signal from an image processor (not shown) in a corresponding source device. Is input, the clock starts to count the synchronous clock signal S_CLK input through an external clock generator (not shown) and is reset when the next horizontal synchronous signal is input. Detect the number.

그러면, 수직 동기 신호 주기 검출부(231)는 수직 동기 신호의 입력에 따라, 상기 수평 동기 신호를 카운트하기 시작하여 다음 번째의 수직 동기 신호가 입력되면, 리셋시켜 하나의 수직 동기 신호 구간동안에 발생되는 수평 동기 신호의 펄스 수를 검출한다.Then, the vertical synchronizing signal period detecting unit 231 starts to count the horizontal synchronizing signal and resets the next vertical synchronizing signal when the next vertical synchronizing signal is input. The number of pulses of the synchronization signal is detected.

그런 다음, 영상 모드 검출부(232)는 상기 수직 동기 신호 주기 검출부(231)에서 검출한 펄스 수에 따라 영상 모드를 검출하는데, 상기 영상 모드 검출부(232)는 예컨대, 하나의 수직 동기 신호 구간에 속한 수평 동기 신호들의 펄스 수를 특정 영상 모드마다 테이블화하여 저장하는 레지스터를 사용하는 것이 바람직하다.Then, the image mode detector 232 detects an image mode according to the number of pulses detected by the vertical synchronization signal period detector 231, and the image mode detector 232 may be included in, for example, one vertical synchronization signal section. It is preferable to use a register that stores the number of pulses of the horizontal synchronization signals in a table for each specific image mode.

한편, 도 3b는 상기 영상 모드 판별부(200)의 제 1 실시예인 도 3a를 상세하게 도시한 회로도로서, 이에 도시한 바와 같이, 상기 수평 동기 신호 주기 검출부(230)는 외부 클록 발생기(도시하지 않음)에서 발생한 동기 클록 신호(S_CLK)를 해당 클록단(CK)으로 입력받고, 상기 수평 동기 신호를 입력단(D)으로 입력받아, 상기 수평 동기 펄스를 1차 지연시키는 제 1 D플립플롭(D1)과, 상기 동기 클록 신호(S_CLK)를 해당 클록단(CK)으로 입력받고, 상기 1차 지연된 수평 동기 신호를 해당 입력단(D)으로 입력받아 상기 1차 지연된 수평 동기 신호를 2차 지연시킨 후, 이를 반전시켜 출력하는 제 2 D플립플롭(D2)과, 상기 1차 지연된 수평 동기 신호와 상기 2차 지연 및 반전된 수평 동기 신호를 부정 논리 곱하여 제 1 리셋 펄스를 생성하는 제 1 NAND 게이트(233)와, 상기 동기 클록 신호(S_CLK)를 카운트하는 것으로, 상기 제 1 리셋 펄스의 하강 에지에서 상기 카운트 값을 리셋하고, 상기 제 1 리셋 펄스의 상승 에지에서 상기 카운트 동작을 재개하는 제 1 카운터(234)로 이루어진다.3B is a detailed circuit diagram of FIG. 3A, which is a first embodiment of the image mode determining unit 200. As shown in FIG. 3B, the horizontal synchronization signal period detecting unit 230 is an external clock generator (not shown). The first D flip-flop (D1) for receiving the synchronous clock signal S_CLK generated from the corresponding clock stage CK, the horizontal synchronous signal to the input terminal D, and delaying the horizontal synchronous pulse by a first order. And the synchronous clock signal S_CLK is input to the corresponding clock terminal CK, the first delayed horizontal synchronization signal is input to the corresponding input terminal D, and the second delayed horizontal synchronization signal is second delayed. A first NAND gate negatively multiplying the second D flip-flop D2 by inverting the second D flip-flop D2 and the first delayed horizontal sync signal and the second delayed and inverted horizontal sync signal to generate a first reset pulse ( 233, and the synchronous clock scene By counting the (S_CLK), resets the count value at the trailing edge of the first reset pulse, and is made on the rising edge of the first reset pulse to the first counter 234 to resume the counting operation.

그리고, 상기 수직 동기 신호 주기 검출부(231)는 상기 수평 동기 신호를 해당 클록단(CK)으로 입력받고, 상기 수직 동기 펄스를 입력단(D)으로 입력받아, 상기 수직 동기 신호를 1차 지연시켜 출력하는 제 3 D플립플롭(D3)과, 상기 수평 동기 신호를 클록단(CK)으로 입력받고, 상기 1 차 지연된 수직 동기 신호를 입력단(D)으로 입력받아, 상기 1 차 지연된 수직 동기 신호를 2차 지연시킨 후, 이를 반전시켜 출력하는 제 4 D플립플롭(D4)과, 상기 1 차 지연된 수직 동기 신호와, 상기 2차 지연 및 반전된 수직 동기 신호를 부정 논리곱하여 제 2 리셋 펄스를 생성하는 제 2 NAND게이트(235)와, 상기 수평 동기 신호의 펄스 수를 카운트하는 것으로, 상기 제 2 리셋 펄스의 하강 에지에서 상기 카운트값을 리셋하고, 상기 제 2 리셋 펄스의 상승 에지에서 상기 카운트 동작을 재개하는 제 2 카운터(236)로 이루어진다.The vertical synchronizing signal period detecting unit 231 receives the horizontal synchronizing signal through the corresponding clock terminal CK, receives the vertical synchronizing pulse through the input terminal D, and outputs the first vertical synchronizing signal by delaying the vertical synchronizing signal. A third D flip-flop D3 and the horizontal synchronization signal to the clock terminal CK, the first delayed vertical synchronization signal to the input terminal D, and the first delayed vertical synchronization signal to the second terminal. Generating a second reset pulse by negatively multiplying the fourth D flip-flop D4 outputted after the difference is delayed, the first delayed vertical sync signal, and the second delayed and inverted vertical sync signal. By counting the number of pulses of the horizontal synchronization signal with the second NAND gate 235, the count value is reset on the falling edge of the second reset pulse, and the count operation is performed on the rising edge of the second reset pulse. ashes Article made of a second counter (236) to.

한편, 도 4는 상기 영상 모드 판별부(200)의 제 2 실시예로서, 이에 도시된 바와 같이, 셋 톱 박스와 같은 소스 디바이스 내의 CPU(도시하지 않음)로부터 영상 모드에 관한 이진 비트 신호가 입력되면, 입력된 이진 비트 신호에 따라 외부 클럭 발생기에서 입력하는 동기 클럭 신호(S_CLK)를 카운트하는 카운터(240)와, 해당 영상 모드들을 각기 특정 이진 비트로 코딩시켜 미리 저장하고 상기 이진 비트에 해당하는 레지스트 신호를 주기적으로 출력하는 레지스터(241)와, 상기 카운터(240)에서 카운트한 신호와 상기 레지스터(241)에서 출력한 레지스터 신호를 비교하는 비교기(242)와, 상기 비교기(242)의 비교 결과에 따라 해당 영상 모드 정보를 판별하여 이에 대응하는 영상 모드 판별 신호를 출력하는 신호 처리부(243)로 이루어진다.Meanwhile, FIG. 4 is a second embodiment of the image mode determination unit 200. As shown therein, a binary bit signal related to an image mode is input from a CPU (not shown) in a source device such as a set top box. The counter 240 counts the synchronous clock signal S_CLK input from the external clock generator according to the input binary bit signal, and stores the image modes in advance by coding the respective binary bits into specific binary bits and registers corresponding to the binary bits. The comparison result of the register 241 which periodically outputs a signal, the comparator 242 which compares the signal counted by the counter 240, and the register signal output from the register 241, and the comparator 242. Accordingly, the signal processing unit 243 determines the image mode information and outputs an image mode determination signal corresponding thereto.

이렇게 이루어지는 영상 모드 판별부(200)에서, 카운터(240)는 소스 디바이스 내의 CPU(도시하지 않음)로부터 영상 모드와 관련된 이진 비트 정보가 입력되면, 입력된 이진 비트 데이터에 따라 외부 클럭 발생기에서 입력하는 동기 클럭 신호(S_CLK)의 펄스 수를 카운트하는데, 상기 동기 클럭 신호(S_CLK)는 소스 디바이스에서 영상 신호를 처리하는데 사용되는 동기신호로서 예컨대, 720p인 경우에는 74.25MHz이고, 480p인 경우에는 27MHz이다.In the image mode determination unit 200 configured as described above, when the binary bit information related to the image mode is input from a CPU (not shown) in the source device, the counter 240 inputs an external clock generator according to the input binary bit data. The number of pulses of the synchronous clock signal S_CLK is counted. The synchronous clock signal S_CLK is a synchronous signal used to process an image signal in a source device, for example, 74.25 MHz for 720p and 27 MHz for 480p. .

그리고, 상기 비교기(242)는 특정 이진 비트로 코딩되어 미리 저장된 특정 영상 모드들에 해당하는 레지스트 신호를 레지스터(241)로부터 주기적으로 입력받아 상기 카운터(240)에서 카운트하여 출력한 신호와 비교하고, 상기 영상 모드 신호처리부(243)는 상기 비교기(242)의 비교 결과에 따라 해당 영상 모드 정보를 판별하여 이에 대응하는 영상 모드 판별 신호를 영상 모드 전송 제어부(203)로 출력하게 된다.In addition, the comparator 242 periodically receives a register signal corresponding to specific image modes precoded with a specific binary bit from the register 241 and compares it with a signal counted and output from the counter 240. The image mode signal processor 243 determines the image mode information according to the comparison result of the comparator 242 and outputs the image mode determination signal corresponding thereto to the image mode transmission controller 203.

한편, 도 5는 상기 영상 모드 전송 제어부(203)를 예로 들어 도시한 도면으로, 이에 도시한 바와 같이, 상기 영상 모드 전송 제어부(203)는 영상 모드 판별부에서 판별한 영상 모드 정보를 일시적으로 저장하는 버퍼(250)와, 상기 멀티플렉서로부터 선택 신호가 입력되면, 입력된 선택 신호에 따라 외부 클럭 발생기(도시하지 않음)에서 입력하는 동기 클럭 신호(S_CLK)를 카운트하는 카운터(251)와, 전송 타이밍에 대한 정보를 특정 이진 비트로 코딩시켜 미리 저장하고 상기 이진 비트에 해당하는 레지스트 신호를 주기적으로 출력하는 레지스터(252)와, 상기 카운터(251)에서 카운트한 신호와 상기 레지스터(252)에서 출력한 레지스트 신호를 비교하는 비교기(253)와, 상기 비교기(253)의 비교 결과에 따라 상기 버퍼(250)에 일시 저장되어 있는 영상 모드 정보를 광신호송신부로 출력하는 신호 처리부(254)로 이루어진다.5 is a diagram illustrating the image mode transmission control unit 203 as an example. As shown in FIG. 5, the image mode transmission control unit 203 temporarily stores image mode information determined by the image mode determination unit. A buffer 250 and a counter 251 for counting a synchronous clock signal S_CLK input by an external clock generator (not shown) according to the input selection signal, and a transmission timing according to the input selection signal. Register 252 which codes information about the data into a specific binary bit in advance and periodically outputs a resist signal corresponding to the binary bit, and a signal counted by the counter 251 and a register output from the register 252. An optical signal includes image mode information temporarily stored in the buffer 250 according to a comparison result of the comparator 253 comparing the signals and the comparator 253. It comprises a signal processor 254 that outputs a bride.

이렇게 이루어진 영상 모드 전송 제어부(203)는, 먼저 영상 모드 판별부에서 판별한 영상 모드 정보를 버퍼(250)에 일시적으로 저장해 두었다가, 상기 멀티플렉서로부터 선택신호가 입력되면, 카운터(251)는 입력된 선택 신호에 따라 외부 클럭 발생기(도시하지 않음)에서 입력하는 동기 클럭 신호(S_CLK)를 카운트한다.The video mode transmission control unit 203 thus temporarily stores the video mode information determined by the video mode determination unit temporarily in the buffer 250, and when a selection signal is input from the multiplexer, the counter 251 selects the input selection. The synchronous clock signal S_CLK input by an external clock generator (not shown) is counted according to the signal.

다음, 비교기(253)는 전송 타이밍에 대한 정보를 특정 이진 비트로 코딩시켜 미리 저장한 레지스터(252)로부터 상기 이진 비트에 해당하는 레지스트 신호를 입력받아, 상기 카운터(251)에서 카운트한 신호 값과 레지스터(252)에서 출력한 레지스트 신호의 값을 비교한다.Next, the comparator 253 receives the register signal corresponding to the binary bit from the register 252 previously stored by coding the information on the transmission timing into a specific binary bit, and then registers the signal value and register counted by the counter 251. The value of the resist signal output at 252 is compared.

그리고, 상기 신호처리부(254)는 상기 비교기(253)의 비교 결과, 상기 두 값이 동일한 경우에는 버퍼(250)에 일시 저장되어 있는 영상 모드 정보를 광신호 송신부로 출력하고, 동일하지 않은 경우에는 현재 상태 즉, 버퍼에 영상 모드 정보가 일시 저장되어 있는 상태를 유지하게 된다.If the two values are the same as the comparison result of the comparator 253, the signal processor 254 outputs the image mode information temporarily stored in the buffer 250 to the optical signal transmitter. The current state, that is, the state in which the image mode information is temporarily stored in the buffer is maintained.

다음으로는 또 다른 본 발명인 디스플레이 디바이스의 영상 모드 처리 장치를 도 6을 참조하여 설명한다.Next, another image mode processing apparatus of the display device according to the present invention will be described with reference to FIG.

상기 도 6에 도시된 바와 같이, 디스플레이 디바이스의 영상 신호 처리 장치는 광신호 수신부(600)에서 수신한 전송 패킷 스트림의 영상 모드 헤더를 인식하는 영상 모드 헤더 인식부(601)와, 상기 영상 모드 헤더 정보를 파싱하는 파서(parser)부(602)와, 상기 파서(parser)부(602)의 파싱한 결과로부터 영상 모드 정보를 검출하는 영상 모드 정보 검출부(603)와, 상기 영상 모드 검출부(603)에서 검출한 영상 모드 정보를 디스플레이 디바이스의 영상 프로세서(도시하지 않음)로 출력하도록 제어하는 영상 모드 출력 제어부(604)로 이루어진다.As shown in FIG. 6, the image signal processing apparatus of the display device includes an image mode header recognizer 601 that recognizes an image mode header of a transport packet stream received by the optical signal receiver 600, and the image mode header. A parser unit 602 for parsing information, an image mode information detector 603 for detecting image mode information from a result of parsing of the parser unit 602, and the image mode detector 603 The image mode output control unit 604 controls to output the image mode information detected by an image processor (not shown) of the display device.

이렇게 이루어지는 디스플레이 디바이스의 영상 모드 처리 장치는, 우선 광송신 수신부(600)에 내장된 디멀티플렉서(도시하지 않음)가 전송 스트림에 실린 영상 정보, 음성 정보, 콘트롤 정보, 영상 모드 정보, 음성 모드 정보를 해당 신호 장치로 분배하는데, 이 때 상기 영상 모드 헤더 인식부(601)는 상기 디멀티플렉서에 분배한 영상 모드 정보의 헤더(header)를 인식하여 수신하며, 상기 헤더 정보는 영상 모드 정보에 따라 그 비트 수를 달리한다. The video mode processing apparatus of the display device, which is configured as described above, first applies video information, audio information, control information, video mode information, and audio mode information carried in a transport stream by a demultiplexer (not shown) built in the optical transmitter / receiver 600. In this case, the image mode header recognizer 601 recognizes and receives a header of the image mode information distributed to the demultiplexer, and the header information receives the number of bits according to the image mode information. Do it differently.

다음, 상기 영상 모드 헤더 인식부(601)가 헤더 정보를 인식하여 수신하면 파서부(602)가 상기 수신한 영상 모드의 헤더(header) 정보를 파싱하고, 상기 영상 모드 정보 검출부(603)는 상기 파서부(602)에서 파싱한 헤더 정보로부터 영상 모드 정보를 검출하는데 예컨대, 헤더 정보를 파싱한 이진 비트를 카운트하여 카운트한 이진 비트 값과 미리 설정된 영상 모드 관련 이진 비트를 비교하여 그 비교 결과에 따라 영상 모드 정보를 검출하며, 이에 대응하는 검출 신호를 영상 모드 출력 제어부(604)로 출력한다.Next, when the image mode header recognition unit 601 recognizes and receives the header information, the parser unit 602 parses the header information of the received image mode, and the image mode information detection unit 603 Image mode information is detected from the header information parsed by the parser unit 602. For example, a binary bit value obtained by counting binary bits parsed from header information is counted, and a preset image mode-related binary bit is compared according to the comparison result. Image mode information is detected, and a corresponding detection signal is output to the image mode output controller 604.

그러면, 상기 영상 모드 출력 제어부(604)는 상기 검출한 영상 모드 정보를 디스플레이 디바이스 내의 영상 프로세서(도시하지 않음)로 출력하여 상기 영상 프로세서가 소스 디바이스로부터 전송중인 영상 정보의 종류를 알 수 있도록 한다.Then, the image mode output control unit 604 outputs the detected image mode information to an image processor (not shown) in the display device so that the image processor knows the type of image information being transmitted from the source device.

이상에서 상세히 설명한 바와 같이 본 발명의 광섬유를 통한 영상 신호 전송시 사용되는 소스 디바이스 및 디스플레이 디바이스의 영상 모드 처리 장치는, 소스 디바이스에서 광섬유로 연결된 디스플레이 디바이스로의 영상 신호 전송시, 소스 디바이스가 디스플레이 디바이스로 전송하는 영상 신호의 해당 모드 정보를 전송 패킷 스트림 중에서 영상 정보가 실려 있지 않는 블랭킹 구간(blanking period) 동안 해당 디스플레이 기기로 전송하고, 또한 디스플레이 기기가 이렇게 전송된 해당 모드 정보를 파싱하여 인식할 수 있도록 함으로써, 광섬유로 연결된 소스 디바이스와 디스플레이 디바이스가 CPU에 상관없이 영상 모드 정보를 공유할 수 있도록 하는 효과가 있다.As described in detail above, an image mode processing apparatus of a source device and a display device used when transmitting an image signal through an optical fiber of the present invention may include a display device that transmits an image signal from a source device to a display device connected by an optical fiber. The corresponding mode information of the video signal transmitted to the apparatus may be transmitted to the corresponding display device during a blanking period in which no image information is included in the transport packet stream, and the display device may parse and recognize the corresponding mode information thus transmitted. By doing so, the source device and the display device connected by the optical fiber can share the image mode information regardless of the CPU.

본 발명은 기재된 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다. Although the invention has been described in detail only with respect to the specific examples described, it will be apparent to those skilled in the art that various modifications and variations are possible within the spirit of the invention, and such modifications and variations belong to the appended claims.

도 1은 종래의 소스 디바이스와 디스플레이 디바이스의 연결관계를 예로 들어 보인 도면이고,1 is a view showing a connection relationship between a conventional source device and a display device as an example,

도 2는 본 발명인 광섬유를 통한 영상 신호 전송시 사용되는 소스 디바이스의 영상 모드 처리 장치를 도시한 도면이고,2 is a view showing an image mode processing apparatus of a source device used when transmitting an image signal through an optical fiber of the present invention,

도 3a는 본 발명인 소스 디바이스의 영상 신호 처리 장치에 사용되는 영상 모드 판별부의 제 1 실시예를 도시한 도면이고,FIG. 3A is a diagram showing a first embodiment of an image mode determination unit used in an image signal processing apparatus of a source device according to the present invention;

도 3b는 도 3a의 제 1 실시예를 상세하게 도시한 회로도이고,FIG. 3B is a circuit diagram showing the first embodiment of FIG. 3A in detail.

도 4는 본 발명인 소스 디바이스의 영상 신호 처리 장치에 사용되는 영상 모드 판별부의 제 2 실시예를 도시한 도면이고,FIG. 4 is a diagram illustrating a second embodiment of an image mode determining unit used in an image signal processing apparatus of a source device according to the present invention;

도 5는 본 발명인 소스 디바이스의 영상 신호 처리 장치에 사용되는 영상 모드 전송 제어부를 예로 들어 도시한 도면이고,FIG. 5 is a diagram illustrating an image mode transmission control unit used in an image signal processing apparatus of a source device according to the present invention;

도 6은 또 다른 본 발명인 광섬유를 통한 영상 신호 전송시 사용되는 디스플레이 디바이스의 영상 모드 처리 장치를 도시한 도면이다.FIG. 6 is a view showing an image mode processing apparatus of a display device used when transmitting an image signal through an optical fiber according to another embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

200 : 영상 모드 판별부 201 : 광신호 송신부200: image mode determination unit 201: optical signal transmission unit

202 : 멀티플렉서 203 : 영상 모드 전송 제어부202: multiplexer 203: video mode transmission control unit

600 : 광신호 수신부 601 : 영상 모드 헤더 인식부600: optical signal receiver 601: image mode header recognition unit

602 : 파서부 603 : 영상 모드 정보 검출부602: Parser 603: Image mode information detector

604 : 영상 모드 출력 제어부 604: video mode output control unit

Claims

디스플레이 디바이스로 전송하고자 하는 영상 신호에 대해 해당 영상 모드를 판별하는 영상 모드 판별부와; An image mode determination unit for determining a corresponding image mode with respect to an image signal to be transmitted to a display device;

광섬유를 통한 영상 정보의 전송 상태를 모니터링하여 영상 정보가 없는 블랭킹 구간 동안 인에이블 신호를 출력하는 광신호 송신부와; An optical signal transmitter configured to monitor a transmission state of the image information through the optical fiber and output an enable signal during a blanking period without the image information;

상기 광신호 송신부에서 출력한 인에이블 신호에 따라 영상 모드 정보가 전송되도록 선택 신호를 출력하는 멀티플렉서와; A multiplexer configured to output a selection signal to transmit image mode information according to an enable signal output from the optical signal transmitter;

상기 멀티플렉서에서 출력하는 선택 신호 구간 동안 상기 영상 모드 판별부에서 판별한 영상 모드 정보를 상기 광신호 송신부로 전송하는 영상 모드 전송 제어부로 이루어지는 광섬유를 통한 영상 신호 전송시 사용되는 소스 디바이스의 영상 모드 처리 장치.An image mode processing apparatus of a source device used for transmitting an image signal through an optical fiber comprising an image mode transmission control unit transmitting the image mode information determined by the image mode determination unit to the optical signal transmitter during a selection signal period output from the multiplexer. .

제 1 항에 있어서, 상기 영상 모드 전송 제어부는;The apparatus of claim 1, wherein the image mode transmission control unit comprises:

상기 영상 모드 판별부에서 판별한 영상 모드 정보를 일시적으로 저장하는 버퍼와; A buffer for temporarily storing the image mode information determined by the image mode determination unit;

상기 멀티플렉서로부터 입력된 선택 신호에 따라 외부 클럭 발생기에서 입력하는 동기 클럭 신호(S_CLK)를 카운트하는 카운터와; A counter for counting a synchronous clock signal S_CLK input by an external clock generator in accordance with the selection signal input from the multiplexer;

전송 타이밍에 대한 정보를 특정 이진 비트로 코딩시켜 미리 저장하고 상기 이진 비트에 해당하는 레지스트 신호를 주기적으로 출력하는 레지스터와; A register which codes information about a transmission timing into a specific binary bit and stores it in advance and periodically outputs a resist signal corresponding to the binary bit;

상기 카운터에서 카운트한 신호와 상기 레지스터에서 출력한 레지스터 신호를 비교하는 비교기와; A comparator for comparing the signal counted by the counter with a register signal output from the register;

상기 비교기의 비교 결과에 따라 상기 버퍼에 일시 저장되어 있는 영상 모드 정보를 상기 광신호송신부로 출력하는 신호 처리부로 이루어지는 것을 특징으로 하는 광섬유를 통한 영상 신호 전송시 사용되는 소스 디바이스의 영상 모드 처리 장치. And a signal processor for outputting image mode information temporarily stored in the buffer to the optical signal transmitter according to a comparison result of the comparator.

제 1 항에 있어서, 상기 영상 모드 판별부는;The apparatus of claim 1, wherein the image mode determination unit;

외부로부터 입력된 영상 모드 관련 이진 비트 신호에 따라 동기 클럭 신호(S_CLK)를 카운트하는 카운터와;A counter for counting the synchronous clock signal S_CLK according to an image mode-related binary bit signal input from the outside;

복수의 영상 모드들을 각기 특정 이진 비트로 코딩시켜 미리 저장하고 저장한 이진 비트에 해당하는 레지스트 신호를 주기적으로 출력하는 레지스터와; A register for coding a plurality of image modes into specific binary bits and periodically outputting a resist signal corresponding to the previously stored and stored binary bits;

상기 비교기의 비교 결과에 따라 해당 영상 모드 정보를 판별하여 상기 영상 모드 전송 제어부로 출력하는 신호 처리부로 이루어지는 것을 특징으로 하는 영상 신호 전송시 사용되는 소스 디바이스의 영상 모드 처리 장치.And a signal processing unit for determining the corresponding video mode information according to a comparison result of the comparator and outputting the corresponding video mode information to the video mode transmission control unit.

수평 동기 신호의 입력에 따라 동기 클럭 신호(S_CLK)를 카운트하기 시작하여 다음 번째의 수평 동기 신호가 입력되면 리셋시켜, 하나의 수평 동기 신호 구간 동안에 발생되는 클럭 수를 검출하는 수평 동기 신호 주기 검출부와; A horizontal synchronizing signal period detection unit which starts counting the synchronizing clock signal S_CLK according to the input of the horizontal synchronizing signal and resets the next horizontal synchronizing signal when it is input, and detects the number of clocks generated during one horizontal synchronizing signal period; ;

수직 동기 신호의 입력에 따라 상기 수평 동기 신호의 카운트를 시작하여 다음 번째의 수직 동기 신호가 입력되면 리셋시켜 하나의 수직 동기 신호 구간동안에 발생되는 수평 동기 신호의 펄스 수를 검출하는 수직 동기 신호 주기 검출부와; The vertical synchronization signal period detection unit detects the number of pulses of the horizontal synchronization signal generated during one vertical synchronization signal period by starting to count the horizontal synchronization signal and resetting the next vertical synchronization signal according to the input of the vertical synchronization signal. Wow;

상기 수직 동기 신호 주기 검출부에서 검출한 펄스 수에 따라 영상 모드를 검출하여 상기 영상 모드 전송 제어부로 출력하는 영상 모드 검출부로 이루어지는 것을 특징으로 하는 광섬유를 통한 영상 신호 전송시 사용되는 소스 디바이스의 영상 모드 처리 장치.Image mode processing of a source device used for transmitting image signals through an optical fiber, characterized in that the image mode detection unit for detecting the image mode according to the number of pulses detected by the vertical synchronization signal period detection unit and outputs the image mode transmission control unit. Device.

제 4 항에 있어서, 상기 수평 동기 신호 주기 검출부는;The method of claim 4, wherein the horizontal synchronization signal period detector;

외부 클록 발생기에서 발생한 동기 클록 신호(S_CLK)를 해당 클록단(CK)으로 입력받고, 상기 수평 동기 신호를 해당 입력단(D)으로 입력받아, 상기 수평 동기 펄스를 1차 지연시키는 제 1 D플립플롭과; A first D flip-flop that receives the synchronous clock signal S_CLK generated by an external clock generator through the corresponding clock terminal CK, receives the horizontal synchronization signal through the corresponding input terminal D, and delays the horizontal synchronization pulse by a first order. and;

상기 동기 클록 신호(S_CLK)를 해당 클록단(CK)으로 입력받고, 상기 1차 지연된 수평 동기 신호를 해당 입력단(D)으로 입력받아 상기 1차 지연된 수평 동기 신호를 2차 지연시키고, 이를 반전시켜 출력하는 제 2 D플립플롭과; The synchronous clock signal S_CLK is input to the corresponding clock terminal CK, the first delayed horizontal synchronization signal is input to the corresponding input terminal D, and the first delayed horizontal synchronization signal is secondly delayed and inverted. A second D flip-flop to output;

상기 1차 지연된 수평 동기 신호와 상기 2차 지연 및 반전된 수평 동기 신호를 부정 논리 곱하여 리셋 펄스를 생성하는 NAND 게이트와; A NAND gate negatively multiplying the first delayed horizontal sync signal with the second delayed and inverted horizontal sync signal to generate a reset pulse;

상기 동기 클록 신호(S_CLK)를 카운트하는 것으로, 상기 리셋 펄스의 하강 에지에서 상기 카운트 값을 리셋하고, 상기 리셋 펄스의 상승 에지에서 상기 카운트 동작을 재개하는 카운터로 이루어지는 것을 특징으로 하는 광섬유를 통한 영상 신호 전송시 사용되는 소스 디바이스의 영상 모드 처리 장치.Counting the synchronous clock signal S_CLK, wherein the counter resets the count value at the falling edge of the reset pulse and resumes the count operation at the rising edge of the reset pulse. An image mode processing apparatus of a source device used for signal transmission.

제 4 항에 있어서, 상기 수직 동기 신호 주기 검출부는;5. The apparatus of claim 4, wherein the vertical synchronization signal period detection unit;

상기 수평 동기 신호를 해당 클록단(CK)으로 입력받고, 상기 수직 동기 펄스를 입력단(D)으로 입력받아, 상기 수직 동기 신호를 1차 지연시켜 출력하는 제 3 D플립플롭과;A third D flip-flop that receives the horizontal synchronizing signal through a corresponding clock terminal CK, receives the vertical synchronizing pulse through an input terminal D, and outputs the primary synchronizing signal by first delaying the vertical synchronizing signal;

상기 수평 동기 신호를 클록단(CK)으로 입력받고, 상기 1 차 지연된 수직 동기 신호를 입력단(D)으로 입력받아, 상기 1 차 지연된 수직 동기 신호를 2차 지연시키고, 이를 반전시켜 출력하는 제 4 D플립플롭과; A fourth outputting the horizontal synchronization signal to the clock terminal CK and a first delayed vertical synchronization signal to the input terminal D, a second delay of the primary delayed vertical synchronization signal, and inverting the first synchronization signal D flip-flop;

상기 1 차 지연된 수직 동기 신호와, 상기 2차 지연 및 반전된 수직 동기 신호를 부정 논리곱하여 리셋 펄스를 생성하는 NAND게이트와; A NAND gate generating a reset pulse by negating the first delayed vertical synchronization signal and the second delayed and inverted vertical synchronization signal;

상기 수평 동기 신호의 펄스 수를 카운트하는 것으로, 상기 리셋 펄스의 하강 에지에서 상기 카운트값을 리셋하고, 상기 리셋 펄스의 상승 에지에서 상기 카운트 동작을 재개하는 카운터로 이루어지는 것을 특징으로 하는 광섬유를 통한 영상 신호 전송시 사용되는 소스 디바이스의 영상 모드 처리 장치.Counting the number of pulses of the horizontal synchronizing signal, wherein the counter resets the count value at the falling edge of the reset pulse and resumes the count operation at the rising edge of the reset pulse. An image mode processing apparatus of a source device used for signal transmission.

제 4 항 내지 제 6 항 중 어느 한 항에 있어서, 상기 영상 모드 검출부는;The apparatus of claim 4, wherein the image mode detection unit;

하나의 수직 동기 신호 구간에 속한 수평 동기 신호들의 펄스 수를 특정 영상 모드마다 테이블화하여 저장하는 레지스터인 것을 특징으로 하는 광섬유를 통한 영상 신호 전송시 사용되는 소스 디바이스의 영상 모드 처리 장치.An image mode processing apparatus of a source device used for transmitting an image signal through an optical fiber, characterized in that the register for storing the number of pulses of the horizontal synchronizing signals belonging to one vertical synchronization signal section for each specific image mode.

소스 디바이스에서 송신한 전송 패킷 스트림의 영상 모드 헤더(header)를 수신하여 분배하는 광신호 수신부와;An optical signal receiver which receives and distributes a video mode header of a transport packet stream transmitted from a source device;

상기 광신호 수신부에서 분배한 전송 패킷 스트림의 영상 모드 헤더를 인식하는 영상 모드 헤더 인식부와; A video mode header recognizing unit recognizing a video mode header of the transport packet stream distributed by the optical signal receiving unit;

상기 영상 모드 헤더 인식부에서 인식한 영상 모드 헤더 정보를 파싱하는 파서(parser)부와; A parser unit for parsing image mode header information recognized by the image mode header recognizer;

상기 파서(parser)부에서 파싱한 결과로부터 영상 모드 정보를 검출하는 영상 모드 정보 검출부와; An image mode information detector for detecting image mode information from a result parsed by the parser;

상기 영상 모드 검출부에서 검출한 영상 모드 정보를 해당 디스플레이 디바이스의 영상 프로세서로 출력하도록 제어하는 영상 모드 출력 제어부로 이루어지는 광섬유를 통한 영상 신호 전송시 사용되는 디스플레이 디바이스의 영상 모드 처리 장치.And an image mode processing apparatus for transmitting an image signal through an optical fiber, the image mode output controller configured to control the image mode information detected by the image mode detector to be output to an image processor of the corresponding display device.