KR100482515B1 - 디지털/아날로그 변환장치 - Google Patents

디지털/아날로그 변환장치 Download PDF

Info

Publication number
KR100482515B1
KR100482515B1 KR10-2002-0052411A KR20020052411A KR100482515B1 KR 100482515 B1 KR100482515 B1 KR 100482515B1 KR 20020052411 A KR20020052411 A KR 20020052411A KR 100482515 B1 KR100482515 B1 KR 100482515B1
Authority
KR
South Korea
Prior art keywords
digital
nmos transistor
level
signal
inverting
Prior art date
Application number
KR10-2002-0052411A
Other languages
English (en)
Other versions
KR20040020989A (ko
Inventor
이승현
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2002-0052411A priority Critical patent/KR100482515B1/ko
Publication of KR20040020989A publication Critical patent/KR20040020989A/ko
Application granted granted Critical
Publication of KR100482515B1 publication Critical patent/KR100482515B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

저항 열(R-string)을 사용하고, 빠른 속도로 디지털 신호를 아날로그 신호로 변환한다.
엔모스 트랜지스터 및 피모스 트랜지스터로 이루어진 스위칭부를 동작시킬 경우에 엔모스 트랜지스터의 게이트에 인가하는 턴 온 전위의 레벨을 높게 상승시켜, 스위칭부가 높은 레벨의 신호를 통과시킬 경우에도 엔모스 트랜지스터를 동작시킴으로써 스위칭부의 턴 온 저항이 감소되고, 동작속도가 빠르게 되도록 하는 것으로 복수의 저항이 직렬 연결되어 디지털 신호의 값에 따른 복수의 아날로그 신호를 발생하는 저항 열과, 디지털 신호를 디코딩한 복수의 디지털 코드를 각기 반전시키고 레벨을 상승시키는 복수의 반전/레벨 시프터와, 상기 복수의 디지털 코드 및 상기 복수의 반전/레벨 시프터의 출력신호에 따라 선택적으로 동작하여 상기 저항 열이 발생한 복수의 아날로그 신호를 선택적으로 통과시키는 복수의 스위칭부로 구성됨을 특징으로 한다.

Description

디지털/아날로그 변환장치{Digital-to-analog converter}
본 발명은 저항 열(R-string)을 사용하여 디지털 신호를 아날로그 신호로 변환하는 디지털/아날로그 변환장치에 관한 것으로 특히 스위칭부의 턴 온 저항을 감소시켜 빠른 속도로 디지털 신호를 아날로그 신호로 변환하는 디지털/아날로그 변환장치에 관한 것이다.
도 1은 2비트의 디지털 신호를 아날로그 신호로 변환하는 종래의 디지털/아날로그 변환장치의 구성을 보인 회로도이다. 여기서, 부호 10은 저항 열이다. 상기 저항 열(10)은 전원단자(V11+)(V12+)의 사이 예를 들면, 전위가 VDD인 전원단자(V11+)와 접지로 전위가 VSS인 전원단자(V12+)의 사이에 5개의 저항(R11∼R15)이 직렬 연결되는 것으로 VDD와 VSS의 사이의 값을 저항(R11∼R15)으로 분할하여, 2비트의 디지털 신호를 디코딩하여 입력단자(IN11∼IN14)로 입력되는 디지털 코드 <0:3>에 각기 해당되는 4개의 아날로그 신호를 발생한다.
부호 INV11∼INV14는 입력단자(IN11∼IN14)로 입력되는 디지털 코드 <0:3>를 각기 반전시키는 복수의 인버터이고, 부호 11-1∼11-4는 복수의 스위칭부이다. 상기 복수의 스위칭부(11-1∼11-4)는, 상기 저항 열(10)의 복수의 저항(R11∼R15)의 각각의 접속점과 출력단자(OUT)의 사이에 각기 엔모스 트랜지스터(NM11∼NM14) 및 피모스 트랜지스터(PM1∼PM4)가 병렬로 구비되는 것으로 엔모스 트랜지스터(NM11∼NM14)의 게이트에는 입력단자(IN11∼IN14)가 각기 접속되고, 피모스 트랜지스터(PM11∼PM14)의 게이트에는 상기 복수의 인버터(INV11∼INV14)의 출력단자가 각기 접속된다.
이와 같이 구성된 종래의 디지털/아날로그 변환장치는 전원단자(B11+)(B12+)에 전원이 인가되면, 그 인가된 전원을 저항 열(10)의 복수의 저항(R11∼R15)이 분할하여 2비트의 디지털 신호를 디코딩한 디지털 코드 <0:3>의 각각에 해당되는 레벨의 아날로그 신호를 발생하게 된다.
이와 같은 상태에서 2비트의 디지털 신호를 디코딩한 디지털 코드 <0:3>가 입력단자(IN11∼IN14)로 입력되면, 그 디지털 코드 <0:3>는 스위칭부(11-1∼11-4)의 피모스 트랜지스터(PM11∼PM14)의 게이트에 인가됨과 아울러 인버터(INV11∼INV14)를 통해 반전되어 엔모스 트랜지스터(NM11∼NM14)의 게이트에 인가되므로 스위칭부(11-1∼11-4)가 상기 디지털 코드 <0:3>에 따라 선택적으로 도통상태로 되고, 상기 저항 열(10)의 복수의 저항(R11∼R15)이 분할한 4개의 아날로그 신호들 중에서 하나가 상기 선택적으로 도통상태로 된 하나의 스위칭부(11-1∼11-4)를 통과하여 출력단자(OUT)로 출력된다.
예를 들면, 2비트 디지털 신호를 디코딩한 디지털 코드가 '0'일 경우에 입력단자(IN11)로 저전위가 입력되고, 입력단자(IN12∼IN14)로 모두 고전위가 입력되는 것으로 입력단자(IN11)의 저전위가 스위칭부(11-1)의 피모스 트랜지스터(PM11)의 게이트에 인가됨과 아울러 인버터(INV11)를 통해 고전위로 반전되어 엔모스 트랜지스터(NM11)의 게이트에 인가되므로 피모스 트랜지스터(PM11) 및 엔모스 트랜지스터(NM11)가 모두 도통상태로 되고, 디지털 코드의 값 '0'에 해당되는 레벨의 아날로그 신호 즉, 저항(R11, R12) 사이의 전위가 피모스 트랜지스터(PM11) 및 엔모스 트랜지스터(NM11)를 통해 출력단자(OUT)로 출력된다.
그리고 디지털 코드가 '1'로서 입력단자(IN12)로 저전위가 입력될 경우에 스위칭부(11-2)의 피모스 트랜지스터(PM12) 및 엔모스 트랜지스터(NM12)가 도통상태로 되고, 디지털 코드 '1'의 레벨에 해당되는 아날로그 신호 즉, 저항(R12, R13) 사이의 전위가 피모스 트랜지스터(PM12) 및 엔모스 트랜지스터(NM12)를 통해 출력단자(OUT)로 출력되며, 디지털 코드가 '2'로서 입력단자(IN13)로 저전위가 입력될 경우에 스위칭부(11-3)의 피모스 트랜지스터(PM13) 및 엔모스 트랜지스터(NM13)가 도통상태로 되고, 디지털 코드 '2'에 해당되는 레벨의 아날로그 신호 즉, 저항(R13, R14) 사이의 전위가 피모스 트랜지스터(PM13) 및 엔모스 트랜지스터(NM13)를 통해 출력단자(OUT)로 출력되며, 디지털 코드 '3'으로서 입력단자(IN14)로 저전위가 입력될 경우에 스위칭부(11-4)의 피모스 트랜지스터(PM14) 및 엔모스 트랜지스터(NM14)가 도통상태로 되고, 디지털 코드 '3'에 해당되는 레벨의 아날로그 신호 즉, 저항(R14, R15) 사이의 전위가 피모스 트랜지스터(PM14) 및 엔모스 트랜지스터(NM14)를 통해 출력단자(OUT)로 출력된다.
이와 같이 복수의 저항(R11∼R15)이 직렬로 연결된 저항 열(10)을 사용하여 디지털 신호를 아날로그 신호로 변환하는 변환장치는 사용 공정에 따른 의존도가 크지 않고, 구성이 단순하다는 장점을 가지고 있는 반면에 디지털 코드에 해당되는 소정 레벨의 아날로그 신호를 출력할 때까지 많은 시간이 소요되는 문제점이 있다.
예를 들면, 10비트의 디지털 신호를 아날로그 신호로 변환하는 변환장치를 구성한다고 가정할 경우에 필요한 아날로그 신호의 수는 1024개이다. 상기 1024개의 레벨을 가지는 아날로그 신호를 하나의 저항 열에서 발생하도록 구성하는 것이 단일 저항 열 구조로서 그 단일 저항 열 구조가 1024개의 레벨을 가지는 아날로그 신호를 발생하기 위해서는 1025개의 저항이 직렬로 연결되어야 한다. 이러한 단일 저항 열 구조에서 중간부에 위치하는 레벨의 아날로그 신호를 출력할 경우에 그 아날로그 신호가 약 500여 개의 저항을 통과하여 출력되므로 소정의 디지털 신호를 아날로그 신호로 변환하여 출력하는 속도가 매우 느리게 된다.
그러므로 최근에는 동작속도를 향상시키기 위한 하나의 방법으로 단일 저항 열을 사용하지 않고, 이중 저항 열을 사용하는 방법이 제시되고 있다. 상기 이중 저항 열을 사용하는 방법은 10비트의 디지털 신호를 5비트 및 5비트로 구분하여 디지털 신호를 아날로그 신호로 변환하는 것으로서 사용하는 저항의 개수가 1025개 이외에 32개가 더 추가되나, 가장 느린 아날로그 신호의 출력이 통과하는 저항의 개수가 최대로 32개 이상이 되지 않아 동작 속도를 빠르게 된다.
그러나 상기 이중 저항 열을 사용하는 디지털/아날로그 변환장치는 단일 저항 열을 사용하는 디지털/아날로그 변환장치보다 동작속도가 약간 빠르나, 보다 빠른 동작속도를 요구하는 응용회로 예를 들면, LCD 드라이브용 집적소자 등에 사용되는 디지털/아날로그 변환장치로는 사용할 수 없는 문제점이 있었다.
본 발명의 목적은 저항 열을 사용하여 디지털 신호를 아날로그 신호로 변환하면서 빠른 속도로 동작하는 디지털/아날로그 변환장치를 제공하는데 있다.
일반적으로 저항 열을 사용하는 디지털/아날로그 변환장치의 동작속도를 저해하는 요소로는 저항 열을 구성하는 저항들의 값 자체와 피모스 트랜지스터 및 엔모스 트랜지스터로 이루어지는 스위칭부가 턴 온(turn on)될 경우의 저항 값이 있다. 상기 스위칭부는 통과시키는 신호의 전위 레벨이 낮을 경우에 그 신호의 대부분의 전위를 엔모스 트랜지스터가 통과시키고, 피모스 트랜지스터는 거의 동작을 하지 않는다. 이러한 경우에 엔모스 트랜지스터의 턴 온 저항이 엔모스 트랜지스터의 턴 온 저항에 비하여 약 절반 정도이므로 동작속도는 매우 빠르다.
그러나 통과시키는 신호의 전위 레벨이 높을 경우에 그 신호의 대부분의 전위를 피모스 트랜지스터가 통과시키고, 엔모스 트랜지스터는 거의 동작을 하지 않으므로 동작속도가 급격히 감소한다. 그 이유는 피모스 트랜지스터 및 엔모스 트랜지스터로 이루어진 스위칭부에서 피모스 트랜지스터의 크기를 엔모스 트랜지스터의 크기보다 크게 형성하기도 하는데 피모스 트랜지스터의 크기를 크게 형성할 경우에 피모스 트랜지스터 자체의 접합 용량(junction capacitance)이 증가하여 턴 온 저항이 감소하는 반면에 스위칭부를 통과하는 신호의 속도는 증가하지 않기 때문이다.
그러므로 본 발명에서는 스위칭부를 동작시킬 경우에 엔모스 트랜지스터의 게이트에 인가하는 턴 온 전위의 레벨을 높은 레벨로 상승시켜, 스위칭부가 높은 레벨의 신호를 통과시킬 경우에도 엔모스 트랜지스터가 동작되게 함으로써 스위칭부의 턴 온 저항이 감소되고, 동작속도가 빠르게 된다.
이를 위하여 본 발명의 디지털/아날로그 변환장치는 디지털 코드를 반전시키고, 전위 레벨을 높게 시프트시키는 반전/레벨 시프터를 구비하여 스위칭부의 엔모스 트랜지스터의 게이트 측에 높은 전위 레벨의 스위칭신호를 인가함으로써 스위칭부의 턴 온 저항을 감소시키고, 빠른 속도로 동작하게 한다.
이하, 첨부된 도 2 내지 도 5의 도면을 참조하여 본 발명의 디지털/아날로그 변환장치를 상세히 설명한다.
도 2는 2비트의 디지털 신호를 아날로그 신호로 변환하는 본 발명의 변환장치의 바람직한 실시 예의 구성을 보인 회로도이다. 여기서, 부호 20은 저항 열이다. 상기 저항 열(20)은 전원단자(V21+)(V22+)의 사이 예를 들면, 전위가 VDD인 전원단자(V21+)와 접지로 전위가 VSS인 전원단자(V22+)의 사이에 5개의 저항(R21∼R25)이 직렬 연결되는 것으로 VDD와 VSS의 사이의 전위를 저항(R21∼R25)으로 분할하여 2비트의 디지털 신호를 디코딩한 디지털 코드 <0:3>에 해당되는 4개의 아날로그 신호를 발생한다.
부호 21-1∼21-4는 2비트의 디지털 신호가 디코딩되어 입력단자(IN21∼IN24)로 입력되는 4개의 디지털 코드 <0:3>를 각기 반전시키고 레벨을 VDD보다 높게 상승시키는 복수의 반전/레벨 시프터이고, 부호 22-1∼22-4는 복수의 스위칭부이다. 상기 복수의 스위칭부(22-1∼22-4)는 각기 상기 저항 열(20)의 복수의 저항(R21∼R25)의 각각의 접속점과 출력단자(OUT)의 사이에 각기 엔모스 트랜지스터(NM21∼NM24) 및 피모스 트랜지스터(PM21∼PM24)가 병렬로 구비되는 것으로서 엔모스 트랜지스터(NM21∼NM24)의 게이트에는 상기 복수의 반전/레벨 시프터(21-1∼21-4)의 출력단자가 각기 접속되고, 피모스 트랜지스터(PM21∼PM24)의 게이트에는 상기 복수의 입력단자(IN21∼IN24)가 각기 접속된다.
이와 같이 구성된 본 발명의 디지털/아날로그 변환장치는 전원단자(B21+) (B22+)에 전원이 인가되면, 그 인가된 전원을 저항 열(20)의 복수의 저항(R21∼R25)이 분할하여 2비트의 디지털 신호를 디코딩한 디지털 코드 <0:3>의 각각에 해당되는 레벨의 아날로그 신호를 발생하게 된다.
이와 같은 상태에서 2비트의 디지털 신호를 디코딩한 디지털 코드 <0:3>가 입력단자(IN21∼IN24)로 입력되면, 그 입력된 디지털 코드 <0:3>는 스위칭부(21-1∼21-4)의 피모스 트랜지스터(PM21∼PM24)의 게이트에 인가되고, 또한 입력단자(IN21∼IN24)의 디지털 코드 <0:3>가 레벨 시프터(21-1∼21-4)에서 각기 반전되고, 전위 레벨이 높게 시프트된 후 스위칭부(21-1∼21-4)의 엔모스 트랜지스터(NM21∼NM24)의 게이트에 인가되므로 스위칭부(21-1∼21-4)가 상기 입력단자(IN21∼IN24)의 디지털 코드 <0:3>에 따라 선택적으로 도통상태로 되고, 상기 저항 열(20)의 복수의 저항(R21∼R25)이 분할한 4개의 아날로그 신호들 중에서 하나가 상기 선택적으로 도통상태로 된 하나의 스위칭부(21-1∼21-4)를 통과하여 출력단자(OUT)로 출력된다.
이러한 본 발명은 스위칭부(21-1∼21-4)의 엔모스 트랜지스터(NM21∼NM24)의 게이트에 전원단자(B21+)의 전위보다 높은 레벨의 전위를 인가하는 것이다. 그러므로 스위칭부(21-1∼21-4)의 크기는 기존과 동일하나 그 높은 레벨의 전위에 의해 스위칭부(21-1∼21-4)의 턴 온 저항이 감소하게 되고, 이로 인하여 저항 열(20)의 아날로그 신호가 빠른 속도로 스위칭부(21-1∼21-4)를 통과하여 출력단자(OUT)로 출력된다.
도 3은 도 2의 반전/레벨 시프터(21-1∼21-4)의 일 실시 예를 보인 상세 회로도이다. 이에 도시된 바와 같이 전원단자(B31+)와 접지의 사이에 피모스 트랜지스터(PM31) 및 엔모스 트랜지스터(NM31)와, 피모스 트랜지스터(PM32) 및 엔모스 트랜지스터(NM32)가 각기 직렬로 접속되고, 입력단자(IN21∼IN24)가 엔모스 트랜지스터(NM31)의 게이트에 접속됨과 아울러 인버터(INV31)를 통해 엔모스 트랜지스터(NM32)의 게이트에 접속되며, 피모스 트랜지스터(PM31) 및 엔모스 트랜지스터(NM31)의 접속점이 피모스 트랜지스터(PM32)의 게이트에 접속되고, 피모스 트랜지스터(PM32) 및 엔모스 트랜지스터(NM32)의 접속점이 피모스 트랜지스터(PM31)의 게이트에 접속됨과 아울러 그 접속점이 인버터(INV32)를 통해 엔모스 트랜지스터(NM21∼NM24)의 게이트에 접속된다.
여기서, 전원단자(B31+)에는 전원단자(B21+)에 인가되는 전위 VDD의 레벨보다 높은 전위 레벨인 VPP가 인가된다.
이와 같이 구성된 본 발명의 반전/레벨 시프터(21-1∼21-4)는 전원단자(B31+)에 전원이 인가된 상태에서 입력단자(IN21∼IN24)로 고전위가 입력될 경우에 엔모스 트랜지스터(NM31)가 도통상태로 됨과 아울러 그 입력단자(IN21∼IN24)의 고전위가 인버터(INV31)를 통해 저전위로 반전되어 엔모스 트랜지스터(NM32)의 게이트에 인가되므로 엔모스 트랜지스터(NM32)가 차단상태로 된다.
그러면, 피모스 트랜지스터(PM31)는 차단상태로 되고, 피모스 트랜지스터(PM32)는 도통상태로 되어 전원단자(B31+)의 전원이 피모스 트랜지스터(PM32)를 통하고, 인버터(INV32)를 통해 저전위로 반전된 후 엔모스 트랜지스터(NM21∼NM24)의 게이트로 출력된다.
그리고 입력단자(IN21∼IN24)로 저전위가 입력될 경우에 상기와는 반대로 엔모스 트랜지스터(NM31)가 차단상태로 됨과 아울러 그 입력단자(IN21∼IN24)의 저전위가 인버터(INV31)를 통해 고전위로 반전되어 엔모스 트랜지스터(NM32)의 게이트에 인가되므로 엔모스 트랜지스터(NM32)가 도통상태로 된다.
그러면, 피모스 트랜지스터(PM31)는 도통상태로 되고, 피모스 트랜지스터(PM32)는 차단상태로 되므로 피모스 트랜지스터(PM32)와 엔모스 트랜지스터(NM32)의 접속점은 저전위가 되고, 그 저전위는 인버터(INV32)를 통해 VPP 레벨의 고전위로 반전되어 엔모스 트랜지스터(NM21∼NM24)의 게이트로 출력된다.
즉, 도 3의 반전/레벨 시프터(21-1∼21-4)는 입력단자(IN21∼IN24)로 VDD가 입력될 경우에 인버터(INV32)가 VSS를 출력하고, 입력단자(IN21∼IN24)로 VSS가 입력될 경우에 인버터(INV32)가 VDD보다 높은 전위 레벨인 VPP를 출력하여 엔모스 트랜지스터(NM21∼NM24)의 게이트에 인가된다.
도 4는 도 2의 반전/레벨 시프터(21-1∼21-4)의 다른 실시 예를 보인 상세 회로도이다. 이에 도시된 바와 같이 전원단자(B21+)와 접지의 사이에 엔모스 트랜지스터(NM41, NM42)가 직렬 접속되고, 입력단자(IN21∼IN24)가 인버터(INV41)를 통해 펄스발생기(40) 및 지연기(41)의 입력단자와 인버터(INV42)의 입력단자에 접속되어 펄스발생기(40) 및 인버터(INV42)의 출력단자가 엔모스 트랜지스터(NM41, NM42)의 게이트에 각기 접속되며, 상기 지연기(41)의 출력단자가 엔모스 트랜지스터(NM43)로 된 커패시터를 통해 상기 엔모스 트랜지스터(NM41)(NM42)의 접속점에 접속되어 그 접속점이 엔모스 트랜지스터(NM21∼NM24)의 게이트에 접속된다.
이와 같이 구성된 본 발명의 반전/레벨 시프터(21-1∼21-4)의 다른 실시 예는 입력단자(IN41∼IN44)로 도 5a에 도시된 바와 같이 고전위가 입력되면, 그 고전위는 인버터(INV41)를 통해 도 5b에 도시된 바와 같이 저전위로 반전되어 펄스 발생기(40) 및 지연기(41)에 인가됨과 아울러 인버터(INV42)를 통해 도 5c에 도시된 바와 같이 다시 고전위로 반전되어 엔모스 트랜지스터(NM42)의 게이트에 인가된다.
그러면, 엔모스 트랜지스터(NM42)가 도통상태로 되고, 반전/레벨 시프터(21-1∼21-4)는 저전위를 출력하여 엔모스 트랜지스터(NM21∼NM24)의 게이트에 인가된다.
그리고 시간(t1)에 입력단자(IN41∼IN44)로 도 5a에 도시된 바와 같이 저전위가 입력되면, 그 저전위는 인버터(INV41)를 통해 도 5b에 도시된 바와 같이 고전위로 반전되어 펄스 발생기(40) 및 지연기(41)에 인가됨과 아울러 인버터(INV42)를 통해 도 5c에 도시된 바와 같이 다시 저전위로 반전되어 엔모스 트랜지스터(NM42)의 게이트에 인가된다.
그러면, 펄스 발생기(40)가 동작하여 도 5d에 도시된 바와 같이 소정 폭의 펄스신호를 발생하고, 발생한 소정 폭의 펄스신호는 엔모스 트랜지스터(NM41)의 게이트에 인가되므로 엔모스 트랜지스터(NM41)가 도통상태로 되고, 전원단자(B21+)의 전위 레벨인 VDD가 도 5e에 도시된 바와 같이 엔모스 트랜지스터(NM41)를 통해 VDD - Vt(여기서, Vt는 엔모스 트랜지스터(NM41)의 문턱 전압임)로 출력된다.
이와 같은 상태에서 시간(t2)에 상기 지연기(41)의 지연시간이 경과되면, 지연기(41)가 도 5f에 도시된 바와 같이 고전위를 출력하여 엔모스 트랜지스터(NM43)에 인가되므로 엔모스 트랜지스터(NM43)가 커패시터로 동작하면서 출력전위가 도 5e에 도시된 바와 같이 펌핑 업되어 상승하게 되고, 그 상승한 출력전위가 엔모스 트랜지스터(NM21∼NM24)의 게이트에 인가된다.
즉, 본 발명의 다른 실시 예는 입력단자(IN21∼IN24)로 저전위가 입력되는 초기에 VSS에서 VDD를 출력하고, 지연기(41)의 지연시간이 경과될 경우에 그 VDD 를 다음의 수학식 1과 같이 펌핑 업시키게 된다.
VOUT = VDD - Vt + Q ≒ VPP
여기서, VOUT는 반전/레벨 시프터(21-1∼21-4)의 출력전위이고, VDD는 전원단자(B31+)의 전위이며, 여기서, Vt는 엔모스 트랜지스터(NM41)의 문턱 전압이며, Q는 엔모스 트랜지스터(NM43)에 의해 펌핑 업되는 전위이다.
이와 같이 높은 전위 레벨로 펌핑 업된 전위는 엔모스 트랜지스터(NM21∼NM24)의 게이트에 인가되는 것으로 스위칭부(21∼24)의 턴 온 저항을 줄일 수 있게 된다.
한편, 상기에서는 본 발명을 특정의 바람직한 실시 예에 관련하여 도시하고 설명하였지만, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다. 예를 들면, 상기에서는 2비트의 디지털 신호를 아날로그 신호로 변환하는 변환장치를 예로 들어 설명한 것으로서 본 발명을 실시함에 있어서는 아날로그 신호로 변환할 디지털 신호의 비트 수에 따라 저항 열에 구비되는 저항의 수 및 스위칭부의 개수를 간단히 변경하여 실시할 수 있다. 그리고 상기에서는 단일 저항 열을 사용하는 디지털/아날로그 변환장치를 예로 들어 설명한 것으로서 이중 저항 열 및 삼중 저항 열 등을 사용하는 디지털/아날로그 변환장치에도 동일한 방식으로 적용될 수 있다.
이상에서 상세히 설명한 바와 같이 저항 열을 사용하여 디지털 신호를 아날로그 신호로 변환하는 디지털/아날로그 변환장치에서 스위칭부의 엔모스 트랜지스터의 게이트에 높은 레벨의 전위를 인가하여 스위칭시키므로 엔모스 트랜지스터의 턴 온 저항이 줄어들고, 이로 인하여 빠른 속도로 동작하는 효과가 있다.
도 1은 종래의 2비트의 디지털 신호를 아날로그 신호로 변환하는 변환장치의 구성을 예로 들어 보인 회로도이고,
도 2는 본 발명의 2비트의 디지털 신호를 아날로그 신호로 변환하는 본 발명의 변환장치의 바람직한 실시 예의 구성을 보인 회로도이며,
도 3은 도 2의 반전/레벨 시프터의 일 실시 예를 보인 상세 회로도이며,
도 4는 도 2의 반전/레벨 시프터의 다른 실시 예를 보인 상세 회로도이며,
도 5a 내지 도 5f는 도 4의 각부의 동작 파형도이다.
*도면의 주요 부분에 대한 부호의 설명*
20 : 저항 열 21-1∼21-4 : 반전/레벨 시프터
22-1∼22-4 : 스위칭부 40 : 펄스 발생기
41 : 지연기 IN21∼IN24 : 입력단자
V21+, V22+, V31+ : 전원단자 OUT : 출력단자
INV31, INV32, INV41, INV42 : 인버터
NM21∼NM24, NM31, NM32, NM41∼NM43 : 엔모스 트랜지스터
PM21∼PM24, PM31, PM32 : 피모스 트랜지스터

Claims (4)

  1. 복수의 저항이 직렬 연결되어 디지털 신호의 값에 대응하는 복수의 아날로그 신호를 발생하는 저항 열;
    상기 디지털 신호를 디코딩한 복수의 디지털 코드를 각기 반전시키고 동작 레벨보다 높은 레벨로 상승시키는 복수의 반전/레벨 시프터; 및
    상기 복수의 디지털 코드 및 상기 복수의 반전/레벨 시프터의 출력신호에 따라 선택적으로 동작하여 상기 저항 열이 발생한 복수의 아날로그 신호를 선택적으로 통과시키는 복수의 스위칭부를 구비하고,
    상기 복수의 반전/레벨 시프터들 각각은;
    전원단자와 접지의 사이에 직렬 접속되어 상기 스위칭부의 엔모스 트랜지스터(NM21∼NM24)의 게이트에 스위칭 신호를 출력하는 엔모스 트랜지스터(NM41, NM42);
    입력단자의 신호를 반전시키는 인버터(INV41);
    상기 인버터(INV41)의 출력신호에 따라 소정 폭의 펄스신호를 발생하여 상기 엔모스 트랜지스터(NM41)의 게이트에 인가하는 펄스발생기;
    상기 인버터(INV41)의 출력신호를 지연시키는 지연기;
    상기 지연기의 출력신호에 따라 상기 엔모스 트랜지스터(NM41, NM42)의 접속점 전압을 펌핑 업시키는 커패시터; 및
    상기 인버터(INV41)의 출력신호를 반전시켜 상기 엔모스 트랜지스터(NM42)의 게이트에 인가하는 인버터(INV42)로 구성된 디지털/아날로그 변환장치.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서, 상기 커패시터는;
    엔모스 트랜지스터(NM43)로 구성됨을 특징으로 하는 디지털/아날로그 변환장치.
KR10-2002-0052411A 2002-09-02 2002-09-02 디지털/아날로그 변환장치 KR100482515B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0052411A KR100482515B1 (ko) 2002-09-02 2002-09-02 디지털/아날로그 변환장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0052411A KR100482515B1 (ko) 2002-09-02 2002-09-02 디지털/아날로그 변환장치

Publications (2)

Publication Number Publication Date
KR20040020989A KR20040020989A (ko) 2004-03-10
KR100482515B1 true KR100482515B1 (ko) 2005-04-14

Family

ID=37325230

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0052411A KR100482515B1 (ko) 2002-09-02 2002-09-02 디지털/아날로그 변환장치

Country Status (1)

Country Link
KR (1) KR100482515B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6224713A (ja) * 1985-07-25 1987-02-02 Toshiba Corp デイジタル／アナログ変換器
JPH0884078A (ja) * 1994-09-09 1996-03-26 Fujitsu Ltd Ｄ／ａ変換器
JPH08181616A (ja) * 1994-12-22 1996-07-12 Hitachi Ltd 半導体集積回路
KR19990066702A (ko) * 1998-01-07 1999-08-16 다니구찌 이찌로오, 기타오카 다카시 아날로그 디지털 변환기 및 레벨 시프터
KR20000074467A (ko) * 1999-05-21 2000-12-15 김영환 엘씨디 드라이버용 디지탈-아날로그 변환기
KR20020045642A (ko) * 2000-12-09 2002-06-20 박종섭 디지털/아날로그 컨버터

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6224713A (ja) * 1985-07-25 1987-02-02 Toshiba Corp デイジタル／アナログ変換器
JPH0884078A (ja) * 1994-09-09 1996-03-26 Fujitsu Ltd Ｄ／ａ変換器
JPH08181616A (ja) * 1994-12-22 1996-07-12 Hitachi Ltd 半導体集積回路
KR19990066702A (ko) * 1998-01-07 1999-08-16 다니구찌 이찌로오, 기타오카 다카시 아날로그 디지털 변환기 및 레벨 시프터
KR20000074467A (ko) * 1999-05-21 2000-12-15 김영환 엘씨디 드라이버용 디지탈-아날로그 변환기
KR20020045642A (ko) * 2000-12-09 2002-06-20 박종섭 디지털/아날로그 컨버터

Also Published As

Publication number Publication date
KR20040020989A (ko) 2004-03-10

Similar Documents

Publication Publication Date Title
KR900004590B1 (ko) 출력 버퍼회로
KR100350851B1 (ko) 구동회로
KR19990076049A (ko) 액정표시장치 소스구동회로
JPH0884079A (ja) 再構築可能なカウンタおよびこれを用いたパルス幅変調器
KR20050071378A (ko) 디지털/아날로그 변환기, 디스플레이 드라이버, 및디스플레이
KR930018726A (ko) 반도체 집적회로 장치
US9419636B1 (en) Clocked current-steering circuit for a digital-to-analog converter
KR100482515B1 (ko) 디지털/아날로그 변환장치
KR100514320B1 (ko) 디지털/아날로그 변환기
EP0644522B1 (en) Data selection circuit
TW200504756A (en) Flash memory capable of utilizing one driving voltage output circuit to drive a plurality of word line drivers
US7295056B2 (en) Level shift circuit
KR970017149A (ko) 다치 전압 출력 회로 및 액정 구동 회로
JP3297242B2 (ja) ２の補数のパルス幅変調器および２の補数をパルス幅変調する方法
JP3088393B2 (ja) 抵抗ストリング型ｄ／ａ変換器
EP2538560B1 (en) A voltage level shift circuit
KR100373349B1 (ko) 저전력 엘씨디 소오스 구동회로
KR20060064653A (ko) 반도체 집적 회로 장치
KR200289792Y1 (ko) 계단파생성회로
SU447840A1 (ru) Переключатель
KR100300071B1 (ko) 기준 전압 발생 회로
KR20020049200A (ko) 출력 드라이버 회로
TWI567726B (zh) 數位類比轉換器及源極驅動器
KR100321735B1 (ko) 고주파 특성을 개선한 어드레스 카운터
KR100964791B1 (ko) 전압레벨 변환기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee