KR100478497B1 - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100478497B1 KR100478497B1 KR10-2002-0076826A KR20020076826A KR100478497B1 KR 100478497 B1 KR100478497 B1 KR 100478497B1 KR 20020076826 A KR20020076826 A KR 20020076826A KR 100478497 B1 KR100478497 B1 KR 100478497B1
- Authority
- KR
- South Korea
- Prior art keywords
- interlayer insulating
- film
- insulating film
- pattern
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000010410 layer Substances 0.000 claims abstract description 64
- 239000011229 interlayer Substances 0.000 claims abstract description 54
- 239000002184 metal Substances 0.000 claims abstract description 48
- 150000004767 nitrides Chemical class 0.000 claims abstract description 34
- 238000005530 etching Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 239000011148 porous material Substances 0.000 claims abstract description 6
- 239000007769 metal material Substances 0.000 claims abstract description 4
- 239000000463 material Substances 0.000 claims description 8
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 6
- 239000002699 waste material Substances 0.000 claims description 3
- 239000010408 film Substances 0.000 description 62
- 230000003071 parasitic effect Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
층간 절연막이 낮은 커패시턴스를 갖는 반도체 소자의 제조 방법을 제공하기 위하여, 본 발명에 따른 반도체 소자의 제조 방법은, a) 하부 금속 배선층을 포함하는 개별 소자가 형성된 반도체 기판 상부의 하부 절연막 상에 제1 층간 절연막을 형성하는 단계; b) 제1 층간 절연막 상에 질화막 및 산화막을 형성하는 단계; c) 에어갭을 형성하기 위한 마스크 패턴을 산화막 상에 형성하는 단계; d) 노출된 산화막을 식각하여 산화막 패턴을 형성한 후, 마스크 패턴을 제거하는 단계; e) 산화막 패턴에 질화막을 증착한 후, 질화막 및 산화막 하부의 질화막을 식각하여 산화막 패턴에 측벽용 질화막 패턴을 형성하는 단계; e) 산화막 패턴을 제거하고, 제1 층간 절연막에 개기공을 형성하는 단계; f) 제1 층간 절연막 상에 남아있는 질화막 패턴 및 측벽용 질화막을 제거한 후, 제2 층간 절연막을 형성하여 상부 및 하부 금속 배선층 사이 공간인 인터레벨의 제1 층간 절연막에 폐기공으로 이루어진 에어갭을 형성하는 단계; 및 g) 제2 층간 절연막 및 제1 층간 절연막을 선택적으로 제거하여 하부 금속 배선을 노출시키는 비아홀을 형성하고, 비아홀의 내부를 금속 물질로 충진한 다음, 상부 금속 배선층을 형성하는 단계를 포함한다.
Description
본 발명은 다층 금속 배선 구조를 갖는 반도체 소자의 제조 방법에 관한 것으로서, 더욱 상세하게는 층간 절연막이 낮은 커패시턴스를 갖는 반도체 소자의 제조 방법에 관한 것이다.
반도체 소자가 점차 고집적화, 다층화됨에 따라 중요한 기술의 하나로 다층 배선 기술이 등장하게 되었는데, 이와 같은 다층 배선 기술은 금속 배선층과 절연막층을 회로 소자가 형성된 반도체 기판 상부에 교대로 형성하며, 절연막에 의해 분리된 금속 배선층 사이를 비아를 통해 전기적으로 접속함으로써 회로 동작이 이루어지도록 하는 것이다.
이러한 다층 금속 배선 구조에서 반도체 소자의 고집적화 추세에 따라 금속 배선 사이의 간격이 좁아지면서, 동일층에서 서로 인접한 금속 배선과 배선 사이, 또는 하부 금속 배선층과 상부 금속 배선층 사이에 존재하는 기생 저항 및 기생 커패시턴스가 가장 중요한 문제로 대두되고 있다.
이러한 기생 저항 및 기생 커패시턴스는 알씨(resistance capacitance: RC 의해 유도되는 지연(delay)에 의하여 소자의 전기적 특성을 열화시키고, 소자의 고속화를 방해하며 더 나아가 반도체 소자의 전력 소모량을 증가시키고 신호 누설량 또한 증가시킨다.
따라서, 기생 커패시턴스를 줄이기 위해 낮은 유전상수(K)를 갖는 물질, 예를 들면 기존의 티이오에스(tetra ethyl ortho silicate: TEOS) 계열의 산화물에서 SiC 계열 등, 낮은 유전상수 물질에 대한 연구가 활발히 진행되고 있다. 그러나, 이러한 새로운 저 유전상수 물질을 사용할 경우 추가적인 장비를 도입해야 하고 새로운 물질에 대한 각 단위 공정의 공정 변수 최적화를 수행하여야 하므로 공정 비용이 상승하는 문제점이 있다.
이에 따라 기존의 TEOS 계열의 산화물을 그대로 사용하면서도 기생 커패시턴스를 줄이기 위한 방법이 연구되고 있는바, 그 연구 결과로는, 동일층에서 인접하는 금속 배선과 배선 사이의 층간 절연막 내에 에어갭(air gap)을 형성하여 전체적인 커패시턴스를 낮추는, 이른바 인트라레벨(intralevel)에서의 에어갭 형성 방법이 있다.
도 1은 인트라레벨에 에어갭이 형성된 상태를 도시한 종래 기술에 따른 다층 금속배선 구조의 단면도이다.
도시된 바와 같이, 반도체 기판의 구조물 상에는 하부 금속 배선층(102)이 형성되어 있고, 하부 금속 배선층(102)의 상측으로는 층간 절연막(104)을 개재하여 상부 금속 배선층(106)이 형성되어 있으며, 상부 및 하부 금속 배선층(106,102)은 비아(108)에 의해 전기적으로 연결되어 있다. 그리고, 하부 금속 배선층(102)의 사이 공간으로 층간 절연막(104)에는 에어갭(110)이 형성되어 있다.
그러나, 종래에는 도시한 바와 같이 하부 금속 배선층(102) 사이의 인트라레벨에만 에어갭(110)이 형성되어 있을 뿐, 인터레벨(interlevel), 즉 하부 금속 배선층과 상부 금속 배선층 사이에 에어갭을 형성하는 것이 불가능하였기 때문에 전체적인 커패시턴스를 낮추는데 한계가 있었다.
따라서, 하부 금속 배선층과 상부 금속 배선층 사이에 에어갭을 형성한다면 전체적인 커패시턴스를 대폭 낮출 수 있을 것으로 기대되므로, 이러한 인터레벨에서의 에어갭 형성이 절실히 요청되고 있는 실정이다.
상기 문제점을 해결하기 위한 본 발명의 목적은, 상부 및 하부 금속 배선층 사이를 절연하는 층간 절연막의 커패시턴스를 낮추어 절연 특성을 향상시킬 수 있는 반도체 소자의 제조 방법을 제공하기 위한 것이다.
상술한 목적을 달성하기 위하여 본 발명에 따른 반도체 소자의 제조 방법은,
a) 하부 금속 배선층을 포함하는 개별 소자가 형성된 반도체 기판 상부의 하부 절연막 상에 제1 층간 절연막을 형성하는 단계;
b) 상기 제1 층간 절연막 상에 질화막 및 산화막을 순차적으로 형성하는 단계;
c) 에어갭을 형성하기 위한 마스크 패턴을 상기 산화막 상에 형성하는 단계;
d) 상기 마스크 패턴에 의해 노출된 산화막을 식각하여 산화막 패턴을 형성한 후, 상기 마스크 패턴을 제거하는 단계;
e) 상기 산화막 패턴에 질화막을 증착한 후, 상기 질화막 및 상기 산화막 하부의 질화막을 식각하여 상기 산화막 패턴에 측벽용 질화막 패턴을 형성하는 단계;
f) 상기 제1 층간 절연막 상에 남아있는 질화막 패턴 및 측벽용 질화막을 제거한 후, 제2 층간 절연막을 형성하여 상기 상부 및 하부 금속 배선층 사이 공간인 인터레벨의 제1 층간 절연막에 폐기공으로 이루어진 에어갭을 형성하는 단계; 및
g) 상기 제2 층간 절연막 및 제1 층간 절연막을 선택적으로 제거하여 하부 금속 배선을 노출시키는 비아홀을 형성하고, 상기 비아홀의 내부를 금속 물질로 충진한 다음, 상부 금속 배선층을 형성하는 단계
삭제
삭제
삭제
삭제
삭제
삭제
삭제
를 포함하는 것을 특징으로 한다.
이하 본 발명의 일 실시예에 따른 반도체 소자 및 이의 제조 방법에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 2는 인터레벨에 에어갭이 형성된 상태를 도시한 본 발명에 따른 다층 금속 배선 구조의 단면도이며, 도 3a 내지 3i는 도 2의 에어갭을 형성하는 방법을 도시한 공정도이다.
도시한 바와 같이, 하부 금속 배선층(12)을 포함하는 개별 소자가 형성된 반도체 기판 상부의 하부 절연막(14) 위에는 제1 및 제2 층간 절연막으로 이루어진 층간 절연막(16)이 형성되어 있고, 층간 절연막(16)에는 상부 금속 배선층(18)과 상기 하부 금속 배선층(12)을 연결하는 비아(20)가 형성되어 있다.
이러한 구성의 반도체 소자는 위에서 설명한 바와 같이 상부 및 하부 금속 배선층(18,12)의 사이 공간인 인터레벨의 층간 절연막(18) 내에는 도시한 바와 같이 에어 갭(22)이 형성되어 있으므로, 하부 금속 배선층의 사이 공간인 인트라레벨의 층간 절연막 내부에 에어 갭이 형성된 종래의 반도체 소자에 비해 전체적인 커패시턴스의 저하가 가능하다.
상기한 구성의 반도체 소자를 제조하는 방법은 다음과 같다.
먼저, 도 3a에 도시한 바와 같이, 반도체 기판의 구조물, 즉 개별 소자가 형성된 반도체 기판 상부에서 하부 금속 배선층(12)을 포함하여 하부 절연막(14) 위에 제1 층간 절연막(16a)을 형성한다.
여기서, 상기 제1 층간 절연막(16a)으로는 통상적으로 사용하는 TEOS 계열 물질을 증착 형성한 산화막을 사용할 수 있다.
다음으로, 도 3b에 도시한 바와 같이 제1 층간 절연막(16a) 위에 질화막(24) 및 산화막(26)을 순차적으로 형성하고, 도 3c에 도시한 바와 같이 산화막(26) 위에 감광막을 도포, 노광 및 현상하여 에어갭을 형성하고자 하는 위치에 해당하는 부분의 산화막(26)을 노출시키는 마스크 패턴(28)을 형성한다.
이때, 에어갭을 형성하고자 하는 위치로서 비아(20)가 형성되는 금속 배선층의 상부는 피하도록 하며, 바람직하게는 하부 금속 배선층(12) 사이의 상부가 되도록 한다.
다음으로, 도 3d에 도시한 바와 같이, 마스크 패턴(28)을 마스크로 하여 노출된 산화막(26)을 식각하여 산화막 패턴(26')을 형성한 후, 마스크 패턴(28)을 제거하고 세정공정을 수행한다.
다음으로, 도 3e에 도시한 바와 같이, 산화막 패턴(26')에 질화막(30)을 증착하고, 도 3f에 도시한 바와 같이 산화막 패턴(26') 상부의 질화막(30) 및 산화막 패턴(26') 하부의 노출된 질화막(24)을 식각하여 산화막 패턴(26')에 측벽(30')을 형성함과 아울러 질화막 패턴(24')을 형성한다.여기서, 상기 산화막 패턴(26')에 측벽용 질화막을 형성하는 이유는 후술하는 개기공 형성을 위한 건식 등방성 건식 식각을 실시하기 위한 것이며, 이때, 상기 산화막 패턴(26')은 측벽용 질화막을 형성하기 위한 것이다. 다시 말하면, 개기공 형성을 위한 패턴 역할을 하는 질화막을 소정 높이 이상으로 형성하기 어렵기 때문에 상기 산화막 패턴(26')을 사용함으로써, 측벽용 질화막을 형성한 후 등방성 건식 식각을 실시하게 된다.다시 말하면, 상기 질화막 상부의 산화막은 후속 공정에서 측벽 질화막을 형성하기 위한 것으로, 이러한 측벽 질화막에 의해 개구부의 상부 폭이 좁게 형성됨으로써 후속 박막 증착시 에어갭의 형성을 용이하게 한다.
다음으로, 도 3g에 도시한 바와 같이 제1 층간 절연막(16a)을 건식 등방성 식각을 이용하여 식각한다. 상기한 등방성 식각에 의하면 제1 층간 절연막(16a)이 원형에 가까운 모양으로 식각되어 제1 층간 절연막(16a)에 열린 형태의 개기공(22')이 형성된다. 이 때 등방성 식각에 의해 형성된 개기공(16)의 크기, 열린 정도 등 구체적인 모양은 식각 시간 등으로 조절할 수 있다.
또한, 상기 제1 층간 절연막(16a)의 식각시에 산화막 패턴(26')도 제거된다.
다음, 도 3h에 도시된 바와 같이, 제1 층간 절연막(16a) 위에 남아있는 질화막 패턴(24') 및 측벽(30')을 제거하고, 도 3i에 도시한 바와 같이, 상기 제1 층간 절연막(16a) 위에 동일 물질인 TEOS 산화막을 연속적으로 증착하여 제2 층간 절연막(16b)을 형성한 후, 화학 기계적 연마 공정을 실시하여 상면을 평탄화한다.
이때, 상기 제2 층간 절연막(16b)은 개기공(22')의 개구부가 먼저 막히도록 제1 층간 절연막(16a)에 증착되는바, 이로 인해 상기 제1 층간 절연막(16a)에는 폐기공(22)이 형성된다.
따라서, 제1 층간 절연막(16a) 내에 형성된 폐기공(22)이 절연체의 유전상수 측면에서 보면 에어갭의 역할을 수행한다.
다음으로, 제2 층간 절연막(16b) 및 제1 층간 절연막(16a)을 선택적으로 식각하여 하부 금속 배선층(12)을 노출시키는 비아홀을 형성하고, 비아홀의 내부를 금속물질로 충진하여 비아(20)를 형성한 다음, 상부 금속 배선층(18)을 형성함으로써 도 2에 도시한 다층 금속 배선 구조의 형성을 완료한다.
상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
본 발명에 따르면, 하부 금속 배선층과 상부 금속 배선층 사이의 인터레벨에 에어갭을 형성하기 때문에 종래 동일층의 금속 배선 간에 에어갭을 형성하였던 경우에 비해 에어갭의 크기를 훨씬 크게 할 수 있다. 따라서, 커패시턴스 저하폭을 크게 할 수 있어서 층간 절연막의 절연 특성을 향상시킬 수 있다.
또한, 본 발명에 따르면, 기존에 사용하던 층간 절연막 물질을 그대로 사용하면서도 기생 커패시턴스 값을 대폭 낮출 수 있기 때문에 저렴한 공정 비용으로 고속 소자를 구현할 수 있다.
도 1은 인트라레벨에 에어갭이 형성된 상태를 도시한 종래 기술에 따른 다층 금속 배선 구조의 단면도이다.
도 2는 인터레벨에 에어갭이 형성된 상태를 도시한 본 발명에 따른 다층 금속 배선 구조의 단면도이다.
도 3a 내지 3i는 도 2의 에어갭을 형성하는 방법을 도시한 공정도이다.
Claims (4)
- 삭제
- 삭제
- a) 하부 금속 배선층을 포함하는 개별 소자가 형성된 반도체 기판 상부의 하부 절연막 상에 제1 층간 절연막을 형성하는 단계;b) 상기 제1 층간 절연막 상에 질화막 및 산화막을 순차적으로 형성하는 단계;c) 에어갭을 형성하기 위한 마스크 패턴을 상기 산화막 상에 형성하는 단계;d) 상기 마스크 패턴에 의해 노출된 산화막을 식각하여 산화막 패턴을 형성한 후, 상기 마스크 패턴을 제거하는 단계;e) 상기 산화막 패턴에 질화막을 증착한 후, 상기 질화막 및 상기 산화막 하부의 질화막을 식각하여 상기 산화막 패턴에 측벽용 질화막 패턴을 형성하는 단계;e) 등방성 식각을 실시하여 상기 산화막 패턴을 제거하고, 상기 제1 층간 절연막에 개기공을 형성하는 단계;f) 상기 제1 층간 절연막 상에 남아있는 질화막 패턴 및 측벽용 질화막을 제거한 후, 제2 층간 절연막을 형성하여 상기 상부 및 하부 금속 배선층 사이 공간인 인터레벨의 제1 층간 절연막에 폐기공으로 이루어진 에어갭을 형성하는 단계; 및g) 상기 제2 층간 절연막 및 제1 층간 절연막을 선택적으로 제거하여 하부 금속 배선을 노출시키는 비아홀을 형성하고, 상기 비아홀의 내부를 금속 물질로 충진한 다음, 상부 금속 배선층을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
- 제3항에 있어서,상기 제1 및 제2 층간 절연막은 TEOS 계열 물질을 증착하여 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0076826A KR100478497B1 (ko) | 2002-12-05 | 2002-12-05 | 반도체 소자의 제조 방법 |
| US10/721,659 US6887766B2 (en) | 2002-12-05 | 2003-11-25 | Semiconductor device and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0076826A KR100478497B1 (ko) | 2002-12-05 | 2002-12-05 | 반도체 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040049872A KR20040049872A (ko) | 2004-06-14 |
| KR100478497B1 true KR100478497B1 (ko) | 2005-03-29 |
Family
ID=32906481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0076826A KR100478497B1 (ko) | 2002-12-05 | 2002-12-05 | 반도체 소자의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6887766B2 (ko) |
| KR (1) | KR100478497B1 (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4106048B2 (ja) * | 2004-10-25 | 2008-06-25 | 松下電器産業株式会社 | 半導体装置の製造方法及び半導体装置 |
| JP2008010551A (ja) * | 2006-06-28 | 2008-01-17 | Toshiba Corp | 半導体装置およびその製造方法 |
| US7648921B2 (en) * | 2006-09-22 | 2010-01-19 | Macronix International Co., Ltd. | Method of forming dielectric layer |
| KR101828063B1 (ko) | 2011-05-17 | 2018-02-09 | 삼성전자주식회사 | 반도체 장치 및 그 형성방법 |
| KR101880155B1 (ko) * | 2011-12-22 | 2018-07-19 | 에스케이하이닉스 주식회사 | 적층 반도체 패키지 |
| US9472448B2 (en) | 2014-03-14 | 2016-10-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Contact plug without seam hole and methods of forming the same |
| US20230052604A1 (en) * | 2021-08-06 | 2023-02-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Passivation Structure for Metal Pattern |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5792706A (en) * | 1996-06-05 | 1998-08-11 | Advanced Micro Devices, Inc. | Interlevel dielectric with air gaps to reduce permitivity |
| JPH10233449A (ja) * | 1997-02-20 | 1998-09-02 | Nec Corp | 半導体装置の製造方法 |
| JP2001217310A (ja) * | 2000-02-02 | 2001-08-10 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US6277705B1 (en) * | 1999-12-20 | 2001-08-21 | United Microelectronics Corp. | Method for fabricating an air-gap with a hard mask |
| JP2001351971A (ja) * | 2000-06-08 | 2001-12-21 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| KR20020010807A (ko) * | 2000-07-31 | 2002-02-06 | 박종섭 | 반도체소자의 층간절연막 형성 방법 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4735681A (en) * | 1986-08-15 | 1988-04-05 | Motorola Inc. | Fabrication method for sub-micron trench |
| JP2838992B2 (ja) * | 1995-11-10 | 1998-12-16 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2773729B2 (ja) * | 1996-02-29 | 1998-07-09 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6376330B1 (en) * | 1996-06-05 | 2002-04-23 | Advanced Micro Devices, Inc. | Dielectric having an air gap formed between closely spaced interconnect lines |
| JP3085231B2 (ja) * | 1997-02-20 | 2000-09-04 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6268276B1 (en) * | 1998-12-21 | 2001-07-31 | Chartered Semiconductor Manufacturing Ltd. | Area array air gap structure for intermetal dielectric application |
| US6130151A (en) * | 1999-05-07 | 2000-10-10 | Taiwan Semiconductor Manufacturing Company | Method of manufacturing air gap in multilevel interconnection |
| US6423630B1 (en) * | 2000-10-31 | 2002-07-23 | Lsi Logic Corporation | Process for forming low K dielectric material between metal lines |
| US6358845B1 (en) * | 2001-03-16 | 2002-03-19 | Taiwan Semiconductor Manufacturing Company | Method for forming inter metal dielectric |
| US6403461B1 (en) * | 2001-07-25 | 2002-06-11 | Chartered Semiconductor Manufacturing Ltd. | Method to reduce capacitance between metal lines |
-
2002
- 2002-12-05 KR KR10-2002-0076826A patent/KR100478497B1/ko not_active IP Right Cessation
-
2003
- 2003-11-25 US US10/721,659 patent/US6887766B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5792706A (en) * | 1996-06-05 | 1998-08-11 | Advanced Micro Devices, Inc. | Interlevel dielectric with air gaps to reduce permitivity |
| JPH10233449A (ja) * | 1997-02-20 | 1998-09-02 | Nec Corp | 半導体装置の製造方法 |
| US6277705B1 (en) * | 1999-12-20 | 2001-08-21 | United Microelectronics Corp. | Method for fabricating an air-gap with a hard mask |
| JP2001217310A (ja) * | 2000-02-02 | 2001-08-10 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2001351971A (ja) * | 2000-06-08 | 2001-12-21 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| KR20020010807A (ko) * | 2000-07-31 | 2002-02-06 | 박종섭 | 반도체소자의 층간절연막 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040169282A1 (en) | 2004-09-02 |
| US6887766B2 (en) | 2005-05-03 |
| KR20040049872A (ko) | 2004-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9786733B2 (en) | Moisture barrier capacitors in semiconductor components | |
| US20080232025A1 (en) | Mim capacitor and method of making same | |
| US5856707A (en) | Vias and contact plugs with an aspect ratio lower than the aspect ratio of the structure in which they are formed | |
| KR100478497B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2000511698A (ja) | 水平かつ垂直にずらされた配線を備える集積回路 | |
| US7060193B2 (en) | Method to form both high and low-k materials over the same dielectric region, and their application in mixed mode circuits | |
| KR100579893B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| JP5303139B2 (ja) | 半導体装置及びその製造方法 | |
| KR100529613B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| KR100529612B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100485173B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100485157B1 (ko) | 반도체 소자의 다층 금속배선 및 그 형성 방법 | |
| US7361452B2 (en) | Methods for forming a metal line in a semiconductor manufacturing process | |
| KR20030083174A (ko) | 반도체 소자의 에어갭 형성방법 | |
| KR100954909B1 (ko) | Ｍｉｍ 커패시터 및 ｍｉｍ 커패시터 제조 방법 | |
| JP2001339048A (ja) | 半導体装置およびその製造方法 | |
| KR100485171B1 (ko) | 반도체 소자의 소자 분리 구조와 이의 형성 방법 | |
| KR100720518B1 (ko) | 반도체 소자 및 그 제조방법 | |
| US6750544B1 (en) | Metallization system for use in a semiconductor component | |
| KR100508534B1 (ko) | 반도체 금속 라인 제조 공정에서의 에어 갭 형성 방법 | |
| JPH11307636A (ja) | 半導体装置の製造方法および半導体装置 | |
| KR100467781B1 (ko) | 박막 커패시터 및 그 제조 방법 | |
| KR100485181B1 (ko) | 다층 배선의 접촉 구조 및 그 형성 방법 | |
| KR20040069849A (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2002050688A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120221 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |