KR100477836B1 - 클럭 드라이버 - Google Patents

클럭 드라이버 Download PDF

Info

Publication number
KR100477836B1
KR100477836B1 KR10-2002-0030187A KR20020030187A KR100477836B1 KR 100477836 B1 KR100477836 B1 KR 100477836B1 KR 20020030187 A KR20020030187 A KR 20020030187A KR 100477836 B1 KR100477836 B1 KR 100477836B1
Authority
KR
South Korea
Prior art keywords
clock
output
data
gate
state
Prior art date
Application number
KR10-2002-0030187A
Other languages
English (en)
Other versions
KR20030092506A (ko
Inventor
이일호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0030187A priority Critical patent/KR100477836B1/ko
Priority to US10/331,351 priority patent/US6987699B2/en
Publication of KR20030092506A publication Critical patent/KR20030092506A/ko
Application granted granted Critical
Publication of KR100477836B1 publication Critical patent/KR100477836B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Landscapes

  • Engineering & Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체기억장치가 스탠바이 상태에서 지연고정루프로부터 데이터 제어 로직으로 출력되는 클럭을 차단하여 전류의 소모를 감소시킬 수 있는 클럭 드라이버를 제공함을 목적으로 한다.
이를 달성하기 위하여 본 발명의 클럭 드라이버는 반도체 기억 장치에 있어서, 파워 다운 모드에서 모든 워드라인이 프리차지 상태이고, 리드(READ)시에 데이터 출력핀으로 내보내는 데이터가 없는 상태인 경우 입력되는 라이징 엣지 클럭과 폴링 엣지 클럭을 출력시키지 않는 것을 특징으로 한다.

Description

클럭 드라이버{Clock Driver}
본 발명은 반도체기억장치에 관한 것으로서, 구체적으로는 스탠바이 시에 소모되는 전류양을 줄일 수 있는 클럭 드라이버에 관한 것이다.
DDR(Double Data Rate) DRAM 혹은 DDR II DRAM과 같이 고속으로 동작하는 반도체기억장치에서는 데이터를 외부 클럭과 동기를 시켜 전송한다. 고속 동작을 수행함에 있어 클럭의 동기는 필수적이다. 데이터를 클럭과 정확하게 동기시키기 위해 반도체기억장치내에 지연고정루프(DLL: Delay Locked Loop)를 장착하게 된다. 이 DLL은 외부클럭을 입력으로 받아 현재의 클럭보다 조금 빠른 내부 클럭을 발생하여 반도체기억장치의 출력 데이터 통로(output data path)를 제어하여 외부 클럭과 동일한 시점에 데이터를 출력시키는 역할을 담당한다. DLL의 출력은 많은 버퍼와 출력 데이터 통로의 트랜지스터의 게이트에 접속되어 있어 큰 커패시턴스값을 갖게 된다. 그러므로 DLL 출력 클럭의 토글링이 많아질수록 DRAM에서 소모되는 전류양이 많아지게 된다.
DARM의 전류 사양 중 클럭인에이블신호(CKE)의 상태에 따라 파워 다운(Power Down)동작과 난 파워 다운(Non Power Down) 동작으로 구분된다. 클럭인에이블신호(CKE)가 "H"상태에서 DRAM이 리드(Read) 혹은 라이트(Write) 동작을 하지 않고 명령을 기다리는 상태인 난 파워 다운 동작, 즉 스탠바이상태에서 상기 DLL 출력클럭을 제어함으로써 전류의 소모를 줄일 수 있다.
스탠바이 시에 DLL의 상태를 살펴보면 다음과 같다.
도 1은 종래기술에 따른 클럭 드라이버 및 주변부에 대한 블럭과 클럭상태도이다. 이들의 동작을 간단히 설명하면 다음과 같다. DLL(100)에서 라이징 엣지 클럭(CLK_R)과 폴링 엣지 클럭(CLK_F)이 출력되면 클럭 드라이버(200)에서는 이들 클럭이 클럭인에이블신호(CKE)의 제어를 받아 데이터 제어 로직(DQ Control Logic, 300)에 입력된다. 즉, 파워 다운 모드에서는 클럭인에이블신호(CKE)가 "L"상태이므로 클럭 드라이버(200)로부터 출력되는 라이징 엣지 클럭(RCLK) 및 폴링 엣지 클럭(FCLK)이 모두 "L"상태이나, 난 파워 다운 모드인 스탠 바이 시에는 클럭인에이블신호(CKE)가 "H"상태이므로 클럭 드라이버(200)로부터 출력되는 라이징 엣지 클럭(RCLK) 및 폴링 엣지 클럭(FCLK)이 모두 클럭 드라이버(200)에 입력되는 라이징 엣지 클럭(CLK_R) 및 폴링 엣지 클럭(CLK_F) 상태를 그대로 유지한다.
여기서, 클럭인에이블신호가 "L"상태인 구간에서는 클럭 드라이버(200)로부터 출력되는 라이징 엣지 클럭(RCLK) 및 폴링 엣지 클럭(FCLK)에 변화가 없으나, 클럭인에이블신호가 "H"상태인 구간에서는 클럭 드라이버(200)로부터 출력되는 라이징 엣지 클럭(RCLK) 및 폴링 엣지 클럭(FCLK)이 변화함을 알 수 있다. 이는 결국 클럭 드라이버(200)로부터 출력되는 라이징 엣지 클럭(RCLK) 및 폴링 엣지 클럭(FCLK)에 연관되어 있는 수많은 로직에 의해 만들어지는 기생 커패시터들이 충전 및 방전을 수행하면서 전류를 소모하고 있음을 의미한다. 스탠바이시 전류의 크기는 반도체 칩이 읽기/쓰기 동작을 수행할 때의 전류보다는 상대적으로 작은 값이므로, 클럭 드라이버(200)로부터 출력되는 라이징 엣지 클럭(RCLK) 및 폴링 엣지 클럭(FCLK)이 움직이며 소모되는 전류양은 스탠바이 상태에서 소모되는 전체 전류양에서 상대적으로 많은 부분을 차지한다. 또한, 이 전류는 DRAM의 동작 주파수가 높아짐에 따라 중요하게 된다.
한편, 클럭 드라이버(200)로부터 출력되는 라이징 엣지 클럭(RCLK) 및 폴링 엣지 클럭(FCLK)은 데이터를 읽어내는데 사용되므로 칩이 동작하지 않은 상태에서는 움직임이 필요하지 않는 클럭으로서 에너지를 불필요하게 소모시키는 문제점이 있었다.
상기의 문제점을 해결하기 위하여 스탠바이 상태에서 지연고정루프로부터 데이터 제어 로직으로 출력되는 클럭을 차단하여 전류의 소모를 감소시킬 수 있는 클럭 드라이버를 제공함을 목적으로 한다.
상기의 목적을 달성하기 위하여 본 발명의 클럭 드라이버는 반도체 기억 장치에 있어서, 파워 다운 모드에서 모든 워드라인이 프리차지 상태이고, 리드(READ)시에 데이터 출력핀으로 내보내는 데이터가 없는 상태인 경우 입력되는 라이징 엣지 클럭과 폴링 엣지 클럭을 출력시키지 않는 것을 특징으로 한다.
또한, 본 발명의 클럭 드라이버는 반도체 기억 장치에 있어서, 모든 워드라인이 프리차지 상태인 경우 제1 논리상태가 되는 로우 어드레스 스트로브 아이들 신호와 리드(READ)시에 데이터 출력핀으로 내보내는 데이터가 없는 상태인 경우 제1 논리상태가 되는 데이터 아웃 오프 신호를 입력으로 하는 낸드 게이트; 지연고정루프로부터 출력되는 라이징 엣지 클럭신호와 클럭을 인에이블시키기 위한 클럭인에이블신호를 입력으로 하는 제1 앤드 게이트; 상기 제1 앤드 게이트의 출력을 인버팅하는 제1 인버터; 상기 낸드 게이트의 출력을 입력으로 하고, 상기 제1 인버터의 출력을 클럭으로 이용하는 디 플립플롭; 상기 디 플립플롭의 출력을 인버팅하는 제2 인버터; 및 상기 제1 앤드 게이트의 출력과 상기 제2 인버터의 출력을 입력으로 하는 제2 앤드 게이트를 포함하는 것을 특징으로 한다.
또한, 본 발명의 클럭 드라이버는 반도체 기억 장치에 있어서, 모든 워드라인이 프리차지 상태인 경우 제1 논리상태가 되는 로우 어드레스 스트로브 아이들 신호와 리드(READ)시에 데이터 출력핀으로 내보내는 데이터가 없는 상태인 경우 제1 논리상태가 되는 데이터 아웃 오프 신호를 입력으로 하는 낸드 게이트; 지연고정루프로부터 출력되는 라이징 엣지 클럭신호와 클럭을 인에이블시키기 위한 클럭인에이블신호를 입력으로 하는 제1 앤드 게이트; 및 상기 제1 앤드 게이트의 출력과 상기 낸드 게이트의 출력을 입력으로 하는 제2 앤드 게이트를 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 본 발명의 가장 바람직한 실시예들을 첨부된 도면을 참조하여 설명하기로 한다.
도 2는 본 발명에 따른 클럭 드라이버 및 주변부에 대한 블럭구성도이다.
클럭 드라이버(200)에는 DLL(100)로부터 입력되는 라이징 엣지 클럭(CLK_R) 및 폴링 엣지 클럭(CLK_F)과 외부에서 인가되는 클럭인에이블신호(CKE) 이외에 추가적으로 로우 어드레스 스트로브 아이들 신호(RAS_IDLE)와 데이터 아웃 오프 신호(DOUT_OFF)가 입력된다.
여기서, 로우 어드레스 스트로브 아이들 신호(RAS_IDLE)는 모든 워드 라인이 리셋되는 경우 "H"상태가 되는 신호이다. 즉, 프리챠지 상태일 때 "H"상태가 되고, 하나의 워드 라인이라도 활성화되면 "L"상태로 전이된다. 그리고, 데이터 아웃 오프 신호(DOUT_OFF)는 리드(READ)시에 데이터 출력핀으로 내보내는 데이터가 없는 상태인 경우 "H"상태가 되는 신호이다. 즉, 로우 어드레스 스트로브 아이들 신호(RAS_IDLE)는 워드라인과, 데이터 아웃 오프 신호(DOUT_OFF)는 컬럼라인의 데이터와 각각 관련된다. 따라서, 이 두개의 신호가 모두 "H"상태가 되면 난 파워 다운 상태에서 클럭 드라이버(200)로부터 출력되는 라이징 엣지 클럭(RCLK)과 폴링 엣지 클럭(FCLK)을 필요로 하지 않는 상태가 된다. 따라서, 이와 같이 기존에 존재하는 신호의 성질을 이용하여 스탠바이 시에 클럭 드라이버(200)로부터 라이징 엣지 클럭(RCLK)과 폴링 엣지 클럭(FCLK)가 출력되지 않도록 한다.
도 3은 본 발명의 일실시예에 따른 클럭 드라이버내 라이징 엣지 클럭 발생 회로도이다.
라이징 엣지 클럭 발생 회로(210)는 로우 어드레스 스트로브 아이들 신호(RAS_IDLE)와 데이터 아웃 오프 신호(DOUT_OFF)를 부정 논리곱하여 출력(아이들바아 신호)되는 신호를 D F/F의 입력으로 하고, 라이징 엣지 클럭(CLK_R)과 클럭 인에이블 신호(CKE)를 논리 곱한 후 인버터를 거친 논리 신호를 D F/F의 클럭(CK)으로 사용하며, 라이징 엣지 클럭(CLK_R)과 클럭 인에이블 신호(CKE)를 논리 곱한 신호와 D F/F으로부터 출력되는 신호(OUT)를 인버팅시킨 신호를 논리 곱하여 라이징 엣지 클럭(RCLK)을 얻도록 구성된다.
도 4는 본 발명에 따른 클럭 드라이버내 라이징 엣지 클럭 발생 파형도이다.
클럭 인에이블 신호(CKE)가 "H"상태인 난 파워 다운 상태에서 워드 라인을 활성화시키라는 액트명령(ACT)과 리드명령(RD) 그리고 프리차지명령(RCG)이 연속적으로 입력되면, 로우 어드레스 스트로브 아이들 신호(RAS_IDLE)는 액트명령을 받아 "L"상태로, 프리차지명령을 받아 "H"상태로 된다. 데이터 아웃 오프 신호(DOUT_OFF)는 리드명령을 받아 "L"상태로 되고 일정수의 데이터가 리드되어 출력되고 나면 "H"상태로 된다. 이 두신호의 부정 논리곱한 출력신호가 아이들바아신호(IDLEB)이다. 데이터 아웃 오프 신호(DOUT_OFF)의 "H"상태가 클럭 드라이버(200)에 입력되는 폴링 엣지 클럭(CLK_F)과 관계되는 것은 리드후 데이터 출력 시간에 따른 것이다. D F/F의 출력(OUT)은 클럭드라이버(200)에 입력되는 라이징 엣지 클럭(CLK_R)을 받아서 발생하는데, 라이징 엣지 클럭(CLK_R)의 "L"상태에서 D F/F의 출력(OUT)이 발생된다. 그러므로 클럭 드라이버(200)에서 출력되는 라이징 엣지 클럭(RCLK)은 D F/F의 출력(OUT)이 "H"상태인 구간에서만 발생되고, 나머지 구간에서는 발생되지 않게 된다.
도 5는 본 발명에 따른 클럭 드라이버내 폴링 엣지 클럭 발생 파형도로서, D F/F의 출력을 입력되는 폴링 엣지 클럭(CLK_F)으로 제어하는 것 이외에는 도 4와 동일하다.
도 6은 본 발명의 다른 실시예에 따른 클럭 드라이버내 라이징 엣지 클럭 발생 회로도이다.
여기서는 클럭의 주파수에 따라 아이들바아신호(IDLEB) 구간과 클럭 드라이버(200)에 입력되는 라이징 엣지 클럭(CLK_R)에 따라 클리치(GLITCH)가 발생할 수 있다는 단점은 있으나, 회로 동작상의 문제는 없다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지로 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니다.
상기와 같은 본 발명의 구성에 따라 파워 다운 모드인 스탠바이시 DRAM에서의 전류 소모가 획기적으로 감소되는 효과가 있다.
도 1은 종래기술에 따른 클럭 드라이버 및 주변부에 대한 블럭과 클럭상태도,
도 2는 본 발명에 따른 클럭 드라이버 및 주변부에 대한 블럭구성도,
도 3은 본 발명의 일실시예에 따른 클럭 드라이버내 라이징 엣지 클럭 발생회로도,
도 4는 본 발명에 따른 클럭 드라이버내 라이징 엣지 클럭 발생 파형도,
도 5는, 본 발명에 따른 클럭 드라이버내 폴링 엣지 클럭 발생 파형도,
도 6은 본 발명의 다른 실시예에 따른 클럭 드라이버내 라이징 엣지 클럭 발생 회로도.
<도면의 주요 부분에 대한 부호의 설명>
100: 지연고정루프
200: 클럭 드라이버
300: 데이터 제어 로직

Claims (3)

  1. 삭제
  2. 반도체 기억 장치에 있어서,
    모든 워드라인이 프리차지 상태인 경우 제1 논리상태가 되는 로우 어드레스 스트로브 아이들 신호와 리드(READ)시에 데이터 출력핀으로 내보내는 데이터가 없는 상태인 경우 제1 논리상태가 되는 데이터 아웃 오프 신호를 입력으로 하는 낸드 게이트;
    지연고정루프로부터 출력되는 라이징 엣지 클럭신호와 클럭을 인에이블시키기 위한 클럭인에이블신호를 입력으로 하는 제1 앤드 게이트;
    상기 제1 앤드 게이트의 출력을 인버팅하는 제1 인버터;
    상기 낸드 게이트의 출력을 입력으로 하고, 상기 제1 인버터의 출력을 클럭으로 이용하는 디 플립플롭;
    상기 디 플립플롭의 출력을 인버팅하는 제2 인버터; 및
    상기 제1 앤드 게이트의 출력과 상기 제2 인버터의 출력을 입력으로 하는 제2 앤드 게이트
    를 포함하는 것을 특징으로 하는 클럭 드라이버.
  3. 반도체 기억 장치에 있어서,
    모든 워드라인이 프리차지 상태인 경우 제1 논리상태가 되는 로우 어드레스 스트로브 아이들 신호와 리드(READ)시에 데이터 출력핀으로 내보내는 데이터가 없는 상태인 경우 제1 논리상태가 되는 데이터 아웃 오프 신호를 입력으로 하는 낸드 게이트;
    지연고정루프로부터 출력되는 라이징 엣지 클럭신호와 클럭을 인에이블시키기 위한 클럭인에이블신호를 입력으로 하는 제1 앤드 게이트; 및
    상기 제1 앤드 게이트의 출력과 상기 낸드 게이트의 출력을 입력으로 하는 제2 앤드 게이트
    를 포함하는 것을 특징으로 하는 클럭 드라이버.
KR10-2002-0030187A 2002-05-30 2002-05-30 클럭 드라이버 KR100477836B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0030187A KR100477836B1 (ko) 2002-05-30 2002-05-30 클럭 드라이버
US10/331,351 US6987699B2 (en) 2002-05-30 2002-12-31 Clock driver in semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0030187A KR100477836B1 (ko) 2002-05-30 2002-05-30 클럭 드라이버

Publications (2)

Publication Number Publication Date
KR20030092506A KR20030092506A (ko) 2003-12-06
KR100477836B1 true KR100477836B1 (ko) 2005-03-23

Family

ID=29578182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0030187A KR100477836B1 (ko) 2002-05-30 2002-05-30 클럭 드라이버

Country Status (2)

Country Link
US (1) US6987699B2 (ko)
KR (1) KR100477836B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100636929B1 (ko) * 2004-11-15 2006-10-19 주식회사 하이닉스반도체 메모리 장치의 데이터 출력 회로
KR100834400B1 (ko) * 2005-09-28 2008-06-04 주식회사 하이닉스반도체 Ｄｒａｍ의 동작 주파수를 높이기 위한 지연고정루프 및 그의 출력드라이버
US7446579B2 (en) * 2005-09-28 2008-11-04 Hynix Semiconductor Inc. Semiconductor memory device having delay locked loop
JP5086572B2 (ja) * 2005-09-29 2012-11-28 エスケーハイニックス株式会社 遅延固定ループのクロックドライバー制御装置
KR100815185B1 (ko) 2005-09-29 2008-03-19 주식회사 하이닉스반도체 동기식 반도체 메모리 소자의 지연고정루프 및 그 구동방법
KR101275796B1 (ko) 2006-07-25 2013-06-18 삼성전자주식회사 전송 라인 드라이버 및 이를 포함하는 직렬 인터페이스데이터 전송 장치
KR100826649B1 (ko) * 2006-11-24 2008-05-06 주식회사 하이닉스반도체 딥 파워다운 모드 제어 회로
KR101018706B1 (ko) 2007-03-29 2011-03-04 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동방법
KR100883140B1 (ko) * 2007-11-02 2009-02-10 주식회사 하이닉스반도체 데이터 출력 제어회로, 반도체 메모리 장치 및 그의 동작방법
KR100955267B1 (ko) * 2008-04-30 2010-04-30 주식회사 하이닉스반도체 반도체 메모리장치 및 이의 동작 방법
KR100940838B1 (ko) * 2008-06-04 2010-02-04 주식회사 하이닉스반도체 반도체 집적회로의 클럭 신호 발생 장치 및 방법
KR100935602B1 (ko) * 2008-06-24 2010-01-07 주식회사 하이닉스반도체 클럭 드라이버 및 이를 포함하는 반도체 메모리 장치
US8730756B2 (en) * 2011-12-06 2014-05-20 Stmicroelectronics International N.V. Dual clock edge triggered memory

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1116349A (ja) * 1997-06-26 1999-01-22 Mitsubishi Electric Corp 同期型半導体記憶装置
KR19990063061A (ko) * 1997-12-16 1999-07-26 아끼구사 나오유끼 반도체 집적 회로 장치
JP2000195265A (ja) * 1998-12-28 2000-07-14 Nec Corp 半導体装置
KR20010007603A (ko) * 1999-06-30 2001-01-26 니시무로 타이죠 클럭 동기 회로
KR20020040443A (ko) * 2000-11-24 2002-05-30 윤종용 스탠바이 모드에서 지연동기 루프회로의 전력소모를감소시키기 위한 제어회로를 구비하는 반도체 메모리장치및 이의 파우워 다운 제어방법
KR20020095066A (ko) * 2001-06-13 2002-12-20 미쓰비시덴키 가부시키가이샤 클럭 동기형 반도체 기억 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5337285A (en) 1993-05-21 1994-08-09 Rambus, Inc. Method and apparatus for power control in devices
KR100527402B1 (ko) * 2000-05-31 2005-11-15 주식회사 하이닉스반도체 디디알 동기식메모리의 지연고정루프 장치
KR100413758B1 (ko) 2001-03-26 2003-12-31 삼성전자주식회사 지연 동기 루프를 구비하는 반도체 메모리 장치
US6570813B2 (en) * 2001-05-25 2003-05-27 Micron Technology, Inc. Synchronous mirror delay with reduced delay line taps
KR100422572B1 (ko) * 2001-06-30 2004-03-12 주식회사 하이닉스반도체 레지스터 제어 지연고정루프 및 그를 구비한 반도체 소자
US6618283B2 (en) * 2001-08-29 2003-09-09 Micron Technology, Inc. System and method for skew compensating a clock signal and for capturing a digital signal using the skew compensated clock signal
KR100401520B1 (ko) * 2001-09-20 2003-10-17 주식회사 하이닉스반도체 저전력 동작모드용 내부 강압 전원 드라이버 회로
KR100507874B1 (ko) * 2002-10-30 2005-08-17 주식회사 하이닉스반도체 클럭 동기화 회로를 구비한 동기식 반도체 메모리 장치 및클럭 동기화 회로의 클럭 트리 온/오프 제어회로

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1116349A (ja) * 1997-06-26 1999-01-22 Mitsubishi Electric Corp 同期型半導体記憶装置
KR19990063061A (ko) * 1997-12-16 1999-07-26 아끼구사 나오유끼 반도체 집적 회로 장치
JP2000195265A (ja) * 1998-12-28 2000-07-14 Nec Corp 半導体装置
KR20010007603A (ko) * 1999-06-30 2001-01-26 니시무로 타이죠 클럭 동기 회로
KR20020040443A (ko) * 2000-11-24 2002-05-30 윤종용 스탠바이 모드에서 지연동기 루프회로의 전력소모를감소시키기 위한 제어회로를 구비하는 반도체 메모리장치및 이의 파우워 다운 제어방법
KR20020095066A (ko) * 2001-06-13 2002-12-20 미쓰비시덴키 가부시키가이샤 클럭 동기형 반도체 기억 장치

Also Published As

Publication number Publication date
US6987699B2 (en) 2006-01-17
KR20030092506A (ko) 2003-12-06
US20030223279A1 (en) 2003-12-04

Similar Documents

Publication Publication Date Title
US10872646B2 (en) Apparatuses and methods for providing active and inactive clock signals
KR100528164B1 (ko) 반도체 기억 소자에서의 온 다이 터미네이션 모드 전환회로 및 그 방법
US6424590B1 (en) Semiconductor device
KR100422572B1 (ko) 레지스터 제어 지연고정루프 및 그를 구비한 반도체 소자
US7177208B2 (en) Circuit and method for operating a delay-lock loop in a power saving manner
KR100605590B1 (ko) 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치
KR100477836B1 (ko) 클럭 드라이버
KR20060075060A (ko) 반도체 기억 소자의 클럭 생성 장치 및 방법
KR101536019B1 (ko) 고속 ｄｒａｍ에서 신호들을 처리하기 위한 시스템 및 방법
US8358161B2 (en) Buffer enable signal generating circuit and input circuit using the same
US10984850B2 (en) Apparatuses and methods for switching refresh state in a memory circuit
KR100507874B1 (ko) 클럭 동기화 회로를 구비한 동기식 반도체 메모리 장치 및클럭 동기화 회로의 클럭 트리 온/오프 제어회로
US20230206986A1 (en) Low power clock injection during idle mode operations
KR100632611B1 (ko) 반도체 메모리 장치의 명령 디코더
KR100536598B1 (ko) 클럭활성화 시점을 선택하는 반도체메모리장치
KR100449638B1 (ko) 스토리지 커패시터를 포함하는 셀을 갖는 에스램의리프레쉬장치 및 그 방법
US7952957B2 (en) Circuit for generating read and signal and circuit for generating internal clock using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140221

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160223

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170223

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180223

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190220

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20200226

Year of fee payment: 16