KR100476045B1 - Fringe field switching mode LCD - Google Patents

Fringe field switching mode LCD Download PDF

Info

Publication number
KR100476045B1
KR100476045B1 KR10-2000-0075510A KR20000075510A KR100476045B1 KR 100476045 B1 KR100476045 B1 KR 100476045B1 KR 20000075510 A KR20000075510 A KR 20000075510A KR 100476045 B1 KR100476045 B1 KR 100476045B1
Authority
KR
South Korea
Prior art keywords
gate
common electrode
line
pixel
electrode
Prior art date
Application number
KR10-2000-0075510A
Other languages
Korean (ko)
Other versions
KR20020046022A (en
Inventor
이석열
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR10-2000-0075510A priority Critical patent/KR100476045B1/en
Publication of KR20020046022A publication Critical patent/KR20020046022A/en
Application granted granted Critical
Publication of KR100476045B1 publication Critical patent/KR100476045B1/en

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)

Abstract

본 발명은 게이트전극과 공통전극간의 단락 발생이 방지되도록 한 프린지 필드 스위칭(Fringe Field Switching) 모드 액정표시장치를 개시한다. 개시된 본 발명의 프린지 필드 스위칭 모드 액정표시장치는, 게이트 라인의 일부분인 게이트전극과 투명금속으로 이루어진 공통전극간 단락 발생이 방지되도록 한 FFS 모드 액정표시장치로서, 유리기판; 상기 유리기판 상에 게이트절연막의 개재하에 상호 직교하도록 배치된 복수개의 게이트 라인 및 데이터 라인; 상기 게이트 라인과 데이터 라인의 교차부에 배치된 박막트랜지스터; 상기 게이트 라인과 데이터 라인에 의해 한정된 각 화소 내에 배치된 공통전극; 및 상기 각 화소에 공통전극과 오버랩하게 배치되면서 박막트랜지스터와 콘택되게 배치된 화소전극을 포함하며, 상기 게이트전극을 포함한 게이트 라인은 상기 공통전극과의 단락 발생이 방지되도록 상기 공통전극이 형성된 유리기판 상에 절연막의 개재하에 형성되고, 상기 공통전극은, 각 화소 마다 배치되는 박스패턴과, 인접하는 박스패턴들간을 상호 연결하면서 게이트 라인 및 데이터 라인과 오버랩하게 배치되고 상기 두 배선과의 커플링 캡이 최소화되도록 하는 선폭을 갖는 연결라인으로 구성되어 매트릭스 형태로 구비되는 것을 특징으로 한다. The present invention discloses a fringe field switching mode liquid crystal display device in which a short circuit between the gate electrode and the common electrode is prevented. A fringe field switching mode liquid crystal display device of the present invention is disclosed, which comprises a glass substrate; A plurality of gate lines and data lines disposed on the glass substrate so as to be orthogonal to each other under a gate insulating film; A thin film transistor disposed at an intersection of the gate line and the data line; A common electrode disposed in each pixel defined by the gate line and the data line; And a pixel electrode disposed in contact with the thin film transistor in overlapping with the common electrode in each pixel, wherein the gate line including the gate electrode has a glass substrate on which the common electrode is formed so as to prevent a short circuit from the common electrode. The common electrode is formed on the substrate through an insulating layer, and the common electrode is overlapped with the gate line and the data line while interconnecting adjacent box patterns with a box pattern disposed for each pixel, and a coupling cap between the two wires. It is characterized in that it is composed of a connection line having a line width to minimize it is provided in a matrix form.

Description

프린지 필드 스위칭 모드 액정표시장치{Fringe field switching mode LCD}Fringe field switching mode LCD

본 발명은 액정표시장치에 관한 것으로, 보다 상세하게는, 게이트전극과 공통전극간 단락 발생이 방지되도록 한 프린지 필드 스위칭 모드 액정표시장치에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a fringe field switching mode liquid crystal display device to prevent a short circuit between the gate electrode and the common electrode.

주지된 바와 같이, 액정표시장치는 휴대형 단말기기의 정보 표시창, 노트북 PC의 화면표시기, 랩탑 컴퓨터의 모니터, 최근에 각광 받는 평판 모니터 등의 정보표시장치로 사용되고 있다. 특히, 액정표시장치는 기존의 브라운관형 모니터를 대체할 수 있는 표시장치로서 산업상 그 활용도가 매우 높으며, 그 기술의 발달로 인한 응용분야가 점차 증가되고 있는 실정이다.As is well known, liquid crystal displays are being used as information display devices such as information display windows of portable terminal devices, screen displays of notebook PCs, monitors of laptop computers, and flat panel monitors, which have recently been in the spotlight. In particular, the liquid crystal display device is a display device that can replace the conventional CRT monitor, the industrial use is very high, the application field due to the development of the technology is gradually increasing.

이러한 액정표시장치는 전형적으로 TN(Twist Nematic) 모드를 채용하여 왔다. 그런데, 상기 TN 모드는 시야각이 협소하다는 치명적인 결함이 있는 바, 이를 해결하기 위해 IPS(In Plain Switching) 모드가 제안되었고, 또한, IPS 모드가 갖는 낮은 개구율 및 투과율의 특성을 개선하고자 프린지 필드 스위칭(Fringe Field Switching; 이하, FFS) 모드가 제안되었고, 이에 대해 대한민국 특허출원 98-9243호로 출원되었다. Such liquid crystal displays typically employ Tw (Twist Nematic) mode. However, since the TN mode has a fatal defect that the viewing angle is narrow, an IPS (In Plain Switching) mode has been proposed to solve the problem, and also, to improve the characteristics of the low aperture ratio and transmittance of the IPS mode, Fringe Field Switching (hereinafter referred to as FFS) mode has been proposed and has been filed in Korean Patent Application No. 98-9243.

도 1a 및 도 1b는 종래의 FFS 모드 액정표시장치의 하부기판을 도시한 평면도 및 단면도이다. 1A and 1B are a plan view and a cross-sectional view showing a lower substrate of a conventional FFS mode liquid crystal display device.

도시된 바와 같이, 유리기판(1) 상에 게이트 라인(2)과 공통전극 라인(3)이 서로 평행하게 배치되어 있고, 상기 게이트 라인(2)과 직교하도록 데이터 라인(8)이 배치되어 있으며, 상기 게이트 라인(2)과 데이터 라인(8)의 교차부에는 박막트랜지스터(Thin Film Transistor; 이하, TFT)(10)가 배치되어 있고, 그리고, 게이트 라인(2)과 데이터 라인(8)에 의해 한정된 화소 내에는 투명 재질의 공통전극(4)이 배치되어 있으며, 아울러, 화소 내에는 공통전극(4)과 오버랩하면서 TFT(10)와 콘택되게 화소전극(6)이 배치되어져 있다. As illustrated, the gate line 2 and the common electrode line 3 are arranged in parallel on the glass substrate 1, and the data line 8 is disposed to be orthogonal to the gate line 2. A thin film transistor (TFT) 10 is disposed at the intersection of the gate line 2 and the data line 8, and is disposed on the gate line 2 and the data line 8. The common electrode 4 made of a transparent material is disposed in the pixel defined by the pixel, and the pixel electrode 6 is disposed in contact with the TFT 10 while overlapping the common electrode 4 in the pixel.

그러나, 이와 같은 종래의 구조에서는, 도 2b에 도시된 바와 같이, 게이트 라인의 일부분인 게이트전극(2a)과 공통전극(4)이 동일층에 형성되어지는 것과 관련해서 그들간에 단락이 일어날 수 있으며, 이에 따라, 액정표시장치의 불량이 유발되는 문제점이 있다. However, in such a conventional structure, as shown in FIG. 2B, a short circuit may occur between the gate electrode 2a and the common electrode 4, which are part of the gate line, in the same layer. Accordingly, there is a problem that a defect of the liquid crystal display device is caused.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 게이트전극과 공통전극간 단락 발생이 방지되도록 한 FFS 모드 액정표시장치를 제공함에 그 목적이 있다. Accordingly, an object of the present invention is to provide an FFS mode liquid crystal display device which prevents a short circuit between a gate electrode and a common electrode.

상기와 같은 목적을 달성하기 위하여, 본 발명은, 게이트 라인의 일부분인 게이트전극과 투명금속으로 이루어진 공통전극간 단락 발생이 방지되도록 한 FFS 모드 액정표시장치로서, 유리기판; 상기 유리기판 상에 게이트절연막의 개재하에 상호 직교하도록 배치된 복수개의 게이트 라인 및 데이터 라인; 상기 게이트 라인과 데이터 라인의 교차부에 배치된 박막트랜지스터; 상기 게이트 라인과 데이터 라인에 의해 한정된 각 화소 내에 배치된 공통전극; 및 상기 각 화소에 공통전극과 오버랩하게 배치되면서 박막트랜지스터와 콘택되게 배치된 화소전극을 포함하며, 상기 게이트전극을 포함한 게이트 라인은 상기 공통전극과의 단락 발생이 방지되도록 상기 공통전극이 형성된 유리기판 상에 절연막의 개재하에 형성되고, 상기 공통전극은, 각 화소 마다 배치되는 박스패턴과, 인접하는 박스패턴들간을 상호 연결하면서 게이트 라인 및 데이터 라인과 오버랩하게 배치되고 상기 두 배선과의 커플링 캡이 최소화되도록 하는 선폭을 갖는 연결라인으로 구성되어 매트릭스 형태로 구비되는 것을 특징으로 하는 FFS 모드 액정표시장치를 제공한다. In order to achieve the above object, the present invention, the FFS mode liquid crystal display device to prevent the occurrence of a short circuit between the gate electrode which is a part of the gate line and the common electrode made of a transparent metal, glass substrate; A plurality of gate lines and data lines arranged on the glass substrate so as to be orthogonal to each other under a gate insulating film interposed therebetween; A thin film transistor disposed at an intersection of the gate line and the data line; A common electrode disposed in each pixel defined by the gate line and the data line; And a pixel electrode disposed in contact with the thin film transistor in overlapping with the common electrode in each pixel, wherein the gate line including the gate electrode has a glass substrate on which the common electrode is formed so as to prevent a short circuit from the common electrode. The common electrode is formed on the substrate through an insulating layer, and the common electrode is overlapped with the gate line and the data line while interconnecting adjacent box patterns with a box pattern disposed for each pixel, and a coupling cap between the two wires. The present invention provides an FFS mode liquid crystal display comprising a connection line having a line width so as to be minimized.

삭제delete

또한, 본 발명에 따른 FFS 모드 액정표시장치는, 상기 게이트전극을 포함한 게이트 라인과 함께 각 화소 내의 화소전극 주변에 부양 형태로 형성되며 광 차단층으로 기능하는 실드 링을 더 포함하는 것을 특징으로 한다. (실시예)In addition, the FFS mode liquid crystal display device according to the present invention is characterized in that it further comprises a shield ring which is formed in a floating shape around the pixel electrode in each pixel together with the gate line including the gate electrode and functions as a light blocking layer. . (Example)

이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상술하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2c는 본 발명의 일실시예에 따른 FFS 모드 액정표시장치를 설명하기 위한 도면들로서, 여기서, 도 2a 및 도 2b는 본 발명에 따른 FFS 모드 액정표시장치의 하부기판을 도시한 평면도 및 단면도이고, 도 2c는 본 발명에 따른 FFS 모드 액정표시장치에서의 공통전극을 도시한 도면이다. 2A to 2C are diagrams for describing an FFS mode liquid crystal display device according to an exemplary embodiment of the present invention, wherein FIGS. 2A and 2B are plan views illustrating lower substrates of the FFS mode liquid crystal display device according to the present invention. And FIG. 2C is a diagram illustrating a common electrode in the FFS mode liquid crystal display according to the present invention.

도시된 바와 같이, 본 발명의 일실시예에 따른 FFS 모드 액정표시장치에 있어 하부기판은 유리기판(1) 상에 복수개의 게이트 라인(2)과 데이터 라인(8)이 상호 직교하도록 배치되어 있고, 상기 게이트 라인(2)과 데이터 라인(8)의 교차부에는 TFT(10)가 배치되어 있으며, 그리고, 상기 게이트 라인(2)과 데이터 라인(8)에 의해 한정된 화소 내에는 ITO와 같은 투명 금속으로 이루어진 공통전극(4)이 배치되어 있으며, 아울러, 상기 화소 내에는 ITO와 같은 투명 금속으로 이루어지고 공통전극(4)과 오버랩하면서 TFT(10)와 콘택되게 화소전극(6)이 배치되어져 있는 구조이다. As shown, in the FFS mode liquid crystal display according to the exemplary embodiment of the present invention, the lower substrate is disposed on the glass substrate 1 such that the plurality of gate lines 2 and the data lines 8 are perpendicular to each other. The TFT 10 is disposed at the intersection of the gate line 2 and the data line 8, and is transparent, such as ITO, in a pixel defined by the gate line 2 and the data line 8. The common electrode 4 made of metal is disposed, and the pixel electrode 6 is made of a transparent metal such as ITO and overlaps with the common electrode 4 in contact with the TFT 10 in the pixel. It is a structure.

여기서, 본 발명에 따른 공통전극(4)은 매트릭스 형태로 배치되면서 상호 연결되는 구조로 구성된다. 즉, 상기 공통전극(4)은, 도 2c에 도시된 바와 같이, 각 단위 화소 내에 배치되는 박스 패턴(4a)과, 인접하는 박스 패턴들(4a)간을 상호 연결하는 연결라인(4b)으로 구성되며, 이때, 상기 게이트 라인(2) 및 데이터 라인(8)과 오버랩되게 배치되는 연결라인(4b)은 상기 두 배선들(2, 8)과의 커플링 캡.(coupling cap.)이 최소화 될 수 있도록 그 선폭이 작게 구성된다.특별히, 본 발명에 따른 FFS 모드 액정표시장치에 있어, 각 화소에 공통전압을 인가하기 위한 별도의 공통전극 라인이 형성되지 않으며, 따라서, 각 화소에 배치된 박스 패턴(4a)에의 공통전압 인가는 박스 패턴(4a) 자신과 연결라인(4b)에 의해 이루어지게 되어, 공통전압 인가를 위한 공통전극 라인은 ITO와 같은 투명금속으로만 이루어지게 된다. Here, the common electrode 4 according to the present invention is arranged in a matrix form is configured to be connected to each other. That is, as shown in FIG. 2C, the common electrode 4 is a connection line 4b that interconnects the box pattern 4a disposed in each unit pixel and the adjacent box patterns 4a. In this case, the coupling line 4b disposed to overlap the gate line 2 and the data line 8 minimizes the coupling cap between the two wires 2 and 8. In particular, in the FFS mode liquid crystal display device according to the present invention, a separate common electrode line for applying a common voltage to each pixel is not formed. The common voltage is applied to the box pattern 4a by the box pattern 4a itself and the connection line 4b, so that the common electrode line for applying the common voltage is made only of a transparent metal such as ITO.

상기 공통전극(4)과 게이트전극을 포함한 게이트 라인(2)은, 도 2b에 도시된 바와 같이, 별도의 절연막(12)에 의해 전기적으로 절연된다. 이에 따라, 본 발명에 따른 FFS 모드 액정표시장치에 있어 게이트전극과 공통전극(4)은 상호 다른 평면 상에 배치되는 바, 그들간의 단락은 일어나지 않는다. The gate line 2 including the common electrode 4 and the gate electrode is electrically insulated by a separate insulating film 12, as shown in FIG. 2B. Accordingly, in the FFS mode liquid crystal display device according to the present invention, the gate electrode and the common electrode 4 are arranged on different planes, so that a short circuit does not occur between them.

삭제delete

삭제delete

삭제delete

이하에서는 상기한 구성의 본 발명의 일실시예에 따른 FFS 모드 액정표시장치의 제조방법을 도 2b를 참조하여 설명하도록 한다. Hereinafter, a method of manufacturing an FFS mode liquid crystal display device according to an embodiment of the present invention having the above configuration will be described with reference to FIG. 2B.

도 2b를 참조하면, 유리기판(1) 상에 ITO와 같은 투명금속을 증착한 후, 이를 패터닝하여 각 화소에 배치되는 박스 패턴(4a)과 인접하는 박스 패턴들(4a)간을 상호 연결하는 연결라인을 포함하는 공통전극을 형성한다. 그런다음, 상기 공통전극을 덮도록 기판 전면 상에 절연막(12)을 증착한다. 다음으로, 상기 절연막(12) 상에 게이트용 금속막을 증착한 후, 이를 패터닝하여 게이트전극(2a)을 포함한 게이트 라인을 형성한다. 이때, 상기 게이트전극과 공통전극 사이에 절연막(12)이 개재된 것으로 인해 상기 전극들간 단락은 발생되지 않는다. 상기 게이트전극(2a)을 포함한 게이트 라인을 덮도록 전면 상에 게이트절연막(14)을 증착한 후, 상기 게이트전극(2a) 상부의 게이트절연막 부분 상에 반도체층을 형성한다.그 다음, 상기 결과물 상에 소오스/드레인용 금속막을 증착한 후, 이를 패터닝하여 반도체층 상에 배치되는 소오스/드레인전극(8a, 8b)을 포함하여 게이트 라인과 직교하여 단위 화소를 한정하는 데이터 라인을 형성하고, 이를 통해, 게이트 라인과 데이터 라인의 교차부에 TFT(10)를 구성한다.다음으로, 결과물 상에 패시베이션막(16)을 증착한 후, 화소전극(6)과 콘택될 소오스전극(8a) 및 패드부분을 노출시키도록 상기 패시베이션막을 식각한다. 이어서, 패시베이션막 상에 ITO와 같은 투명 금속막을 증착한 후, 이를 패터닝하여 TFT(10)의 소오스전극(8a)과 콘택되면서 공통전극, 보다 정확하게는 공통전극의 박스 패턴(4a)과 오버랩되며, 아울러, 슬릿 구조를 갖는 화소전극(6)을 형성한다.Referring to FIG. 2B, a transparent metal such as ITO is deposited on the glass substrate 1, and then patterned to interconnect the box pattern 4a disposed in each pixel and the adjacent box patterns 4a. A common electrode including a connection line is formed. Then, an insulating film 12 is deposited on the entire surface of the substrate to cover the common electrode. Next, a gate metal film is deposited on the insulating film 12, and then patterned to form a gate line including the gate electrode 2a. In this case, the insulating layer 12 is interposed between the gate electrode and the common electrode so that a short circuit between the electrodes does not occur. After the gate insulating film 14 is deposited on the entire surface to cover the gate line including the gate electrode 2a, a semiconductor layer is formed on the gate insulating film portion above the gate electrode 2a. After depositing a source / drain metal film on the semiconductor layer, the semiconductor layer is patterned to form a data line defining a unit pixel orthogonal to the gate line, including source / drain electrodes 8a and 8b disposed on the semiconductor layer. The TFT 10 is formed at the intersection of the gate line and the data line. Next, after the passivation film 16 is deposited on the resultant, the source electrode 8a and the pad to be contacted with the pixel electrode 6 are formed. The passivation film is etched to expose the portion. Subsequently, a transparent metal film such as ITO is deposited on the passivation film, and then patterned and contacted with the source electrode 8a of the TFT 10 to overlap the common electrode, more precisely, the box pattern 4a of the common electrode, In addition, a pixel electrode 6 having a slit structure is formed.

도 3은 본 발명의 다른 실시예에 따른 FFS 모드 액정표시장치를 설명하기 위한 도면이다. 도시된 바와 같이, 이 실시예에 있어서는 각 화소 내의 화소전극(6) 주변에 광 차단층으로서 실드 링(shield ring; 18)이 부양(floating)된 형태로 더 구비된다. 이때, 상기 실드 링은 게이트전극을 포함한 게이트 라인(2)과 함께 형성된다. 3 is a view for explaining a FFS mode liquid crystal display device according to another embodiment of the present invention. As shown, in this embodiment, a shield ring 18 is further provided around the pixel electrode 6 in each pixel as a light blocking layer. In this case, the shield ring is formed together with the gate line 2 including the gate electrode.

삭제delete

상기한 바와 같이, 본 발명은 게이트전극과 공통전극 사이에 절연막을 개재시킴으로써 이러한 절연막에 의해 상기 전극들간 단락 발생을 방지할 수 있으며, 이에 따라, 수율을 향상시킬 수 있다. 본 발명을 특정의 바람직한 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니고 이하의 특허청구의 범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.As described above, the present invention can prevent the occurrence of a short circuit between the electrodes by the insulating film between the gate electrode and the common electrode, thereby improving the yield. While the present invention has been illustrated and described with reference to certain preferred embodiments, the invention is not limited thereto, and the invention is not limited to the spirit or field of the invention as set forth in the following claims. It will be readily apparent to one of ordinary skill in the art that various modifications and variations can be made.

도 1a 및 도 1b는 종래의 프린지 필드 스위칭 모드 액정표시장치를 하부기판을 도시한 평면도 및 단면도. 1A and 1B are a plan view and a cross-sectional view of a lower substrate of a conventional fringe field switching mode liquid crystal display device.

도 2a 내지 도 2c는 본 발명의 일실시예에 따른 프린지 필드 스위칭 모드 액정표시장치를 설명하기 위한 도면. 2A to 2C illustrate a fringe field switching mode liquid crystal display device according to an exemplary embodiment of the present invention.

도 3은 본 발명의 다른 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치를 설명하기 위한 도면. 3 is a view for explaining a fringe field switching mode liquid crystal display device according to another embodiment of the present invention;

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

1: 유리기판 2: 게이트 라인2a: 게이트전극 3: 공통전극 라인DESCRIPTION OF SYMBOLS 1: Glass substrate 2: Gate line 2a: Gate electrode 3: Common electrode line

4: 공통전극 4a: 박스패턴4b: 연결라인 6: 화소전극4: common electrode 4a: box pattern 4b: connection line 6: pixel electrode

8: 데이터 라인 8a,8b: 소오스/드레인전극10: TFT 12: 절연막8: data line 8a, 8b: source / drain electrode 10: TFT 12: insulating film

14: 게이트절연막 16 : 패시베이션막14 gate insulating film 16 passivation film

Claims (4)

게이트 라인의 일부분인 게이트전극과 투명금속으로 이루어진 공통전극간 단락 발생이 방지되도록 한 프린지 필드 스위칭 모드 액정표시장치로서, A fringe field switching mode liquid crystal display device which prevents a short circuit between a gate electrode which is a part of a gate line and a common electrode made of a transparent metal. 유리기판; 상기 유리기판 상에 게이트절연막의 개재하에 상호 직교하도록 배치된 복수개의 게이트 라인 및 데이터 라인; 상기 게이트 라인과 데이터 라인의 교차부에 배치된 박막트랜지스터; 상기 게이트 라인과 데이터 라인에 의해 한정된 각 화소 내에 배치된 공통전극; 및 상기 각 화소에 공통전극과 오버랩하게 배치되면서 박막트랜지스터와 콘택되게 배치된 화소전극을 포함하며, Glass substrates; A plurality of gate lines and data lines disposed on the glass substrate so as to be orthogonal to each other under a gate insulating film; A thin film transistor disposed at an intersection of the gate line and the data line; A common electrode disposed in each pixel defined by the gate line and the data line; And a pixel electrode disposed in contact with the thin film transistor while being overlapped with the common electrode in each pixel. 상기 게이트전극을 포함한 게이트 라인은 상기 공통전극과의 단락 발생이 방지되도록 상기 공통전극이 형성된 유리기판 상에 절연막의 개재하에 형성되고, The gate line including the gate electrode is formed under an insulating film on a glass substrate on which the common electrode is formed so as to prevent a short circuit from the common electrode. 상기 공통전극은, 각 화소 마다 배치되는 박스패턴과, 인접하는 박스패턴들간을 상호 연결하면서 게이트 라인 및 데이터 라인과 오버랩하게 배치되고 상기 두 배선과의 커플링 캡이 최소화되도록 하는 선폭을 갖는 연결라인으로 구성되어 매트릭스 형태로 구비되는 것을 특징으로 하는 프린지 필드 스위칭 모드 액정표시장치.The common electrode may include a box pattern disposed for each pixel and a connection line having overlapping with the gate line and the data line while interconnecting adjacent box patterns, and having a line width to minimize the coupling cap between the two wires. A fringe field switching mode liquid crystal display, characterized in that the configuration is provided in a matrix form. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 게이트전극을 포함한 게이트 라인과 함께 각 화소 내의 화소전극 주변에 부양 형태로 형성되며, 광 차단층으로 기능하는 실드 링을 더 포함하는 것을 특징으로 하는 프린지 필드 스위칭 모드 액정표시장치. And a shield ring formed around the pixel electrode in each pixel together with the gate line including the gate electrode and serving as a light blocking layer. 삭제delete
KR10-2000-0075510A 2000-12-12 2000-12-12 Fringe field switching mode LCD KR100476045B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0075510A KR100476045B1 (en) 2000-12-12 2000-12-12 Fringe field switching mode LCD

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0075510A KR100476045B1 (en) 2000-12-12 2000-12-12 Fringe field switching mode LCD

Publications (2)

Publication Number Publication Date
KR20020046022A KR20020046022A (en) 2002-06-20
KR100476045B1 true KR100476045B1 (en) 2005-03-10

Family

ID=27681119

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0075510A KR100476045B1 (en) 2000-12-12 2000-12-12 Fringe field switching mode LCD

Country Status (1)

Country Link
KR (1) KR100476045B1 (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100653474B1 (en) * 2003-09-26 2006-12-04 비오이 하이디스 테크놀로지 주식회사 fringe field switching liquid crystal display
KR101007206B1 (en) * 2003-12-11 2011-01-12 엘지디스플레이 주식회사 Fringe Field Switching Mode Liquid Crystal Display Device and Method for Manufacturing the same
KR20060065847A (en) * 2004-12-10 2006-06-14 에스케이씨 주식회사 Organic light-emitting diode display
KR100719922B1 (en) * 2005-03-03 2007-05-18 비오이 하이디스 테크놀로지 주식회사 Fringe field switching mode liquid crystal display
TWI617869B (en) 2006-05-16 2018-03-11 半導體能源研究所股份有限公司 Liquid crystal display device and semiconductor device
KR101529645B1 (en) * 2007-05-15 2015-06-19 엘지디스플레이 주식회사 Liquid crystal display device and method of manufacturing the same
CN101373301B (en) * 2007-08-24 2010-08-18 北京京东方光电科技有限公司 FFS type TFT-LCD array substrate structure and manufacturing method thereof
JP5199638B2 (en) * 2007-10-16 2013-05-15 株式会社ジャパンディスプレイイースト Liquid crystal display
JP5646162B2 (en) * 2009-01-23 2014-12-24 三菱電機株式会社 Thin film transistor array substrate, manufacturing method thereof, and liquid crystal display device
KR101695725B1 (en) * 2009-12-29 2017-01-24 엘지디스플레이 주식회사 Method of fabricating array substrate for liquid crystal display device
JP5398897B2 (en) * 2012-12-11 2014-01-29 株式会社ジャパンディスプレイ Liquid crystal display

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000027509A (en) * 1998-10-28 2000-05-15 김영환 Method for manufacturing liquid crystal display device with high opening ratio and high transmitting ratio

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000027509A (en) * 1998-10-28 2000-05-15 김영환 Method for manufacturing liquid crystal display device with high opening ratio and high transmitting ratio

Also Published As

Publication number Publication date
KR20020046022A (en) 2002-06-20

Similar Documents

Publication Publication Date Title
US7132305B2 (en) Method of fabricating an in-plane switching liquid crystal display device
KR100602062B1 (en) Liquid crystal display apparatus of horizontal electronic field applying type and fabricating method thereof
KR20080003078A (en) Liquid crystal display device and and method for fabricating the same
KR100470208B1 (en) Liquid crystal display apparatus of horizontal electronic field applying type and fabricating method thereof
US7884912B2 (en) Liquid crystal display device
KR20070000893A (en) Liquid crystal display apparatus of horizontal electronic field applying type and fabricating method thereof
US20010006765A1 (en) Method for manufacturing TFT LCD device
KR100476045B1 (en) Fringe field switching mode LCD
KR20110035531A (en) Liquid crystal display and fabricating method thereof
JP4650471B2 (en) Liquid crystal display device, manufacturing method thereof and electronic apparatus
KR20030058166A (en) Liquid crystal display device
KR101320651B1 (en) Method of Fabricating Liquid Crystal Display Panel Of Horizontal Electronic Fileld Applying Type
US8294862B2 (en) Liquid crystal display device and method of fabricating the same
KR20070068037A (en) Thin film transistor substrate of horizontal electronic fileld and method of fabricating the same
KR100679100B1 (en) Liquid Crystal Display Panel Of Horizontal Electronic Fileld Applying Type and Method of Fabricating the same
KR100493380B1 (en) Method for manufacturing liquid crystal display device
KR20040086927A (en) Thin film transistor array substrate of horizontal electronic field applying type and fabricating method thereof
KR100303440B1 (en) Liquid crystal display of in-plane switching mode
KR100462381B1 (en) Manufacturing method of liquid crystal display device
KR101147267B1 (en) Thin Film Transistor Substrate of Horizontal Electronic Fileld and Method of Fabricating the same
KR100341126B1 (en) LCD having high aperture ratio and high transmittance ratio and method for manufacturing the same
KR20080024823A (en) Liquid crystal display device
KR100614322B1 (en) Liquid crystal display device and manufacturing for using the same
KR100683135B1 (en) Fringe field switching mode lcd
KR100998021B1 (en) array substrate for in-plane switching mode liquid crystal display device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130305

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140218

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150216

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160222

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180222

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190226

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20200226

Year of fee payment: 16