KR100475338B1 - 와이어본더를이용한칩스케일패키지및제조방법 - Google Patents

와이어본더를이용한칩스케일패키지및제조방법 Download PDF

Info

Publication number
KR100475338B1
KR100475338B1 KR1019970051947A KR19970051947A KR100475338B1 KR 100475338 B1 KR100475338 B1 KR 100475338B1 KR 1019970051947 A KR1019970051947 A KR 1019970051947A KR 19970051947 A KR19970051947 A KR 19970051947A KR 100475338 B1 KR100475338 B1 KR 100475338B1
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
semiconductor chip
solder ball
opening
Prior art date
Application number
KR1019970051947A
Other languages
English (en)
Other versions
KR19990031293A (ko
Inventor
김재준
정도수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970051947A priority Critical patent/KR100475338B1/ko
Publication of KR19990031293A publication Critical patent/KR19990031293A/ko
Application granted granted Critical
Publication of KR100475338B1 publication Critical patent/KR100475338B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 와이어 본더를 이용한 칩 스케일 패키지 및 제조 방법에 관한 것으로서, 본 발명에 따른 와이어 본더를 이용한 칩 스케일 패키지는 반도체 칩과, 인쇄 회로 기판과, 와이어 본더에 의해 인쇄 회로 기판의 개구부에 충전되어 반도체 칩과 인쇄 회로 기판의 전도성 회로 패턴을 전기적으로 연결시키는 금충전물과,인쇄 회로 기판의 상부의 전도성 회로 패턴 끝단에 형성된 솔더 볼 패드와, 솔더 볼 패드에 실장된 솔더 볼, 및 금충전물을 보호하기 위해서 봉지된 에폭시 성형 수지를 포함하는 것을 특징으로 한다. 그리고, 본 발명의 와이어 본더를 이용한 칩 스케일 패키지 제조 방법에 따르면, 금충전물은 와이어 본더로 반도체 칩의 본딩 패드에 해당되는 상기 인쇄 회로 기판의 개구부에 금충전물을 형성시키고 와이어를형성하여 반도체 칩의 본딩 패드와 인쇄 회로 기판의 전도성 회로 패턴을 전기적으로 연결시키는 단계와, 와이어 절단기로 와이어를 절단하여 인쇄 회로 기판의 개구부에 대해 돌출된 금충전물만을 남기는 단계를 통하여 형성된다. 따라서, 본 발명은 기존의 조립 공정에서 사용되는 설비를 그대로 이용하여 칩 스케일 패키지를 제조할 수 있고, 그 구조면에서도 단순하여 제조 비용 측면이나 수율면에서도 우수하다는 이점이 있다.

Description

와이어 본더를 이용한 칩 스케일 패키지 및 제조 방법{Chip Scale Package using wire bonder and manufacture method for the same}
본 발명은 와이어 본더를 이용한 칩 스케일 패키지 및 제조 방법에 관한 것으로서, 더욱 상세하게는 인쇄 회로 기판에 반도체 칩을 접착시켜 실현하는 칩 스케일 패키지에 있어서, 반도체 칩의 본딩패드와 인쇄 회로 기판에 형성된 전도성 회로 패턴의 전기적 연결을 와이어 본더를 사용하여 실현한 칩 스케일 패키지 제조 방법에 관한 것이다.
전자기기의 소형화, 경량화, 대용량화, 다기능화 등의 추세에 따라 점차 여러 가지 기능들을 요구하는 전자 부품의 조립이 요구되고 있다. 이에 따라 반도체도 고집적화, 대용량화, 다핀화 등이 요구되며, 반도체 칩의 실장기술도 높은 실장밀도를 요구하게 되었다.
통상의 반도체 칩 패키지는 패키지 크기에 비해 칩 크기에 대한 제약이 많다. 이는 패키지 구조상 다이 패드를 기본적으로 배치하여야 하고, 또한 다이 패드와 내부 리드들 간의 공간은 최소한 리드 프레임의 두께만큼은 확보되어야 하므로 실제 실장 가능한 칩의 크기는 패키지 크기의 약 70%가 일반적인 한계이다.
이러한 한계를 극복하기 위하여, 최근 탭(TAB), 볼 그리드 어레이(Ball Grid Array) 또는 칩만을 실장하는 방법인 칩 온 보드(Chip On Board)등과 같은 칩 스케일 패키지로 변화되고 있다. 그러나, 통상적인 칩 스케일 패키지를 구현하기 위해서 막대한 신규 장비의 구입 및 그 패키지의 제조에 있어서 각기 개별로 제조가 이루어지기 때문에 각 패키지의 제조 단가가 높아지는 단점을 내포하고 있다.
도 1은 테세라(Tessera)사의 칩 스케일 패키지를 나타내는 단면도이다.
도 1과 같은 구조의 칩 스케일 패키지(10)를 개발한 회사는 테세라(Tessera), 엔이씨(NEC), 지이(GE) 등 이다. 이러한 마이크로 볼 그리드 어레이(μ BGA) 형태의 칩 스케일 패키지(10)의 구조는 반도체 칩(12)의 상부면 상에 형성된 본딩 패드(14)들이 그에 각기 대응되는 금(金)의 플랙시블(Flexible) 패턴(16)과 전기적으로 연결되어 있고, 이 플랙시블 패턴(16)은 외부와의 접속단자의 역할을 하는 솔더 범프(18)와 전기적으로 연결되어 있다. 그리고, 플랙시블 패턴(16)의 상부에는 관통 구멍들을 갖는 폴리이미드 재질의 절연 필름(20)이 부착되어 있으며, 반도체 칩(12) 상부면의 본딩 패드(14)들이 형성되지 않은 부분과 플랙시블 패턴(16) 사이에는 탄성을 갖는 고분자 물질인 엘라스토머(22 ; Elastomer)가 개재되어 있다. 그리고 플랙시블 패턴(16)과 전기적으로 연결되어 있는 본딩 패드들(14) 및 연결부위를 보호하기 위하여 포팅(Potting) 등의 방법으로 에폭시 성형 수지(24)에 의해서 봉지되어 있다.
이와 같은 구조를 갖는 패키지는 일종의 μBGA 패키지로써 번인 검사가 가능하며, 고밀도 실장이 가능한 플립 칩의 상호 접속 기술이다. 그러나 대부분의 공정이 현재 사용되고 있는 설비로 제조하기 어려운 공정이고 단위 공정별로 제조가 각기 개별로 진행되기 때문에 대량 생산이 되지 않는 단점이 있다.
도 2는 미찌비시(Mitsubishi)사의 칩 스케일 패키지를 나타내는 단면도이다.
도 2를 참조하면, 칩 스케일 패키지(30) 구조는 반도체 칩(32)의 상부면 중심 부분에 형성된 본딩 패드들(34)이 각기 대응되는 솔더 범프들(36)과 반도체 칩(32) 상부면에 형성된 회로 패턴들(38)에 의해서 각기 전기적으로 연결되어 있다. 그리고 반도체 칩(32)과 회로 패턴들(38)을 포함하는 전기적 연결 부분을 외부의 환경으로부터 보호하기 위해서 에폭시 성형 수지(40)에 의해 봉지되어 있고, 솔더 범프들(36)의 일부분이 에폭시 성형 수지(40)에 대해 노출되게 형성된 구조를 갖는다.
이와 같은 구조의 패키지는 반도체 칩 상부면에 회로 패턴들이 형성되어 있기 때문에 본딩 패드의 위치에 제한을 받지 않는 동시에 TSOP(Thin Small Outline Package)와 같은 신뢰성이 보장되는 장점이 있다.
그러나 이러한 구조도 기존의 조립(Assembly) 공정으로는 제조하기 어렵고, 주로 팹(FAB) 공정 기술을 사용하여 한다. 그러므로 팹 공정에서 회로 패턴들을 제조하기 때문에 공정이 복잡해지고, 제조 비용이 증가하는 문제점이 있다.
따라서, 본 발명의 목적은 기존의 조립 공정에서 사용되는 설비를 그대로 이용할 수 있고, 구조면에서도 단순하여 제조 비용 측면이나 수율면에서도 우수한 칩 스케일 패키지 제조방법을 제공하는 데 있다.
본 발명은 와이어 본더를 이용한 칩 스케일 패키지로서, 활성면에 패시베이션층과 본딩 패드가 형성된 반도체 칩과, 전도성 회로 패턴이 상면 또는 내부에 일정하게 형성되고 반도체 칩의 본딩 패드에 해당되는 부분에 개구부가 형성되어 있으며 반도체 칩의 활성면에 비전도성 접착제로 접착된 인쇄 회로 기판과, 와이어 본더에 의해 인쇄 회로 기판의 개구부에 충전되어 반도체 칩과 인쇄 회로 기판의 전도성 회로 패턴을 전기적으로 연결시키는 금충전물과, 전도성 회로 패턴의 끝단에 형성된 솔더 볼 패드와, 솔더 볼 패드에 실장된 솔더 볼, 및 금충전물을 보호하기 위해서 봉지된 에폭시 성형 수지를 포함하는 것을 특징으로 한다.
본 발명에 따른 와이어 본더를 이용한 칩 스케일 패키지는 인쇄 회로 기판상의 개구부에 돌출된 금충전물의 높이가 인쇄 회로 기판의 전도성 회로 패턴과 전기적으로 연결되도록 인쇄 회로 기판면보다 높은 것이 바람직하다.
본 발명에 따른 와이어 본더를 이용한 칩 스케일 패키지는 솔더 볼 패드를 만들기 위한 방법이 스크린 프린팅(Screen Printing)방법 또는 디스팬싱(Dispensing)방법 중 어느 하나인 것이 바람직하다.
본 발명에 따른 와이어 본더를 이용한 칩 스케일 패키지는 인쇄 회로 기판상의 개구부에 대해 돌출된 금충전물을 보호하기 위한 방법이 포팅(Potting)방법으로이루어진 것이 바람직하다.
한편, 상기 목적을 달성하기 위한 본 발명에 따른 와이어 본더를 이용한 칩스케일 패키지 제조 방법은 본딩 패드를 제외한 활성면에 패시베이션층이 형성된 반도체 칩을 준비하는 단계와, 반도체 칩의 본딩 패드에 대응되는 부분에 개구부가 형성되어 있고 상부 또는 내부에 전도성의 회로 패턴이 형성된 인쇄 회로 기판을 준비하는 단계와, 반도체 칩과 인쇄 회로 기판을 접착제로 접착시키는 단계와, 와이어 본더로 반도체 칩의 본딩 패드에 해당되는 인쇄 회로 기판의 개구부에 금충전물을 형성시키고 와이어를 형성하여 반도체 칩의 본딩 패드와 인쇄 회로 기판의 전도성 회로 패턴을 전기적으로 연결시키는 단계와, 와이어 절단기로 와이어를 절단하여 인쇄 회로 기판의 개구부에 대해 돌출된 금충전물만을 남기는 단계와, 인쇄 회로 기판의 전도성 회로 패턴에 솔더 볼이 올라갈 수 있는 솔더 볼 패드를 만드는단계와, 솔더 볼 패드에 솔더 볼을 올리고 리플로우 솔더(Reflow Solder)하여 솔더볼 패드에 솔더 볼을 융착시키는 단계, 및 인쇄 회로 기판상의 개구부에 대해 돌출된 금충전물을 보호하기 위하여 에폭시 성형 수지로 봉지하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 와이어 본더를 이용한 칩 스케일 패키지 제조 방법은 (c)단계에서 다이 본더로 반도체 칩과 인쇄 회로 기판을 접착시키는 것이 바람직하다.
본 발명에 따른 와이어 본더를 이용한 칩 스케일 패키지 제조 방법은 와이어본더에 사용되는 금선의 직경이 인쇄 회로 기판의 개구부의 넓이 보다 큰 것이 바람직하다.
본 발명에 따른 와이어 본더를 이용한 칩 스케일 패키지 제조 방법은 인쇄 회로 기판상의 개구부에 돌출된 금충전물의 높이는 인쇄 회로 기판의 전도성 회로패턴과 전기적으로 연결되도록 인쇄 회로 기판면보다 높은 것이 바람직하다.
본 발명에 따른 와이어 본더를 이용한 칩 스케일 패키지 제조 방법은 솔더 볼 패드를 만들기 위한 방법이 스크린 프린팅 방법 또는 디스팬싱 방법 중 어느 하나인 것이 바람직하다.
본 발명에 따른 와이어 본더를 이용한 칩 스케일 패키지 제조 방법은 인쇄 회로 기판상의 개구부에 대해 돌출된 금충전물을 보호하기 위한 방법이 포팅 방법으로 이루어진 것이 바람직하다.
이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
도 3은 본 발명에 따른 칩 스케일 패키지의 단면도이다.
도 3을 참조하면, 본 발명의 칩 스케일 패키지(50) 구조는 반도체 칩(52)이전도성의 회로 패턴(59)이 형성된 인쇄 회로 기판(58)을 매개로 하여 외부 접속 단자인 솔더 볼(64)과 전기적으로 연결된 구조이다.
인쇄 회로 기판(58)은 전도성의 회로 패턴(59)들이 상면 또는 내부에 일정하게 형성되어 있고, 반도체 칩(52)의 본딩 패드(54)에 해당하는 부분이 개구되어 있는 구조이다. 이런 인쇄 회로 기판(58)은 반도체 칩(52)의 활성면에 형성된 패시배이션층(56 ; Passivation) 위에 비전도성의 접착제(57)로 접착되어 있고, 본딩 패드(54)의 개구부는 와이어 본더에 의해서 금충전물(60)로 충전되어 인쇄 회로 기판(58) 상면 또는 내부의 회로 패턴(59)과 전기적으로 연결되어 있으며, 금충전물(60)은 에폭시 성형 수지(88)로 봉지되어 있다. 그리고 인쇄 회로 기판(58) 상면에형성된 회로 패턴(59)의 끝단에는 솔더 볼 패드(62)가 형성되고, 그 위에 솔더 볼(64)이 올라간 구조이다.
도 4a는 반도체 칩을 인쇄 회로 기판에 접착시키는 단계의 단면도, 도 4b 내지 4d는 와이어 본더를 이용하여 반도체 칩의 본딩 패드와 인쇄 회로 기판의 전도성 회로 패턴을 전기적으로 연결시키는 단계의 단면도, 도 4e와 4f는 와이어 절단기로 와이어를 절단시키는 단계의 단면도, 도 4g와 4h는 스크린 프린팅 방법으로 솔더 볼 패드를 형성시키는 단계의 단면도, 도 4i는 솔더 볼 패드에 솔더 볼을 올려 놓는 단계의 단면도이다.
도 4a 내지 4i를 참조하여, 본 발명에 따른 칩 스케일 패키지(50)의 제조방법에 대하여 설명하면, 본딩 패드(54)를 제외한 활성면에 패시베이션층(56)이 형성된 반도체 칩(52)에 인쇄 회로 기판(58)을 비전도성의 접착제(57)로 접착시킨다. 이때, 반도체 칩(52)과 인쇄 회로 기판(58)의 접착은 종래의 다이 본더(도시 안됨)로 가능하다. 상술한 인쇄 회로 기판(58)은 기판 내부와 상면에 소정의 전도성 물질로 회로 패턴(59)이 형성되어 있고, 반도체 칩(52)의 본딩 패드(54)에 해당되는개구부를 갖고 있다. 이 개구부는 반도체 칩(52)의 본딩 패드(54)의 크기보다 넓게형성되어 있다.
다음은 반도체 칩(52)의 본딩 패드(54)와 인쇄 회로 기판(58)에 형성된 전도성의 회로 패턴(59)을 전기적으로 연결시키기 위해 와이어 본더(70)를 이용한다. 먼저 캐필러리(72)의 팁에 금볼(74)을 형성하여 인쇄 회로 기판(58)의 개구부 안쪽의 본딩 패드(54)에 가압하여 열압착시키고, 캐필러리(72)를 반도체 칩(52)과 일정거리로 떨어져 있는 보조기판(76)으로 이동시켜 와이어(75)를 형성한다. 이때 사용되는 금선(73)의 직경은 인쇄 회로 기판(58)의 개구부의 공간을 충분히 메울 수 있고 인쇄 회로 기판(58)의 상부면에 대해서 일정부분 돌출될 수 있어야 하기에, 기존에 사용되는 금선보다 다소 굵은 약 2 mil정도 이다. 그러나 인쇄 회로 기판(58)의 개구부 크기에 따라 금선의 크기는 정해질 수 있다. 이렇게 와이어(75)가 형성되면, 와이어 절단기(78)로 와이어(75)를 절단하여, 인쇄 회로 기판(58)의 개구부에 대해 돌출된 금충전물(60)만을 남긴다. 즉, 와이어 절단기(78)로 절단된 금충전물(60)은 인쇄 회로 기판(58)에 형성된 전도성 회로 패턴(59)과 서로 전기적으로 연결된다.
이와 같이 반도체 칩(52)과 인쇄 회로 기판(58)을 접착하고 전기적으로 연결한 후, 반도체 칩(52)이 실장된 인쇄 회로 기판(58)을 외부의 접속단자(도시 안됨)와 연결시키기 위한 솔더 볼이 안착되는 솔더 볼 패드(62)가 인쇄 회로 기판(58)에형성된다. 여기서, 솔더 볼 패드(62)에 플럭스를 도포하는 방법은 스크린 프린팅 방법 또는 디스팬싱 방법 중 어느 하나인 것이 바람직하다.
그 중 스크린 프린팅 방법을 설명하면, 인쇄 회로 기판(58)면의 일정한 곳에형성시킬 솔더 볼 패드(62)영역에 해당되는 관통 구멍을 갖는 금속마스크(80)를 정렬시키고, 금속 마스크(80) 상면에 주성분이 로진(Rosin)인 플럭스(82)를 공급한다. 공급된 플럭스(82)는 스퀴지(84 ; Squeegee)에 의해서 금속 마스크(80)의 관통구멍에 밀어 넣어진다. 그 다음에 솔더 볼 정렬 장비(도시 안됨)를 이용하여 자동으로 금속 마스크(80)에 솔더 볼(64)을 투입하여 솔더 볼(64)을 플럭스의 솔더 볼 패드(62)에 부착시킨다. 최종적으로 약 23O℃ 이상의 온도에서 진행되는 리플로우솔더(Reflow Solder) 공정에 의해 솔더 볼 패드(62)에 솔더 볼(64)을 융착시킨다.
이 때, 리플로우 솔더 공정 이후에 솔더 볼(64) 주위에 남게되는 플럭스(82)는 인쇄 회로 기판(58)을 오염시키는 오염원으로 작용하기 때문에 유기용제를 이용하여 플럭스(82)를 제거하는 세정 공정을 한다.
마지막으로 인쇄 회로 기판(58)상에 형성된 금충전물(60)을 보호하기 위하여 포팅(Potting)방법으로 에폭시 성형수지(88)로 봉지한다.
이와 같이 본 발명은 기존의 다이 본더로 인쇄 회로 기판을 반도체 칩에 접착시킬 수 있으며, 반도체 칩과 인쇄 회로 기판의 전기적 연결은 와이어 본더를 이용할 수 있기 때문에 기존의 마이크로 볼 그리드 어레이형 칩 스케일 패키지와 같이 팹(FAB)공정이나 새로운 설비를 거의 사용하지 않고도 우수한 칩 스케일 패키지를 얻을 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 따른 와이어 본더를 이용한 칩 스케일 패키지 및 제조 방법은 팹 공정에서 칩 스케일 패키지를 제조할 필요가 없어지며, 새로운 설비를 사용하지 않고 기존에 사용되는 다이 본더, 와이어 본더 등의 조립 공정에서 사용되는 설비로 제조가 가능하기 때문에 제조 비용을 크게 줄일 수있다. 그리고, 공정이 단순화되기에 제조 비용 측면이나 수율면에서도 우수하다.
도 1은 테세라(Tessera)사의 칩 스케일 패키지를 나타내는 단면도,
도 2는 미찌비시(Mitsubishi)사의 칩 스케일 패키지를 나타내는 단면도,
도 3은 본 발명에 따른 칩 스케일 패키지의 단면도,
도 4a는 반도체 칩을 인쇄 회로 기판에 접착시키는 단계의 단면도,
도 4b 내지 4d는 와이어 본더를 이용하여 반도체 칩의 본딩 패드와 인쇄 회로 기판의 전도성 회로 패턴을 전기적으로 연결시키는 단계의 단면도,
도 4e와 4f는 와이어 절단기로 와이어를 절단시키는 단계의 단면도,
도 4g와 4h는 스크린 프린팅 방법으로 솔더 볼 패드를 형성시키는 단계의 단면도,
도 4i는 솔더 볼 패드에 솔더 볼을 올려놓는 단계의 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
10, 30, 50 : 칩 스케일 패키지 12, 32, 52 : 반도체 칩
14, 34, 54 : 본딩 패드 58 : 인쇄 회로 기판
59 : 전도성 회로 패턴 60 : 금충전물
62 : 솔더 볼 패드 64 : 솔더 볼

Claims (10)

  1. 활성면에 패시베이션층과 본딩 패드가 형성된 반도체 칩;
    전도성 회로 패턴이 상면 또는 내부에 일정하게 형성되고, 상기 반도체 칩의 본딩 패드에 해당되는 부분에 개구부가 형성되어 있으며, 상기 반도체 칩의 활성면에 비전도성 접착제로 접착된 인쇄 회로 기판;
    와이어 본더에 의해 상기 인쇄 회로 기판의 상기 개구부에 충전되어 상기 반도체 칩과 상기 인쇄 회로 기판의 상기 전도성 회로 패턴을 전기적으로 연결시키는 금충전물;
    상기 전도성 회로 패턴의 끝단에 형성된 솔더 볼 패드;
    상기 솔더 볼 패드에 실장된 솔더 볼; 및
    상기 금충전물을 보호하기 위해서 봉지된 에폭시 성형 수지;를 포함하는 것을 특징으로 하는 와이어 본더를 이용한 칩 스케일 패키지.
  2. 제 1항에 있어서, 상기 인쇄 회로 기판 상의 상기 개구부에 돌출된 금충전물의 높이는 상기 인쇄 회로 기판의 상기 전도성 회로 패턴과 전기적으로 연결되도록 상기 인쇄 회로 기판면보다 높은 것을 특징으로 하는 와이어 본더를 이용한 칩 스케일 패키지.
  3. 제 1항에 있어서, 상기 솔더 볼 패드를 만들기 위한 방법은 스크린 프린팅(Screen Printing) 방법 또는 디스팬싱(Dispensing) 방법 중 어느 하나인 것을 특징으로 하는 와이어 본더를 이용한 칩 스케일 패키지.
  4. 제 1항에 있어서, 상기 인쇄 회로 기판상의 상기 개구부에 대해 돌출된 금충전물을 보호하기 위한 방법은 포팅(Potting)방법으로 이루어진 것을 특징으로 하는 와이어 본더를 이용한 칩 스케일 패키지.
  5. (a) 본딩 패드를 제외한 활성면에 패시베이션층이 형성된 반도체 칩을 준비하는 단계;
    (b) 상기 반도체 칩의 본딩 패드에 대응되는 부분에 개구부가 형성되어 있고, 상부 또는 내부에 전도성의 회로 패턴이 형성된 인쇄 회로 기판을 준비하는 단계;
    (c) 상기 반도체 칩과 상기 인쇄 회로 기판을 접착제로 접착시키는 단계;
    (d) 와이어 본더로 상기 반도체 칩의 본딩 패드에 해당되는 상기 인쇄 회로 기판의 상기 개구부에 금충전물을 형성시키고 와이어를 형성하여, 상기 반도체 칩의 상기 본딩 패드와 상기 인쇄 회로 기판의 상기 전도성 회로 패턴을 전기적으로 연결시키는 단계;
    (e) 와이어 절단기로 상기 와이어를 절단하여, 상기 인쇄 회로 기판의 상기 개구부에 대해 돌출된 상기 금충전물만을 남기는 단계;
    (f) 상기 인쇄 회로 기판의 상기 전도성 회로 패턴에 솔더 볼이 올라갈 수 있는 솔더 볼 패드를 만드는 단계;
    (g) 상기 솔더 볼 패드에 솔더 볼을 올리고 리플로우 솔더(Reflow Solder)하여 상기 솔더 볼 패드에 상기 솔더 볼을 융착시키는 단계;
    (h) 상기 인쇄 회로 기판상의 상기 개구부에 대해 돌출된 상기 금충전물을 보호하기 위하여 에폭시 성형 수지로 봉지하는 단계;를 포함하는 것을 특징으로 하는 와이어 본더를 이용한 칩 스케일 패키지 제조 방법.
  6. 제 5항에 있어서, 상기 (c)단계는 다이 본더로 상기 반도체 칩과 상기 인쇄 회로 기판을 접착시키는 것을 특징으로 하는 와이어 본더를 이용한 칩 스케일 패키지 제조 방법.
  7. 제 5항에 있어서, 상기 와이어 본더에 사용되는 금선의 직경은 상기 인쇄 회로 기판의 상기 개구부의 넓이 보다 큰 것을 특징으로 하는 와이어 본더를 이용한 칩 스케일 패키지 제조 방법.
  8. 제 5항에 있어서, 상기 인쇄 회로 기판상의 상기 개구부에 돌출된 상기 금충전물의 높이는 상기 인쇄 회로 기판의 상기 전도성 회로 패턴과 전기적으로 연결되도록 상기 인쇄 회로 기판면보다 높은 것을 특징으로 하는 와이어 본더를 이용한 칩 스케일 패키지 제조 방법.
  9. 제 5항에 있어서, 상기 솔더 볼 패드를 만들기 위한 방법은 스크린 프린팅(Screen Printing)방법 또는 디스팬싱(Dispensing) 방법 중 어느 하나인 것을 특징으로 하는 와이어 본더를 이용한 칩 스케일 패키지 제조 방법.
  10. 제 5항에 있어서, 상기 인쇄 회로 기판상의 상기 개구부에 대해 돌출된 상기 금충전물을 보호하기 위한 방법은 포팅(Potting)방법으로 이루어진 것을 특징으로 하는 와이어 본더를 이용한 칩 스케일 패키지 제조 방법.
KR1019970051947A 1997-10-10 1997-10-10 와이어본더를이용한칩스케일패키지및제조방법 KR100475338B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970051947A KR100475338B1 (ko) 1997-10-10 1997-10-10 와이어본더를이용한칩스케일패키지및제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970051947A KR100475338B1 (ko) 1997-10-10 1997-10-10 와이어본더를이용한칩스케일패키지및제조방법

Publications (2)

Publication Number Publication Date
KR19990031293A KR19990031293A (ko) 1999-05-06
KR100475338B1 true KR100475338B1 (ko) 2005-05-24

Family

ID=37302692

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970051947A KR100475338B1 (ko) 1997-10-10 1997-10-10 와이어본더를이용한칩스케일패키지및제조방법

Country Status (1)

Country Link
KR (1) KR100475338B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100424168B1 (ko) * 2001-06-07 2004-03-24 주식회사 하이닉스반도체 웨이퍼 레벨 패키지의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08102474A (ja) * 1994-09-30 1996-04-16 Nec Corp 半導体装置及びその製造方法
KR970030747A (ko) * 1995-11-29 1997-06-26 황인길 반도체 패키지의 제조방법 및 그 구조
KR970053757A (ko) * 1995-12-29 1997-07-31 황인길 반도체 패키지의 그 구조
JPH09223861A (ja) * 1996-02-19 1997-08-26 Canon Inc 半導体集積回路及びプリント配線基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08102474A (ja) * 1994-09-30 1996-04-16 Nec Corp 半導体装置及びその製造方法
KR970030747A (ko) * 1995-11-29 1997-06-26 황인길 반도체 패키지의 제조방법 및 그 구조
KR970053757A (ko) * 1995-12-29 1997-07-31 황인길 반도체 패키지의 그 구조
JPH09223861A (ja) * 1996-02-19 1997-08-26 Canon Inc 半導体集積回路及びプリント配線基板

Also Published As

Publication number Publication date
KR19990031293A (ko) 1999-05-06

Similar Documents

Publication Publication Date Title
US6313521B1 (en) Semiconductor device and method of manufacturing the same
US6441478B2 (en) Semiconductor package having metal-pattern bonding and method of fabricating the same
US6356453B1 (en) Electronic package having flip chip integrated circuit and passive chip component
US6518089B2 (en) Flip chip semiconductor device in a molded chip scale package (CSP) and method of assembly
US6414849B1 (en) Low stress and low profile cavity down flip chip and wire bond BGA package
US6734557B2 (en) Semiconductor device
US6528869B1 (en) Semiconductor package with molded substrate and recessed input/output terminals
KR19980020726A (ko) 칩 스케일의 볼 그리드 어레이 패키지 및 그의 제조 방법
US20060157865A1 (en) Circuit board and manufacturing method therefor and semiconductor package and manufacturing method therefor
EP1929540A2 (en) Land grid array semiconductor device packages, assemblies including same, and methods of fabrication
US20030068847A1 (en) Semiconductor device and manufacturing method
US20200251436A1 (en) Semiconductor device package with improved die pad and solder mask design
JP2907188B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
KR20000011282A (ko) 반도체장치및그제조방법
KR100271676B1 (ko) 반도체장치용패키지및반도체장치와그들의제조방법
KR100510518B1 (ko) 반도체 장치 및 반도체 장치의 패키지 방법
KR100475338B1 (ko) 와이어본더를이용한칩스케일패키지및제조방법
KR100247508B1 (ko) 플립칩용 반도체패키지 및 그 제조 방법
JP4038021B2 (ja) 半導体装置の製造方法
US6624008B2 (en) Semiconductor chip installing tape, semiconductor device and a method for fabricating thereof
JPH0897399A (ja) 半導体チップ及びその製造方法、半導体装置及びその製造方法並に半導体装置の実装構造
KR100533761B1 (ko) 반도체패키지
US6645794B2 (en) Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR100237329B1 (ko) 칩 스케일 반도체 패키지의 구조 및 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100216

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee