KR100472612B1 - 잡음성분을줄인1비트a/d변환장치 - Google Patents

잡음성분을줄인1비트a/d변환장치 Download PDF

Info

Publication number
KR100472612B1
KR100472612B1 KR1019970014253A KR19970014253A KR100472612B1 KR 100472612 B1 KR100472612 B1 KR 100472612B1 KR 1019970014253 A KR1019970014253 A KR 1019970014253A KR 19970014253 A KR19970014253 A KR 19970014253A KR 100472612 B1 KR100472612 B1 KR 100472612B1
Authority
KR
South Korea
Prior art keywords
bit
converter
digital
signal
output
Prior art date
Application number
KR1019970014253A
Other languages
English (en)
Other versions
KR970072711A (ko
Inventor
아야따까 니시오
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR970072711A publication Critical patent/KR970072711A/ko
Application granted granted Critical
Publication of KR100472612B1 publication Critical patent/KR100472612B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/35—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement using redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명에 근거해서 아날로그 입력신호를 1비트 디지털 신호로 변환하기 위한 1비트 A/D변환회로에는, 복수개의 1비트 Σ△변조기들이 병렬로 연결되어서, 1비트 Σ△변조기들의 출력들이 가산되고 다중비트 신호로 변환되어서, 다음에 또 다른 1비트 Σ△변조기를 통해 통과된다. 따라서, 잡음성분이 줄어든다.

Description

잡음성분을 줄인 1비트 A/D변환장치
본 발명은 1비트 디지털 신호를 출력하기 위해서 아날로그 입력신호의 시그마-델타 변조를 수행하기 위해 적용되는 1비트 시그마-델타(Σ△) 변조 아날로그-디지털(A/D) 변환기와 유사한 기능을 갖는 신호처리장치에 관한 것이다.
종래의 1비트 Σ△변조 A/D변환기에 있어서는, 연산증폭기와 콘덴서의 조합으로 구성된 아날로그 적분기가 아날로그 잡음 정형(shaping)을 수행하는 변환기 내부에 적분기로 이용된다.
도 1은 종래의 1비트 Σ△변조 A/D변환기의 상세한 구조를 나타낸다. 음원(31)으로부터의 아날로그 입력신호는 저항기(32)를 통해 연산증폭기(33)의 반전 입력단자에 공급된다. 1비트 디지털-아날로그(D/A) 변환기(34)의 출력도 또한 저항기(35)를 통해 연산증폭기(33)의 반전 입력단자(-)에 공급된다.
콘덴서(36)가 연산증폭기(33)의 반전 입력단자(-)와 출력 사이에 삽입되고, 따라서 전체적으로 반전형 적분기를 구성한다. 입력신호와 피드백 1비트 신호 사이의 차동(differential)전류를 적분하여 얻어진 전압이 연산증폭기(33)에서 출력되고 비교기(37)로 공급된다.
연산증폭기(33)의 출력이 0V보다 작지 않을 때, 비교기(37)는 D-랫치에 "1"을 출력하는 반면, 연산증폭기(33)의 출력이 0V보다 작을 때, D-랫치에 "0"을 출력한다.
D-랫치(38)는 클록단자(39)에서 공급된 샘플링 클록으로 매 샘플링 주파수마다 비교기(37)의 출력을 랫치(latch)한다. D-랫치(38)는 랫치신호를 1비트 Σ△변조된 신호로 출력한다. D-랫치(38)는 또한 그 출력으로 1비트 D/A 변환기(34)의 출력을 제어한다.
D-랫치(38)의 출력이 "1"일 때, 1비트 D/A 변환기(34)는 "+αV"를 출력하는 반면, D-랫치(38)의 출력이 "0"일 때, "-αV"를 출력한다.
종래의 1비트 Σ△변조 A/D변환기(30)로는, 연산증폭기의 잔류잡음 및 왜곡 또는 콘덴서의 정확도 및 고주파수 특성과 같은 아날로그 회로와 구성성분들의 제한이 설계상의 이상(ideal)적인 잡음 정형특성 및 신호 대 잡음(S/N)비를 얻을 때 어렵게 하는 원인이 된다.
전술한 기술의 상태를 감안하면, 본 발명의 목적은 설계상의 이상적인 특성에 가까운 특성이 얻어질 수 있는 신호처리장치를 제공하는 것이다.
본 발명에 근거하여, 아날로그 입력신호를 n비트 디지털 신호로 변환하기 위해서 병렬로 연결된 m개의 n비트 시그마-델타 변조기를 포함하는 데이터변환기, 여기서 n은 1보다 크거나 같은 정수이고 m은 1보다 크거나 같은 정수이다, 그리고 데이터 변환기를 구성하는 m개의 n비트 시그마-델타 변조기의 m개의 n비트 디지털 데이터를 가산하기 위한 가산기, 그리고 가산기로부터의 가산출력을 1비트 디지털 신호로 재 변환하기 위한 1비트 시그마-델타 변조기를 갖는 1비트 A/D변환기가 제공된다.
본 발명에 근거한 신호처리장치의 구체적 실시예들을 지금부터 자세하게 설명할 것이다.
제 1실시예를 설명한다. 본 발명의 제 1실시예는 도 2에 나타낸 것처럼, 아날로그 오디오 입력신호를 1비트 디지털 오디오신호로 변환하기 위한 1비트 시그마-델타(Σ△) 변조 아날로그-디지털(A/D) 변환장치(1)이다.
이 1비트 Σ△변조 A/D변환장치(1)는 음원(2)으로부터의 아날로그 오디오 입력신호를 1비트 디지털 신호로 변환하기 위한 m개의 1비트 Σ△A/D변환기(31, 32,…, 3m)들이 병렬로 연결된 데이터변환부(3)를 갖는다. 1비트 Σ△변조 A/D변환장치(1)는 또한 데이터 변환부(3)로부터의 m개의 1비트 디지털 신호들을 가산하기 위한 디지털 가산기(4)와 디지털 가산기(4)로부터의 m비트 디지털 신호를 1비트 디지털 신호로 변환하기 위한 디지털 1비트 Σ△변환기(5)를 갖는다.
데이터 변환부(3)에 병렬로 연결된 m개의 1비트 Σ△A/D변환기(31, 32,…, 3m)들의 각각은 아날로그 입력신호를 1비트 디지털 신호로 변환한다. 1비트 Σ△A/D변환기의 구조는 도 1에 나타낸 것과 같다.
1비트 Σ△A/D변환기들 중 하나의 모든 구성성분들이 이상적인 저항기, 이상적인 콘덴서, 그리고 이상적인 연산증폭기로 구성된다면, 주파수에 대한 잡음의 진폭을 나타내는 잡음특성은 도 3에 y0으로 나타낸 것과 같다. 하지만, 실제로 저항기, 콘덴서, 그리고 연산증폭기로는, 왜곡 및 잡음이 고주파수 영역에서 비선형 특성에 의해 발생된다. 따라서, 실제의 잡음특성은 y1로 나타낸 것과 같다.
제 1실시예의 1비트 Σ△변조 A/D변환장치(1)에서는, 상기 잡음특성을 갖는 m개의 1비트 Σ△A/D변환기(31, 32,…, 3m)들로부터의 m개의 1비트 디지털 신호출력들이 디지털 가산기(4)에 의해 m비트 디지털 오디오신호로 가산되어서, 1비트 Σ△변환기(5)에 입력된다.
가산기(4)에 의한 가산을 통해, 오디오신호는 하나의 1비트 Σ△A/D변환기의 1비트 디지털 오디오신호의 m배가 된다. 반대로, 디지털 가산기(4)로 잡음성분들을 가산할 때, 1비트 Σ△A/D변환기(31, 32,…, 3m)들의 잡음성분들은 백색잡음과 같은 다른 잡음성분과는 위상이 다르다. 그러므로, 잡음성분은 하나의 1비트 Σ△A/D변환기의 잡음성분의
Figure pat00001
배가 된다.
이 이유 때문에, 오디오신호에 대한 디지털 가산기(4)의 출력과 같은 m비트 디지털 신호의 잡음이
Figure pat00002
로 비교적 줄어들고, 따라서 도 4에 y2로 나타낸 것과 같은 잡음특성을 갖는다.
예를 들어, 데이터 변환부가 16개의 1비트 Σ△A/D변환기들을 가져서 16개의 1비트 디지털 신호들이 디지털 가산기에 의해 가산되는 경우에는, 오디오신호에 대한 디지털 가산기의 가산출력과 같은 16비트 디지털신호의 잡음이 1/4로 비교적 줄어든다.
따라서 향상된 신호 대 잡음(S/N)비를 갖는 m비트 디지털 신호는 디지털 1비트 Σ△변환기(5)에 입력된다. 내부 적분기를 포함하는 전체 디지털 1비트 Σ△변환기(5)가 디지털 신호 처리구조로 구성되기 때문에, 아날로그 회로의 내부를 구성하는 1비트 Σ△A/D변환기(31, 32,…, 3m)들과 달라서 소자들 및 회로들에 영향받지 않는다. 따라서, 디지털 1비트 Σ△변환기(5)는 도 5에 y3으로 나타낸 것과 같은 잡음특성을 갖는다.
디지털 1비트 Σ△변환기(5)가 상기에서 설명한 y2의 잡음특성을 갖는 m비트 디지털 신호의 Σ△변조를 수행할 때, 디지털 1비트 Σ△변환기(5)에 의해 출력된 1비트 디지털 신호의 잡음특성은 도 6의 y4와 같이 된다.
디지털 1비트 Σ△변환기(5)에 의해 출력된 1비트 디지털 신호의 잡음특성은 도 3에 나타낸 이상적 잡음 특성(y0)에 좀 더 가깝게 된다.
따라서, 제 1실시예의 1비트 Σ△변조 A/D변환장치(1)에서는, 병렬로 연결된 m개의 1비트 Σ△A/D변환기(31, 32,…, 3m)들의 1비트 디지털 신호들이 향상된 S/N비를 갖는 m비트 디지털 신호로 디지털 가산기(4)에 의해 가산되어서, 다음에 디지털 1비트 Σ△변환기(5)에 의해 1비트 디지털 신호로 변환되기 때문에, 설계상 하나의 1비트 Σ△A/D변환기에 의해 얻어질 수 없는 이상적인 특성에 가까운 특성을 갖는 A/D변환이 실현된다.
데이터 변환부(3)는 1보다 크거나 같은 정수, 예를 들어 상기에서 설명한 병렬로 연결된 16(=m)개의 1비트 Σ△A/D변환기들 대신에 4개 또는 32개의 1비트 Σ△A/D변환기들로 병렬로 연결된 정수개의 1비트 Σ△A/D변환기들일 수도 잇다.
제 2실시예를 지금부터 설명한다. 제 2실시예도 또한 도 7에 나타낸 것처럼 아날로그 오디오 입력신호를 1비트 디지털 오디오신호로 변환하기 위한 1비트 Σ△변조 A/D변환장치(10)이다.
이 1비트 Σ△변조 A/D변환장치(10)는 디지털 저역통과 필터(11)가 디지털 가산기(4)와 디지털 1비트 Σ△변환기(5) 사이에 삽입된다는 점에서 제 1실시예의 1비트 Σ△변조 A/D변환장치(1)와 다르다.
1비트 Σ△변조 A/D변환장치(10)에서는, 디지털 가산기(4)로부터의 m비트 디지털 신호가 고주파수 영역의 잡음성분을 줄이기 위해서 디지털 저역통과 필터(11)를 통해 통과되고, 다음에 디지털 1비트 Σ△변환기(5)로 공급된다.
음원(2)으로부터의 아날로그 오디오신호는 데이터 변환부(3)를 구성하는 병렬로 연결된 m개의 1비트 Σ△변조 A/D변환기(31, 32,…, 3m)들에 공급된다. 1비트 Σ△A/D변환기(31, 32,…, 3m)들의 1비트 디지털 신호출력들은 m비트의 다중비트 디지털 신호로 변환되도록 디지털 가산기에 의해 가산된다.
이 가산을 통해, 오디오 신호는 입력신호의 m배가 되는 반면, Σ△변조의 양자화 잡음은 단지
Figure pat00003
배이다. 그러므로, S/N비기
Figure pat00004
로 비교적 줄어든다.
따라서, 디지털 저역통과 필터(11)를 통해 향산된 S/N비를 갖는 m비트의 다중비트 디지털 신호를 통과시켜서 고주파수 영역의 양자화 잡음을 줄이고 그것에 의해 다음 단에서 디지털 1비트 Σ△변환기(5)의 포화(saturation)를 방지하므로, 큰 입력이 들어갈 때 이상적인 특성에 가까운 특성 및 고정도의 안정성을 갖는 1비트 Σ△A/D변환을 실현하는 것이 가능하다.
한편, 고주파수 영역에서 양자화 잡음을 줄이기 위한 저역통과 필터의 구조에 의하면, 하드웨어 구조가 1비트 Σ△A/D변환기들의 각각과 디지털 가산기(4) 사이에 저역통과 필터를 삽입하여서 좀더 간단해 질 수 있다.
제 3실시예를 설명한다. 제 3실시예도 또한 도 8에 나타낸 것처럼 아날로그 오디오 입력신호를 1비트 디지털 오디오신호로 변환하기 위한 1비트 Σ△변조 A/D변환장치(15)이다.
이 1비트 Σ△변조 A/D변환장치(15)는 데이터 변환부(16)가 병렬로 연결된 복수인 m개의 2비트 Σ△A/D변환기(161, 162,…, 16m)들로 구성된다는 것에서 제 1실시예의 1비트 Σ△변조 A/D변환장치(1)와는 다르다.
즉, 1비트 Σ△변조 A/D변환장치(15)에서는, 음원(2)으로부터의 입력 아날로그 오디오신호는 병렬로 연결된 m개의 2비트 Σ△A/D변환기들로 구성된 데이터 변환부(16)에 입력된다. 2비트 Σ△A/D변환기(161, 162,…, 16m)들에서 출력된 2비트 디지털 신호들은 2m비트의 다중비트 디지털 데이터로 변환되도록 디지털 가산기(4)에 의해 가산된다. 2m비트의 다중비트 디지털 데이터는 디지털 1비트 Σ△변환기(5)에 의해 1비트 디지털 신호로 변환된다.
제 3실시예의 1비트 Σ△변조 A/D변환장치(15)에서는, 오디오 신호에 대한 잡음성분이 하나의 2비트 Σ△A/D변환기에 의해 출력된 2비트 디지털 신호보다 더 줄어들 수 있다.
그러므로, 1비트 Σ△변조 A/D변환장치(15)에서는 또한, 이상적인 특성에 가까운 특성을 갖는 1비트 A/D변환이 실현될 수 있다.
제 4실시예를 지금부터 설명한다. 제 4실시예도 또한 도 9에 나타낸 것처럼 아날로그 오디오 입력신호를 1비트 디지털 오디오 신호로 변환하기 위한 1비트 Σ△변조 A/D변환장치(18)이다.
이 1비트 Σ△변조 A/D변환장치(18)는 아날로그 오디오 입력신호를 p(p는 2보다 크거나 같은 정수)비트 디지털 신호로 변환하기 위한 다중비트 Σ△A/D변환기(19)를 갖고, 다중비트 디지털 Σ△A/D변환기(19)의 p비트 디지털 신호 출력을 1비트 디지털 신호로 변환하기 위한 디지털 1비트 Σ△변환기(5)를 갖는다.
다중비트 디지털 Σ△A/D변환기(19)로는, 큰 진폭을 다룰 때 왜곡 요소의 선형성이 같은 차수의 1비트 Σ△A/D변환기의 그것과 비교하여 볼 때 약간 저하된다. 하지만, S/N비가 비트의 수에 따라서 향상되기 때문에, 다중비트 디지털 Σ△A/D변환기(19)는 병렬로 연결된 많은 1비트 Σ△A/D변환기들보다 더 유용하다.
음원(2)으로부터의 아날로그 오디오신호는 다중비트 디지털 Σ△A/D변환기(19)에 입력된다. 비록 다중비트 디지털 Σ△A/D변환기가 상기에서 설명한 바와 같이 약간 저하된 왜곡 요소의 선형성으로 도 10의 y5로 나타낸 것과 같은 잡음특성을 갖더라도, S/N비는 비트의 수에 따라서 향상될 수 있다.
내부 적분기를 포함하는 전체의 디지털 1비트 Σ△변환기(5)는 디지털 신호 처리구조로 구성되기 때문에, 아날로그 회로의 내부를 구성하는 1비트 Σ△A/D변환기들과는 달리 소자나 회로에 영향을 받지 않는다. 따라서, 디지털 1비트 Σ△변환기(5)는 도 11의 y3에 나타낸 것과 같은 잡음특성을 갖는다.
디지털 1비트 Σ△변환기(5)가 상기에서 설명한 y5의 잡음특성을 갖는 p비트 디지털 신호의 Σ△변조를 수행하므로, 디지털 1비트 Σ△변환기(5)에 의해 출력된 1비트 디지털 신호의 잡음특성은 도 12의 y6과 같이 된다.
즉, 디지털 1비트 Σ△변환기(5)에 의해 출력된 1비트 디지털 신호의 잡음특성은 도 3에 나타낸 이상적인 잡음특성(y0)에 더 가깝게 된다.
따라서, 제 4실시예의 1비트 Σ△변조 A/D변환장치(18)에서는, 비트의 수에 따라서 S/N비를 향상시킬 수 있는 다중비트 Σ△A/D변환기(19)로부터의 p비트의 다중비트 디지털 신호가 디지털 1비트 Σ△변환기(5)에 의해 1비트 디지털 신호로 변환되기 때문에, 하나의 1비트 Σ△A/D변환기에 의해 얻어질 수 없는 이상적인 특성에 가까운 특성을 갖는 A/D변환이 실현된다.
제 5실시예를 지금부터 설명한다. 제 5실시예도 또한 도 13에 나타낸 것처럼 아날로그 오디오 입력신호를 1비트 디지털 오디오 신호로 변환하기 위한 1비트 Σ△변조 A/D변환장치(20)이다.
1비트 Σ△변조 A/D변환장치(20)는 샘플링 주파수(fe)로 아날로그 오디오 입력신호를 다중비트 신호로 변환하기 위한 다중비트 A/D변환기(21)를 갖는다. 1비트 Σ△변조 A/D변환장치(20)는 또한 샘플링 주파수(fs)로 다중비트 A/D변환기(21)의 출력을 오버샘플링하기 위한 오버샘플링 디지털 필터(22)를 갖고, 그리고 오버샘플링 디지털 필터(22)로부터의 다중비트 출력신호를 1비트 디지털 신호로 변환하기 위한 디지털 1비트 Σ△변환기(5)를 갖는다.
샘플링 주파수(fs)는 샘플링 주파수 44.1KHz의 정수 배로, 예를 들어 PCM 변조에 이용된다. 샘플링 주파수(fe)는 예를 들어 44.1KHz일 수도 있다.
음원(2)으로부터의 아날로그 오디오신호는 다중비트 A/D변환기(21)에 입력된다. 다중비트 변환기(21)는 샘플링 주파수(fs)보다 낮은 샘플링 주파수로 입력 아날로그 오디오 신호를 디지털 신호로 변환한다.
오버샘플링 디지털 필터(22)는 다중비트 A/D변환기(21)로부터의 디지털 신호의 샘플링 주파수를 정규 샘플링 주파수(fs)로 이용한다. 이 경우에는, 오버샘플링 디지털 필터(22)에서 출력된 디지털 신호의 잡음특성이 도 14의 y7에 나타낸 것과 같다.
내부 적분기를 포함하는 전체의 디지털 1비트 Σ△변환기(5)는 디지털 신호 처리구조에 의해 구성되기 때문에, 아날로그 회로의 내부를 구성하는 1비트 Σ△A/D변환기들과는 달리 소자 및 회로에 의해 영향을 받지 않는다. 따라서, 디지털 1비트 Σ△변환기(5)는 도 15의 y3에 의해 나타낸 잡음특성을 갖는다.
디지털 1비트 Σ△변환기(5)는 상기에서 설명한 y7의 잡음특성을 갖는 다중비트 디지털 신호의 Σ△변조를 수행하므로, 디지털 1비트 Σ△변환기(5)에 의해 출력된 1비트 디지털 신호의 잡음특성이 도 16의 y8과 같이 된다.
즉, 디지털 1비트 Σ△변환기(5)에 의해 출력된 1비트 디지털 신호의 잡음특성은 도 3에 나타낸 이상적이 잡음특성(y0)에 더 가깝게 된다.
따라서, 제 5실시예의 1비트 Σ△변조 A/D변환장치(20)는 낮은 샘플링 주파수를 갖지만 만족할 만한 오디오 대역특성을 갖는 다중비트 A/D변환을 실현할 수 있다.
상기에서 설명한 바와 같이, 본 발명의 신호처리장치에서는, 아날로그 입력신호를 n(n은 1보다 크거나 같은 정수)비트 디지털 신호로 변환하기 위한 m(m은 1보다 크거나 같은 정수)개의 n비트 시그마-델타 변환기들이 데이터 변환수단에 병렬로 연결된다.
m개의 n비트 디지털 신호들이 가산수단에 의해 가산된다. 가산수단으로부터의 m×n비트 디지털 신호는 1비트 시그마-델타 변환수단에 의해 1비트 디지털 신호로 변환된다. 따라서, 설계상 이상적인 특성에 가까운 특성을 갖는 A/D변환이 실현될 수 있다.
또한, 본 발명의 신호처리장치에서는, 아날로그 입력신호가 다중비트 데이터 변환수단에 의해 p(p는 2보다 크거나 같은 정수)비트 디지털 신호로 변환된다. p비트 디지털 신호는 1비트 시그마-델타 변환수단에 의해 1비트 디지털 신호로 변환된다. 따라서, 설계상 이상적인 특성에 가까운 특성을 갖는 A/D변환이 실현될 수 있다.
또한, 본 발명의 신호처리장치에서는, 아날로그 입력신호가 다중비트 데이터 변환수단에 의해 샘플링주파수(fs)의 다중비트 신호로 변환된다. 다중비트 변환수단의 출력은 오버샘플링 수단에 의해 샘플링 주파수(fs)보다 높은 샘플링 주파수로 처리된다. 오버샘플링 수단으로부터의 다중비트 출력신호는 1비트 시그마-델타 변환수단에 의해 1비트 디지털 신호로 변환된다. 따라서, 설계상 이상적인 특성에 가까운 특성을 갖는 A/D변환이 실현될 수 있다.
또한, 다중비트 Σ△변조 A/D변환기 또는 낮은 샘플링 주파수의 다중비트 A/D변환기가 이용될 수 있기 때문에, A/D변환의 자유도가 대단히 증가될 수 있다.
도 1은 아날로그 입력신호를 1비트 디지털 신호로 변환하기 위한 1비트 Σ△변조 A/D변환기를 나타내는 블록도이다.
도 2는 본 발명의 제 1실시예에 근거해서 병렬로 연결된 m개의 1비트 Σ△변조기를 갖는 1비트 Σ△변조 A/D변환기를 나타내는 블록도이다.
도 3은 Σ△변조기의 잡음성분의 이상적인 특성(y0)과 실제의 특성(y1)을 비교하여 주파수특성을 나타내는 그래프이다.
도 4는 본 발명의 제 1실시예에 근거해서 병렬로 연결된 m개의 1비트 Σ△변조기들을 갖는 데이터 변환부(3)로부터의 출력신호들을 가산하여 얻어진 디지털 가산기(4)로부터의 출력신호의 잡음성분의 주파수특성을 나타내는 그래프이다.
도 5는 본 발명의 제 1실시예에 근거해서 디지털 가산기(4)로부터의 m비트 디지털 신호를 1비트 디지털 신호로 재 변환하기 위한 1비트 Σ△변조기(5) 자체의 잡음특성(y3)의 주파수특성을 나타내는 그래프이다.
도 6은 본 발명의 제 1실시예에 근거해서 디지털 가산기(4)로부터의 m비트 디지털 신호를 1비트 디지털 신호로 재 변환하기 위한 1비트 Σ△변환기의 출력신호의 잡음특성(y4)의 주파수특성을 나타내는 그래프이다.
도 7은 본 발명의 제 2실시예에 근거해서 병렬로 연결된 m개의 1비트 Σ△변조기들을 갖는 1비트 Σ△변조 A/D변환기를 나타내는 블록도이다.
도 8은 본 발명의 제 3실시예에 근거해서 병렬로 연결된 m개의 2비트 Σ△변조기들을 갖는 1비트 Σ△변조 A/D변환기를 나타내는 블록도이다.
도 9는 본 발명의 제 4실시예에 근거해서 다중비트 Σ△A/D변환기의 출력이 디지털 1비트 Σ△변환기에 연결된 1비트 Σ△변조 A/D변환기를 나타내는 블록도이다.
도 10은 본 발명의 제 4실시예에 근거해서 다중비트 Σ△A/D변환기(19) 자체의 잡음특성(y5)의 주파수특성을 나타내는 그래프이다.
도 11은 본 발명의 제 4실시예에 근거해서 1비트 Σ△변환기(5) 자체의 잡음특성(y3)의 주파수특성을 나타내는 그래프이다.
도 12는 본 발명의 제 4실시예에 근거해서 다중비트 Σ△A/D변환기의 출력이 디지털 1비트 Σ△변환기에 연결되는 1비트 Σ△변조 A/D변환기의 1비트 디지털 출력신호의 잡음특성(y6)의 주파수특성을 나타내는 그래프이다.
도 13은 오버샘플링 디지털 필터(22)가 제 4실시예의 다중비트 Σ△A/D변환기와 1비트 Σ△변환기 사이에 더해지는 본 발명의 제 5실시예를 나타내는 블록도이다.
도 14는 제 5실시예의 오버샘플링 디지털 필터(22)로부터의 출력신호의 잡음특성(y7)의 주파수특성을 나타내는 그래프이다.
도 15는 제 5실시예의 1비트 Σ△변환기(5) 자체의 잡음특성(y3)의 주파수특성을 나타내는 그래프이다.
도 16은 제 5실시예에 근거해서 오버샘플링 디지털 필터(22)와 1비트 Σ△변환기를 통해 다중비트 Σ△A/D변환기의 출력에서 얻어진 1비트 디지털 출력신호의 잡음특성(y8)의 주파수특성을 나타내는 그래프이다.
* 도면의 주요부분에 대한 부호설명
1. 1비트 Σ△변조 A/D변환장치 2. 음원
3. 데이터 변환부 4. 디지털 가산기
5. 디지털 1비트 Σ△변환기

Claims (2)

  1. 아날로그 입력신호를 n비트(n은 1 이상의 정수) 디지털 신호로 변환하는 n비트 시그마-델타 변환기를 m개(m은 1 이상의 정수) 병렬로 접속하여 형성된 데이터변환 수단과,
    상기 데이터 변환수단으로부터 출력되는 m개의 n비트 디지털 신호를 가산하는 가산수단,
    상기 가산수단으로부터 출력되는 가산출력을 1비트 디지털 신호로 변환하는 디지털 1비트 시그마-델타 변환수단을 갖춘 것을 특징으로 하는 아날로그-디지털 변환기.
  2. 제 1항에 있어서,
    상기 가산수단으로부터 출력되는 가산출력을 디지털 저역통과필터를 통하여 상기 디지털 1비트 시그마-델타 변환수단에 입력하는 것을 특징으로 하는 아날로그-디지털 변환기.
KR1019970014253A 1996-04-23 1997-04-17 잡음성분을줄인1비트a/d변환장치 KR100472612B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10145196A JP3371681B2 (ja) 1996-04-23 1996-04-23 信号処理装置
JP96-101451 1996-04-23

Publications (2)

Publication Number Publication Date
KR970072711A KR970072711A (ko) 1997-11-07
KR100472612B1 true KR100472612B1 (ko) 2005-07-12

Family

ID=14301068

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970014253A KR100472612B1 (ko) 1996-04-23 1997-04-17 잡음성분을줄인1비트a/d변환장치

Country Status (3)

Country Link
US (1) US5835044A (ko)
JP (1) JP3371681B2 (ko)
KR (1) KR100472612B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AUPO316196A0 (en) * 1996-10-23 1996-11-14 Lake Dsp Pty Limited Method and apparatus for processing sigma-delta modulated signals
GB2330749B (en) * 1997-10-24 2002-08-21 Sony Uk Ltd Audio signal processor
US6154161A (en) * 1998-10-07 2000-11-28 Atmel Corporation Integrated audio mixer
EP1059832A1 (en) * 1999-06-09 2000-12-13 Sony International (Europe) GmbH Pressure transducing assembly
US6614373B1 (en) * 2000-11-29 2003-09-02 Raytheon Company Method and system for sampling a signal using analog-to-digital converters
US6456215B1 (en) 2000-11-29 2002-09-24 Raytheon Company Method and system for quantizing an input signal
US6441767B1 (en) 2000-11-29 2002-08-27 Raytheon Company Method and system for adjusting a threshold control in an analog-to-digital converter
US6429797B1 (en) 2001-07-05 2002-08-06 International Business Machines Corporation Decimation filter for a bandpass delta-sigma ADC
US6683550B2 (en) * 2001-12-14 2004-01-27 Teradyne, Inc. High precision, high-speed signal capture
EP1365515B1 (en) * 2002-05-22 2006-10-18 Freescale Semiconductor, Inc. Analog-to-digital converter arrangement and method
FR2889898B1 (fr) * 2005-08-18 2008-02-22 Dolphin Integration Sa Melangeur de signaux analogique et numerique
JP2007243394A (ja) * 2006-03-07 2007-09-20 Sharp Corp 信号処理装置
US7289054B1 (en) 2006-06-13 2007-10-30 Toyota Jidosha Kabushiki Kaisha Parallel oversampling algorithmic A/D converter and method of using the same
US7295141B1 (en) * 2006-07-17 2007-11-13 Fortemedia, Inc. Method for mixing signals with an analog-to-digital converter
US7545301B2 (en) 2006-12-05 2009-06-09 Electronics And Telecommunications Research Institute Multi-bit delta-sigma modulator
US7916054B2 (en) * 2008-11-07 2011-03-29 Baker R Jacob K-delta-1-sigma modulator

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5363101A (en) * 1992-09-07 1994-11-08 Sony Corporation Analog to digital converter
JPH07249988A (ja) * 1994-03-11 1995-09-26 Sony Corp アナログ／デジタルコンバータ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5150120A (en) * 1991-01-03 1992-09-22 Harris Corp. Multiplexed sigma-delta A/D converter
JPH06209266A (ja) * 1992-02-10 1994-07-26 Harris Corp 多重送信シグマ・デルタａ−ｄ変換器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5363101A (en) * 1992-09-07 1994-11-08 Sony Corporation Analog to digital converter
JPH07249988A (ja) * 1994-03-11 1995-09-26 Sony Corp アナログ／デジタルコンバータ

Also Published As

Publication number Publication date
KR970072711A (ko) 1997-11-07
JP3371681B2 (ja) 2003-01-27
JPH09289451A (ja) 1997-11-04
US5835044A (en) 1998-11-10

Similar Documents

Publication Publication Date Title
KR100472612B1 (ko) 잡음성분을줄인1비트a/d변환장치
US6426714B1 (en) Multi-level quantizer with current mode DEM switch matrices and separate DEM decision logic for a multibit sigma delta modulator
US5329282A (en) Multi-bit sigma-delta analog-to-digital converter with reduced sensitivity to DAC nonlinearities
US6535155B2 (en) Method and apparatus for suppressing tones induced by cyclic dynamic element matching (DEM) algorithms
US6577257B2 (en) Methods and systems for digital dither
US5369403A (en) Dual quantization oversampling digital-to-analog converter
US7116260B2 (en) Mismatch shaped analog to digital converter
EP0617516B1 (en) Sigma-delta modulator with improved tone rejection and method therefor
EP0660532B1 (en) Device and method for digitally shaping the quantization noise of an n-bit digital signal, such as for digital-to-analog conversion
US4866442A (en) Analog to digital converter employing delta-sigma modulation
US7304592B2 (en) Method of adding a dither signal in output to the last integrator of a sigma-delta converter and relative sigma-delta converter
JPH07162307A (ja) アナログ−ディジタル変換器
US7034728B2 (en) Bandpass delta-sigma modulator with distributed feedforward paths
WO1999012264A2 (en) Sigma-delta modulator with improved gain accuracy
US6940438B2 (en) Method and circuit for reducing quantizer input/output swing in a sigma-delta modulator
US7119726B2 (en) Error feedback structure for delta-sigma modulators with improved stability
JP2753126B2 (ja) ディジタル・シグマデルタ変調器
KR100766073B1 (ko) 단일 ｄａｃ 캐패시터를 이용한 멀티 비트 시그마 델타변조기 및 디지털 아날로그 변환기
JPH073953B2 (ja) コード変換器
KR100419984B1 (ko) 디지털신호뮤트방법과디지털신호뮤트방법을이용하는디지털신호처리장치와디지털신호기록장치
US11121718B1 (en) Multi-stage sigma-delta analog-to-digital converter with dither
Dijkmans et al. Sigma-Delta versus Binary Weighted AD/DA conversion, what is the most promising?
Adams et al. A novel architecture for reducing the sensitivity of multibit sigma-delta ADCs to DAC nonlinearity
KR20230112023A (ko) 반도체 장치
Finck High performance stereo bit-stream DAC with digital filter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120130

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee