KR100469284B1 - 디지털 티브이의 버퍼 뱅크 제어 장치 - Google Patents

Abstract

본 발명은 디지털 티브이에 관한 것으로, 특히 다수 개의 버퍼 제어부를 통합하여 버퍼를 공유할 수 있도록 하여 효율적인 하드웨어의 구성 및 사용이 가능하도록한 디지털 티브이의 버퍼 뱅크 제어 장치에 관한 것으로, 다수개의 기능 블록과 기능 블록들의 동작에 필요한 외부 메모리를 갖는 디지털 티브이에 있어서,다수 개의 기능 블록과 외부 메모리의 처리 용량을 고려하여 나누어진 데이터를 저장하는 다수 개의 버퍼부들;사용되는 버퍼를 뱅크 단위로 나누어 가용 뱅크의 개수를 가변시킬 수 있는 버퍼 뱅크의 구조를 갖도록 하여,데이터의 입출력 흐름에 맞추어 다중 버퍼 어드레싱에 의해 버퍼 뱅크를 제어하고, 기능 블록과 외부 메모리들 사이의 읽기와 쓰기 요청을 조절하고, 버퍼 상태를 알려주는 신호(FULL/EMPTY)의 발생 기준 위치를 조절하는 버퍼 뱅크 제어부를 포함한다.

Description

디지털 티브이의 버퍼 뱅크 제어 장치{Device for controling buffer bank of digital TV}

본 발명은 디지털 티브이에 관한 것으로, 특히 다수 개의 버퍼 제어부를 통합하여 버퍼를 공유할 수 있도록 하여 효율적인 하드웨어의 구성 및 사용이 가능하도록한 디지털 티브이의 버퍼 뱅크 제어 장치에 관한 것이다.

데이터 방송은 송신측에서 티브이용 A/V 스트림 외에 부가적인 데이터 정보를 함께 전송함으로써 화면을 통해 방송 프로그램 이외의 정보를 시청할 수 있도록 한다.

또한, 디지털 티브이에 하드 디스크와 같은 고속의 메모리 장치를 부착하여 수신되는 방송 정보를 녹화 및 재생함으로써, 별도의 녹화 장치 없이 방송 중인 프로그램을 녹화한 후, 상기 녹화된 방송 프로그램을 재생하여 시청할 수 있도록 하고 있다.

이와 같이 디지털 티브이는 다양한 종류의 영상이 입력되고 출력되는데, 본래의 영상을 원하는 영상의 크기로 변환하기 위해서는 메모리를 이용하여 데이터를 저장하여야 한다. 이 메모리는 버퍼를 통하여 데이터를 저장하고, 또 영상을 디스플레이하기 위해서 버퍼를 이용하여 저장된 데이터를 읽어오게 된다.

본래의 영상을 변환하기 위한 방법으로는 영상 데이터를 메모리에 저장하고, 그 데이터를 읽어서 변환한 후에 다시 메모리에 저장한다. 그리고 변환된 영상 데이터를 메모리에서 읽어 곧바로 디스플레이 한다.

또 다른 방법으로 본래의 영상을 메모리에 저장하고, 그 데이터를 읽음과 동시에 변환하여 디스플레이 한다. 이때 디스플레이 될 때 메모리에 사용되는 클럭이 디스플레이하는 클럭보다 빨라야 변환된 영상을 만들 수 있다.

이하에서 첨부된 도면을 참고하여 종래 기술의 디지털 티브이의 메모리 및 메모리 제어에 관하여 설명하면 다음과 같다.

도 1은 종래 기술의 버퍼와 버퍼 제어부의 구성도이다.

디지털 TV는 다양한 입력과 출력을 처리하는 것을 요구받게 되고, 이러한 요구에 맞추어 기능 블록들이 설계되는데, 일부 기능 블록은 외부 메모리를 사용하지 않고 동작한다.

또한, 일부 기능 블록은 다양한 개별적인 타이밍과 규칙에 맞추어 외부 메모리간의 데이터의 읽기/쓰기 형태가 이루어지게 된다.

이와 같이 기능 블록과 외부 메모리간의 데이터의 읽기/쓰기가 이루어질 때, 기능 블록과 메모리간의 인터페이스 수단으로 버퍼를 사용하여 기능 블록과 메모리의 상태를 알려주는 여러 가지 신호를 참고하여 데이터의 입출력을 조절하게 된다.

각 기능 블록에는 각각의 버퍼(11a)(11b)(11c)(11d)(11e)(11f)들이 할당되어 구성되고, 이 각각의 버퍼에 대해 메모리에 대해 읽기와 쓰기를 요청하는 버퍼 제어부(12a)(12b)(12c)(12d)(12e)(12f)를 할당하여 외부 메모리의 데이터 입출력을 제어하게 된다.

여기서, 각각의 버퍼 제어부(12a)(12b)(12c)(12d)(12e)(12f)들은 해당하는 버퍼(11a)(11b)(11c)(11d)(11e)(11f)의 상태뿐만 아니라 기능 블록과 외부 메모리의 상태를 정확히 파악하고 있어야 한다.

그렇지 못한 상태에서 데이터 요청이 이루어지면 버퍼에 있는 데이터를 기능 블록이 모두 처리하지 못한 상태에서 새로운 데이터를 버퍼에 유입 또는 유출시키는 상황, 즉, 처리해야 할 데이터를 일부 잃어버리는 상황이 발생하게 된다.

여기서, 기능 블록은 버퍼 제어부를 통해 자신의 타이밍 구간동안 외부 메모리 점유 요청을 외부 메모리 제어부에 하게 되며, 외부 메모리 제어부는 요청을 수락/거절하는 방식으로 메모리의 접근이 이루어진다.

기능 블록이 많아지면, 외부 메모리 제어부는 각각의 읽기/쓰기의 요청에 대해 우선 순위와 같은 일정한 규칙을 정해 요청을 순서대로 처리하게 된다.

버퍼의 크기는 기능 블록과 외부 메모리의 데이터 처리 용량, 기능 블록의 읽기/쓰기 요청의 빈번함 정도를 고려하여 결정되는데, 버퍼의 크기가 하드웨어의 크기와 직결되므로, 가장 최적화된 크기를 결정하여야 한다.

외부 메모리를 사용해야 하는 기능 블록이 증가하면 할수록 버퍼의 개수도 증가하게 되며, 개별적인 버퍼 제어부의 개수 역시 증가하게 된다. 이는 하드웨어의 증가를 나타내게 된다.

이와 같은 종래 기술의 디지털 티브이의 메모리 및 메모리 제어 장치에 관하여 더 구체적으로 설명하면 다음과 같다.

종래 기술의 디지털 티브이는 메모리와, 기능 블록간의 읽기와 쓰기 대상 데이터를 저장하는 버퍼와, 버퍼에 저장된 데이터를 메모리로 전송하는 쓰기 제어부와, 버퍼에 저장된 데이터를 기능 블록으로 전송하는 읽기 제어부로 구성된다.

읽기 제어부와 쓰기 제어부는 버퍼의 상태를 나타내는 신호인 "FULL" 또는 "EMPTY"를 메모리 제어부에 보내며, 메모리 제어부에서는 "버퍼 상태 신호"를 참고하여 "메모리 접근 허용 신호" 또는 "메모리 접근 불가 신호"를 보내 메모리 점유 요청을 제어한다.

이와 같은 방식으로 기능 블록이 버퍼에 저장된 데이터를 손실없이 처리하도록 한다.

그러나 이상에서 설명한 종래 기술에 따른 메모리 제어 장치는 다음과 같은 문제점이 있다.

첫째, 외부 메모리를 사용하는 기능 블록의 증가에 따라 버퍼의 개수도 증가하는데, 각 기능 블록이 서로의 버퍼를 공통으로 사용할 수 없다.

즉, 특정 기능 블록이 동작하지 않을 때 이 블록에 할당되어 있는 버퍼를 현재 동작중인 기능 블록이 사용할 수 없다.

둘째, 메모리 제어부에서 다수 개의 메모리 점유 요청에 대해 처리하는 동안, 주어지는 타이밍 구간 동안 자신의 요청에 대해 처리받지 못한 버퍼는 버퍼내의 데이터를 잃어버리는 상황이 발생하며, 이러한 상황을 사전에 방지하기 위해서는 기능 블록의 동작에 제약이 주어지게 된다.

이와 같은 메모리 사용의 제약 및 단지 버퍼에 데이터가 꽉 차있는지(full) 비어있는지(empty)만을 가지고 메모리를 제어하기 때문에 메모리를 효율적으로 이용하는데 그 한계가 있다.

본 발명은 이와 같은 종래 기술의 메모리 제어 장치의 문제점을 해결하기 위해 안출한 것으로, 다수 개의 버퍼 제어부를 통합하여 버퍼를 공유할 수 있도록 하여 효율적인 하드웨어의 구성 및 사용이 가능하도록한 디지털 티브이의 버퍼 뱅크 제어 장치를 제공하는데 그 목적이 있다.

도 1은 종래 기술의 버퍼와 버퍼 제어부의 구성도

도 2a와 도 2b는 버퍼 뱅크 어드레싱 방법을 나타낸 구성도

도 3은 버퍼 뱅크와 파라미터의 구성도

도 4는 본 발명에 따른 버퍼 뱅크와 버퍼 뱅크 제어부의 구성도

도 5는 4 뱅크 구조로 변형시의 구성도

도 6은 6 뱅크 구조로 변형시의 구성도

도면의 주요 부분에 대한 부호의 설명

41. 버퍼 뱅크 제어부

42a.42b.42c.42d.42e.42f. 버퍼부

상기와 같은 목적을 달성하기 위한 본 발명에 따른 디지털 티브이의 버퍼 뱅크 제어 장치는 다수개의 기능 블록과 기능 블록들의 동작에 필요한 외부 메모리를 갖는 디지털 티브이에 있어서, 다수 개의 기능 블록과 외부 메모리의 처리 용량을 고려하여 나누어진 데이터를 저장하는 다수 개의 버퍼부들;사용되는 버퍼를 뱅크 단위로 나누어 가용 뱅크의 개수를 가변시킬 수 있는 버퍼 뱅크의 구조를 갖도록 하여, 데이터의 입출력 흐름에 맞추어 다중 버퍼 어드레싱에 의해 버퍼 뱅크를 제어하고, 기능 블록과 외부 메모리들 사이의 읽기와 쓰기 요청을 조절하고, 버퍼 상태를 알려주는 신호(FULL/EMPTY)의 발생 기준 위치를 조절하는 버퍼 뱅크 제어부를 포함하는 것을 특징으로 한다.

본 발명의 다른 목적, 특성 및 잇점들은 이하에서의 실시예들의 상세한 설명을 통해 명백해질 것이다.

본 발명에 따른 디지털 티브이의 버퍼 뱅크 제어 장치의 바람직한 실시예에 관하여 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도 2a와 도 2b는 버퍼 뱅크 어드레싱 방법을 나타낸 구성도이고, 도 3은 버퍼 뱅크와 파라미터의 구성도이다.

그리고 도 4는 본 발명에 따른 버퍼 뱅크와 버퍼 뱅크 제어부의 구성도이다.

본 발명은 디지털 방송을 처리하기 위한 다수의 기능 블록들과 외부 메모리간의 버퍼 제어 장치의 제어에 관한 것으로, 메모리 읽기/쓰기의 타이밍 특성이 서로 다른 블록들간의 버퍼 제어 장치를 통합하여 하드웨어 구조를 단순화하고, 각 블록에 내장된 버퍼를 공용하도록 한 것이다.

NTSC/PAL 방송 신호와 같은 SD급 신호는 포맷 변환을 하기 전후로 화질 개선을 위한 기능 블록이 동작하게 되며, 보다 나은 화질 개선을 위해 외부 메모리와 버퍼를 사용하여 기능 블록의 동작이 이루어지는 경우가 대부분이다.

이와 같은 기능 블록은 HD급 신호에 대해서는 동작하지 않게 되므로 버퍼를 공유하지 않을 경우 상당한 하드웨어의 낭비를 초래하게 된다.

또한, 포맷 변환기는 HD급 신호에 대해 다양한 포맷 변환을 할 경우에는 상당한 메모리 국부 대역폭(local bandwidth)의 초과를 겪을 수 있으므로, 사용하지 않는 버퍼를 포맷 변환기의 버퍼로 사용하면 포맷 변환기의 외부 메모리 사용이 효율적으로 이루어질 수 있다.

본 발명은 이와 같은 사항들을 고려한 것으로, 다수 개의 기능 블록에 할당된 다수 개의 버퍼를 공통으로 사용하도록 하는 버퍼 제어부를 포함한다.

구체적으로, 도 4에서와 같이, 외부의 신호에 따라 데이터의 입출력 흐름에 맞추어 다중 버퍼의 어드레싱을 사용하여 버퍼 뱅크를 제어하는 제어 블록, 기능 블록과 외부 메모리들 사이의 읽기와 쓰기 요청을 조절하는 제어 블록, 외부 호스트로부터 레지스터 입력을 통해 결정되는 기준 위치로 FULL과 EMPTY와 같이 버퍼 상태를 알려주는 신호의 발생 기준 위치를 조절하는 제어 블록을 갖는 버퍼 뱅크 제어부(41)와, 다수 개의 기능 블록과 외부 메모리의 처리 용량을 고려하여 나누어진 데이터를 저장하는 다수 개의 버퍼부들(42a)(42b)(42c)(42d)(42e)(42f)을 포함하고 구성된다.

여기서, "버퍼 뱅크"는 버퍼부와 제어부를 구성 요소로 갖는 버퍼 구조를 의미한다.

이와 같은 본 발명에 따른 디지털 티브이의 버퍼 뱅크 제어 장치는 버퍼 제어부의 파라미터와 버퍼 구조를 외부 레지스터로 프로그래머블하게 조절할 수 있고, 자유롭게 조절되는 버퍼의 구조를 이용하여 수시로 발생될 수 있는 메모리 국부 대역폭을 조절할 수 있다.

도 2에서와 같이, 단일 버퍼의 어드레싱 방법은 하나의 버퍼에 대해 이분법을 취하여 나누어진 버퍼를 뱅크로 구분한다.

[64 어드레스]*[64 비트] 버퍼를 예를 들면, 도 2b에서와 같이 이분법을 취하여 나누어진 버퍼는 [32 어드레스]*[64 비트]*2개로 구성된다.

뱅크0과 뱅크1에 각각 접근하기 위해서는 1비트의 뱅크 어드레스(BANK ADDR.)와 5 비트의 데이터 어드레스(DATA ADDR.)를 사용한다.

다중 버퍼의 어드레싱 방법은 다수 개의 버퍼에 접근하기 위한 버퍼 어드레스를 정의하여 상기한 단일 버퍼의 어드레싱 방법에서 언급된 뱅크 어드레스와 데이터 어드레스를 조합하여 도 2a에서와 같이 각각의 뱅크에 접근할 수 있게 된다.

도 2a는 1개의 버퍼를 사용하여 2뱅크 구조로, 2개의 버퍼를 사용하여 4뱅크 구조로, 3개의 버퍼를 사용하여 6뱅크 구조로 적용하였을 때 어드레싱 방법을 나타낸다.

여기서, 일반적으로 사용되는 버퍼를 뱅크로 나누어 사용하지 않는 뱅크를 사용할 수 있도록 하여 가용할 수 있는 뱅크의 개수를 가변시킬 수 있도록한 뱅크 구조를 "버퍼 뱅크"라 정의한다.

그리고 도 3에서와 같이, 버퍼는 자신의 상태를 알리기 위해 FULL과 EMPTY신호를 메모리 제어부로 전송하게 되며, 버퍼 뱅크 구조에서 어느 뱅크의 위치에서 FULL과 EMPTY 신호를 발생시킬 것인지를 호스트의 레지스터로 조절하면서 메모리 국부 대역폭을 효율적으로 조절한다.

도 5는 4 뱅크 구조로 변형시의 구성도이고, 도 6은 6 뱅크 구조로 변형시의 구성도이다.

본 발명은 버퍼를 사용하는 기능 블록중 일부가 사용되지 않는 경우 이 기능 블록에 할당되어 있던 버퍼를 현재 버퍼를 사용하는 기능 블록에게 할당해주어 메모리 국부 대역폭의 조절을 가능하도록 하는데, 도 5와 도 6은 상기한 바와 같이 버퍼가 모두 6개라는 가정으로 만들 수 있는 뱅크 구조중 4뱅크 구조와 6뱅크 구조를 표현한 것이다.

이와 같은 본 발명에 따른 디지털 티브이의 버퍼 뱅크 제어 장치는 다수 개의 기능 블록이 다수 개의 버퍼를 사용하는 구조에서 일부 기능 블록이 사용하지 않는 버퍼를 사용하여 발생하는 메모리 국부 대역폭(local bandwidth)의 초과를 줄이고, 다수 개의 버퍼 제어부를 통합하여 보다 효율적이고 간단한 방식으로 버퍼를 공용할 수 있도록 한다.

이와 같은 본 발명에 따른 디지털 티브이의 버퍼 뱅크 제어 장치는 다음과 같은 효과가 있다.

첫째, 다수 개의 버퍼 제어부를 설계함에 있어서 중복되는 블록을 단일 개의 버퍼 제어부를 사용하여 발생할 수 있는 디자인의 복잡함을 최소화할 수 있다.

또한, 외부 메모리를 사용하는 기능 블록의 증가가 있어도 반드시 버퍼의 개수 및 버퍼 제어부를 증가시키지 않아도 된다.

이는 불필요한 하드웨어를 제거하는 것을 가능하도록 하여 제조 비용을 줄이는 효과를 갖는다.

둘째, 버퍼 제어부의 기능 제어를 레지스터를 사용하여 프로그래머블 억세스(Programmable Access)로 구현하여 버퍼 뱅크의 기능을 최대한 사용할 수 있다.

셋째, 읽기 클럭과 쓰기 클럭이 서로 다른 비동기 버퍼가 많은 구조에서 버퍼를 효율적으로 제어하고, 메모리 국부 대역폭을 효과적으로 조절할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.

따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims (5)

1. 다수개의 기능 블록과 기능 블록들의 동작에 필요한 외부 메모리를 갖는 디지털 티브이에 있어서,

   다수 개의 기능 블록과 외부 메모리의 처리 용량을 고려하여 나누어진 데이터를 저장하는 다수 개의 버퍼부들;

   사용되는 버퍼를 뱅크 단위로 나누어 가용 뱅크의 개수를 가변시킬 수 있는 버퍼 뱅크의 구조를 갖도록 하여,

   데이터의 입출력 흐름에 맞추어 다중 버퍼 어드레싱에 의해 버퍼 뱅크를 제어하고, 기능 블록과 외부 메모리들 사이의 읽기와 쓰기 요청을 조절하고, 버퍼 상태를 알려주는 신호(FULL/EMPTY)의 발생 기준 위치를 조절하는 버퍼 뱅크 제어부를 포함하는 것을 특징으로 하는 디지털 티브이의 버퍼 뱅크 제어 장치.
2. 제 1 항에 있어서, 버퍼 뱅크 제어부는 버퍼의 상태(FULL/EMPTY)에 관한 신호, 메모리 점유 요청 허가/불허 신호, 버퍼 뱅크 모드 제어에 관한 신호를 출력하여 기능 블록들이 버퍼부들을 공용할 수 있도록 하는 것을 특징으로 하는 디지털 티브이의 버퍼 뱅크 제어 장치.
3. 제 1 항에 있어서, 버퍼부들은 자신의 상태에 관한 신호(FULL/EMPTY 신호)를 버퍼 뱅크 제어부의 메모리 제어 블록으로 전송하는 것을 특징으로 하는 디지털 티브이의 버퍼 뱅크 제어 장치.
4. 제 1 항에 있어서, 버퍼 뱅크 제어부는 메모리 국부 대역폭을 조절하기 위하여, 어느 뱅크의 위치에서 FULL과 EMPTY 신호를 발생시킬 것인지를 호스트의 레지스터 입력을 통해 조절하는 디지털 티브이의 버퍼 뱅크 제어 장치.
5. 제 1 항에 있어서, 다중 버퍼 어드레싱은 뱅크 어드레스와 데이터 어드레스를 조합하여 각각의 뱅크에 접근할 수 있도록 하는 것임을 특징으로 하는 디지털 티브이의 버퍼 뱅크 제어 장치.