JP2006127423A - バス制御装置、調停装置、並びに、その方法及びプログラム - Google Patents
バス制御装置、調停装置、並びに、その方法及びプログラム Download PDFInfo
- Publication number
- JP2006127423A JP2006127423A JP2004318494A JP2004318494A JP2006127423A JP 2006127423 A JP2006127423 A JP 2006127423A JP 2004318494 A JP2004318494 A JP 2004318494A JP 2004318494 A JP2004318494 A JP 2004318494A JP 2006127423 A JP2006127423 A JP 2006127423A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- arbitration
- data
- bridge
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/4031—Coupling between buses using bus bridges with arbitration
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bus Control (AREA)
Abstract
【課題】 本発明は、簡便な設定によってデータ転送の帯域を保証できるバス制御装置を提供する。
【解決手段】 第1調停部11は、第1デバイス91及び第2デバイス92の間で時間S1ごとにデータ量Dのデータ転送が要求されることを示す帯域情報を取得する。時間S1ごとにデータ量Dの転送に見合う時間、第1デバイス91に第1バスの使用権を与えることを設定し、当該帯域情報を第2調停部12へ通知する。第2調停部12は、通知された帯域情報に基づいて、時間S1と等しいかより短い時間S2ごとにデータ量Dの転送に見合う時間、ブリッジ部21に第2バスの使用権を与えることを設定する。そして、第1調停部11及び第2調停部12は、それぞれの設定に従って、前記第1バス及び第2バスの使用権を調停する。
【選択図】 図1
【解決手段】 第1調停部11は、第1デバイス91及び第2デバイス92の間で時間S1ごとにデータ量Dのデータ転送が要求されることを示す帯域情報を取得する。時間S1ごとにデータ量Dの転送に見合う時間、第1デバイス91に第1バスの使用権を与えることを設定し、当該帯域情報を第2調停部12へ通知する。第2調停部12は、通知された帯域情報に基づいて、時間S1と等しいかより短い時間S2ごとにデータ量Dの転送に見合う時間、ブリッジ部21に第2バスの使用権を与えることを設定する。そして、第1調停部11及び第2調停部12は、それぞれの設定に従って、前記第1バス及び第2バスの使用権を調停する。
【選択図】 図1
Description
本発明は、バス制御装置、調停装置、及びその方法に関し、特に、階層バスにおいて行われるデータ転送の帯域を保証する技術に関する。
計算機システムを構成するCPUや周辺装置などのデバイスは、一般にバスと呼ばれる共通信号路によって接続される。計算機システムによっては、仕様が異なる複数のバスや、同一の仕様であっても個々に所定の電気的負荷条件を満たす複数のバスを有する階層バス構成を採ることがある。
図30は、2つのバスを有する計算機システムの一例を表す機能ブロック図である。これは、特許文献1に開示されるコンピュータシステムの主要部を表している。
図30は、2つのバスを有する計算機システムの一例を表す機能ブロック図である。これは、特許文献1に開示されるコンピュータシステムの主要部を表している。
この例のコンピュータシステムは、図に見られるように、第1バスと第2バスとを有し、両者はブリッジ部83を介して接続されている。第1調停部81は、第1デバイス91と第3デバイス93との間で第1バスの使用権を調停し、第2調停部82は、第2デバイス92と第4デバイス94との間で第2バスの使用権を調停する。ブリッジ部83は、レイテンシタイマレジスタ831、及び予測部832を有する。
レイテンシタイマレジスタ831は、1回のデータ転送でバスを占有できる最大時間を格納する。予測部832は、ブリッジ部83が第1バス上のデバイス(例えば第1デバイス91)からデータ転送要求を受け付けたときに直ちに第2バスの使用権が得られなければ、前記最大時間を参照して第2バスの使用権が得られる時期を予測する。そして、当該時期が到来すると実際のデータ転送を開始する。
その結果、そのデータ転送は、開始後前記最大時間にわたって中断することなく確実にバースト的に実行されることとなるので、中断によるオーバヘッドのない最適なデータ転送効率が得られる。
特開2000−29822号公報
しかしながら、上記従来技術のブリッジ部は、データ転送において所期の帯域、即ち周期時間ごとに転送されるデータ量を保証することについては考慮されていない。
楽曲や動画像の録音、再生などのアプリケーションでは特に、音飛びや映像の乱れを生じさせないために、アプリケーションデータの転送帯域を保証することが要求されるのだが、従来のバスブリッジはその要求に応えられないという問題がある。
楽曲や動画像の録音、再生などのアプリケーションでは特に、音飛びや映像の乱れを生じさせないために、アプリケーションデータの転送帯域を保証することが要求されるのだが、従来のバスブリッジはその要求に応えられないという問題がある。
上記の問題に鑑み、本発明は、バスシステムにおいて複数のバスを経由するデータ転送の帯域を保証し、しかもその帯域をバスごとに設定するための手間を省くバス制御装置、調停装置、及びその方法を提供することを目的とする。
上記問題を解決するため、本発明のバス制御装置は、ブリッジ手段を介して接続された第1バス及び第2バスからなるバスシステムを制御するバス制御装置であって、前記第1バス上の第1デバイスと前記第2バス上の第2デバイスとの間で行われるデータ転送の帯域に関する帯域情報を取得し、取得された帯域情報に基づいて前記第1デバイスに前記第1バスの使用権を与える第1調停手段と、前記第2バスの使用権を調停する第2調停手段と、前記帯域情報を前記第1調停手段から前記第2調停手段へ通知する通知手段とを備え、前記第2調停手段は、前記第1調停手段から通知された帯域情報に基づいて前記ブリッジ手段に前記第2バスの使用権を与えることを特徴とする。
また、前記帯域情報は、第1の周期時間と、前記第1の周期ごとに前記第1デバイスと前記第2デバイスとの間で転送されるべきデータ量である転送要求量とを表し、前記第1調停手段は、前記第1の周期ごとに含まれる、前記ブリッジ手段と前記第1デバイスとの間で前記転送要求量のデータを転送するためにかかる時間と等しいかより長い第1割当期間において、前記第1デバイスに前記第1バスの使用権を与え、前記第2調停手段は、前記第1の周期と等しいかより短い第2の周期ごとに含まれる、前記第2デバイスと前記ブリッジ手段との間で前記転送要求量のデータを転送するためにかかる時間と等しいかより長い第2割当期間において、前記ブリッジ手段に前記第2バスの使用権を与えてもよい。
この構成によれば、前記帯域情報に基づいて、前記帯域情報に示される帯域を確保するために必要な期間、前記第1デバイス及び前記ブリッジ手段にそれぞれ第1バス及び第2バスの使用権を与えることによって、データ転送の帯域を保証することができる。この構成は、とりわけ、前記第1デバイスと前記ブリッジ手段とが、それぞれ第1バス及び第2バスのマスタデバイスとなって前記データ転送を主導する場合に、好適である。
しかも、前記帯域情報は、前記第1調停手段から前記第2調停手段へ通知されるので、前記帯域情報を前記第1調停手段に対して指定するだけで、データ転送の帯域に関する本バス制御装置のコンフィギュレーションが完了する。
また、前記第2の周期を前記第1の周期と等しいかより短くする、即ち、前記第2バスの調停周期を前記第1バスの調停周期よりも短くするので、前記第1の周期ごとに、前記第1デバイスと前記第2デバイスとの間で、前記転送要求量のデータが確実に転送される。この構成は、前記第1の周期ごとに前記転送要求量のデータを必要とするアプリケーションに対して、データ転送のための極めて優れたプラットフォームを提供する。
また、前記第2の周期を前記第1の周期と等しいかより短くする、即ち、前記第2バスの調停周期を前記第1バスの調停周期よりも短くするので、前記第1の周期ごとに、前記第1デバイスと前記第2デバイスとの間で、前記転送要求量のデータが確実に転送される。この構成は、前記第1の周期ごとに前記転送要求量のデータを必要とするアプリケーションに対して、データ転送のための極めて優れたプラットフォームを提供する。
また、前記第2デバイスと前記ブリッジ手段との間での一回のデータ転送で、前記転送要求量よりも少ないバースト転送量までのデータを転送可能であり、前記第2調停手段は、前記第2の周期ごとに含まれる、全部で前記第2割当期間の長さ以上となる複数回の個別割当期間において、前記ブリッジ手段に前記第2バスの使用権を与え、各個別割当期間は、前記第2デバイスと前記ブリッジ手段との間で前記バースト転送量のデータを転送するためにかかる時間と等しいとしてもよい。
前記第2割当期間が前記個別割当期間の整数倍でない場合に、前記第2割当期間連続して前記ブリッジ手段に前記第2バスの使用権を与えると最後のバースト転送が中断される事態が生じるのだが、この構成によれば、そのような事態を回避できる。
これにより、バースト転送の中断によるオーバヘッドのない最適なデータ転送効率が得られる。
これにより、バースト転送の中断によるオーバヘッドのない最適なデータ転送効率が得られる。
また、前記バス制御装置は、前記ブリッジ手段を含んで構成され、前記ブリッジ手段は、前記第1デバイスと前記第2デバイスとの間で転送されるデータを、前記転送要求量よりも少ない保持量まで保持可能な記憶部を有し、前記第1調停手段は、前記第1の周期ごとに含まれる、全部で前記第1割当期間の長さ以上となる複数回の第1個別割当期間において、前記第1デバイスに前記第1バスの使用権を与え、前記第2調停手段は、前記第2の周期ごとに含まれる、全部で前記第2割当期間の長さ以上となる複数回の第2個別割当期間において、前記ブリッジ手段に前記第2バスの使用権を与え、各第1個別割当期間は、前記ブリッジ手段及び前記第1デバイス間で前記保持量のデータを転送するためにかかる時間と等しく、かつ、各第2個別割当期間は、前記第2デバイス及び前記ブリッジ手段間で前記保持量のデータを転送するためにかかる時間と等しいとしてもよい。
前記第1デバイス及び前記ブリッジ手段に、それぞれ第1バス及び第2バスの使用権を連続的に与えると、前記保持量を上回るデータが集中的に供給されることとなって前記ブリッジ手段へ新たな転送データを保持できなくなり、データ転送に待ちが生じるのだが、この構成によれば、そのような事態を回避できる。
これにより、データ転送の待ちによるオーバヘッドのない最適なデータ転送効率が得られる。
これにより、データ転送の待ちによるオーバヘッドのない最適なデータ転送効率が得られる。
また、前記バス制御装置は、前記ブリッジ手段を含んで構成され、前記ブリッジ手段は、前記転送要求量と等しいかより多くのデータを保持可能な記憶部を有し、前記記憶部のうちの前記転送要求量のデータを保持可能な部分を前記第1デバイスと前記第2デバイスとの間で転送されるデータを保持するために占用してもよい。
この構成によれば、前記ブリッジ手段は、前記第1の周期ごとに供給される上限量となる前記転送要求量のデータを確実に保持し、そして前記第1バス及び第2バスは前記第1の周期ごとに前記転送要求量のデータを転送するので、前記ブリッジ手段が新たな転送データを保持できなくなる事態が生じない。
この構成によれば、前記ブリッジ手段は、前記第1の周期ごとに供給される上限量となる前記転送要求量のデータを確実に保持し、そして前記第1バス及び第2バスは前記第1の周期ごとに前記転送要求量のデータを転送するので、前記ブリッジ手段が新たな転送データを保持できなくなる事態が生じない。
これにより、データ転送の待ちによるオーバヘッドのない最適なデータ転送効率が得られる。
また、本発明のバス制御装置は、第1ブリッジ手段を介して接続された第1バス及び第2バス、並びに第2ブリッジ手段を介して前記第2バスに接続された第3バスからなるバスシステムを制御するバス制御装置であって、前記第1バス上の第1デバイスと前記第3バス上の第2デバイスとの間で行われるデータ転送の帯域に関する帯域情報を取得し、取得された帯域情報に基づいて前記第1デバイスに前記第1バスの使用権を与える第1調停手段と、前記第2バスの使用権を調停する第2調停手段と、前記帯域情報を前記第1調停手段から前記第2調停手段へ通知する第1通知手段と、前記第3バスの使用権を調停する第3調停手段と、前記帯域情報を前記第2調停手段から前記第3調停手段へ通知する第2通知手段とを備え、前記第2調停手段は、前記第1調停手段から通知された帯域情報に基づいて前記第1ブリッジ手段に前記第2バスの使用権を与え、前記第3調停手段は、前記第2調停手段から通知された帯域情報に基づいて前記第2ブリッジ手段に前記第3バスの使用権を与えることを特徴とする。
また、本発明のバス制御装置は、第1ブリッジ手段を介して接続された第1バス及び第2バス、並びに第2ブリッジ手段を介して前記第2バスに接続された第3バスからなるバスシステムを制御するバス制御装置であって、前記第1バス上の第1デバイスと前記第3バス上の第2デバイスとの間で行われるデータ転送の帯域に関する帯域情報を取得し、取得された帯域情報に基づいて前記第1デバイスに前記第1バスの使用権を与える第1調停手段と、前記第2バスの使用権を調停する第2調停手段と、前記帯域情報を前記第1調停手段から前記第2調停手段へ通知する第1通知手段と、前記第3バスの使用権を調停する第3調停手段と、前記帯域情報を前記第2調停手段から前記第3調停手段へ通知する第2通知手段とを備え、前記第2調停手段は、前記第1調停手段から通知された帯域情報に基づいて前記第1ブリッジ手段に前記第2バスの使用権を与え、前記第3調停手段は、前記第2調停手段から通知された帯域情報に基づいて前記第2ブリッジ手段に前記第3バスの使用権を与えることを特徴とする。
また、前記帯域情報は、第1の周期時間と、前記第1の周期ごとに前記第1デバイスと前記第2デバイスとの間で転送されるべきデータ量である転送要求量とを表し、前記第1調停手段は、前記第1の周期ごとに含まれる、前記第1ブリッジ手段と前記第1デバイスとの間で前記転送要求量のデータを転送するためにかかる時間と等しいかより長い第1割当期間において、前記第1デバイスに前記第1バスの使用権を与え、前記第2調停手段は、前記第1の周期と等しいかより短い第2の周期ごとに含まれる、前記第2ブリッジ手段と前記第1ブリッジ手段との間で前記転送要求量のデータを転送するためにかかる時間と等しいかより長い第2割当期間において、前記第1ブリッジ手段に前記第2バスの使用権を与え、前記第3調停手段は、前記第1の周期と等しいかより短い第3の周期ごとに含まれる、前記第2デバイスと前記第2ブリッジ手段との間で前記転送要求量のデータを転送するためにかかる時間と等しいかより長い第3割当期間において、前記第2ブリッジ手段に前記第3バスの使用権を与えてもよい。
この構成によれば、前記帯域情報に基づいて、前記帯域情報に示される帯域を確保するために必要な期間、前記第1デバイス、前記第1ブリッジ手段、及び前記第2ブリッジ手段にそれぞれ第1バス、第2バス、及び第3バスの使用権を与えることによって、データ転送が3つのバスを経由して行われる場合にも、データ転送の帯域を保証することができる。
しかも、前記帯域情報は、前記第1調停手段から前記第2調停手段へ通知され、さらには前記第3調停手段へと通知されるので、前記帯域情報を前記第1調停手段に対して指定するだけで、データ転送の帯域に関する本バス制御装置のコンフィギュレーションが完了する。
また、本発明のバス制御装置は、第1ブリッジ手段を介して接続された第1バス及び第3バス、並びに第2ブリッジ手段を介して前記第3バスに接続された第2バスからなるバスシステムを制御するバス制御装置であって、前記第1バス上の第1デバイスと前記第3バス上の第3デバイスとの間で行われるデータ転送の帯域に関する第1の帯域情報を取得し、取得された第1の帯域情報に基づいて前記第1デバイスに前記第1バスの使用権を与える第1調停手段と、前記第2バス上の第2デバイスと前記第3デバイスとの間で行われるデータ転送の帯域に関する第2の帯域情報を取得し、取得された第2の帯域情報に基づいて前記第2デバイスに前記第2バスの使用権を与える第2調停手段と、前記第3バスの使用権を調停する第3調停手段と、前記第1の帯域情報を前記第1調停手段から前記第3調停手段へ通知する第1通知手段と、前記第2の帯域情報を前記第2調停手段から前記第3調停手段へ通知する第2通知手段とを備え、前記第3調停手段は前記第1の帯域情報及び前記第2の帯域情報に基づいて前記第1ブリッジ手段及び第2ブリッジ手段に前記第3バスの使用権を与えることを特徴とする
また、前記第1の帯域情報は、第1の周期時間と、前記第1の周期ごとに前記第1デバイスと前記第3デバイスとの間で転送されるべきデータ量である第1の転送要求量とを表し、前記第2の帯域情報は、第2の周期時間と、前記第2の周期ごとに前記第2デバイスと前記第3デバイスとの間で転送されるべきデータ量である第2の転送要求量とを表し、前記第1調停手段は、前記第1の周期ごとに含まれる、前記第1ブリッジ手段と前記第1デバイスとの間で前記第1の転送要求量のデータを転送するためにかかる時間と等しいかより長い第1割当期間において、前記第1デバイスに前記第1バスの使用権を与え、前記第2調停手段は、前記第2の周期ごとに含まれる、前記第2ブリッジ手段と前記第2デバイスとの間で前記第2の転送要求量のデータを転送するためにかかる時間と等しいかより長い第2割当期間において、前記第2デバイスに前記第2バスの使用権を与え、前記第3調停手段は、前記第1の周期及び前記第2の周期の何れよりも長くない第3の周期ごとに含まれる、前記第3デバイスと前記第1ブリッジ手段との間で前記第1の転送要求量のデータを転送するためにかかる時間と等しいかより長い第3割当期間において、前記第1ブリッジ手段に前記第3バスの使用権を与え、かつ、前記第3の周期ごとに含まれる、前記第3デバイスと前記第2ブリッジ手段との間で前記第2の転送要求量のデータを転送するためにかかる時間と等しいかより長い第4割当期間において、前記第2ブリッジ手段に前記第3バスの使用権を与えてもよい。
また、本発明のバス制御装置は、第1ブリッジ手段を介して接続された第1バス及び第3バス、並びに第2ブリッジ手段を介して前記第3バスに接続された第2バスからなるバスシステムを制御するバス制御装置であって、前記第1バス上の第1デバイスと前記第3バス上の第3デバイスとの間で行われるデータ転送の帯域に関する第1の帯域情報を取得し、取得された第1の帯域情報に基づいて前記第1デバイスに前記第1バスの使用権を与える第1調停手段と、前記第2バス上の第2デバイスと前記第3デバイスとの間で行われるデータ転送の帯域に関する第2の帯域情報を取得し、取得された第2の帯域情報に基づいて前記第2デバイスに前記第2バスの使用権を与える第2調停手段と、前記第3バスの使用権を調停する第3調停手段と、前記第1の帯域情報を前記第1調停手段から前記第3調停手段へ通知する第1通知手段と、前記第2の帯域情報を前記第2調停手段から前記第3調停手段へ通知する第2通知手段とを備え、前記第3調停手段は前記第1の帯域情報及び前記第2の帯域情報に基づいて前記第1ブリッジ手段及び第2ブリッジ手段に前記第3バスの使用権を与えることを特徴とする
また、前記第1の帯域情報は、第1の周期時間と、前記第1の周期ごとに前記第1デバイスと前記第3デバイスとの間で転送されるべきデータ量である第1の転送要求量とを表し、前記第2の帯域情報は、第2の周期時間と、前記第2の周期ごとに前記第2デバイスと前記第3デバイスとの間で転送されるべきデータ量である第2の転送要求量とを表し、前記第1調停手段は、前記第1の周期ごとに含まれる、前記第1ブリッジ手段と前記第1デバイスとの間で前記第1の転送要求量のデータを転送するためにかかる時間と等しいかより長い第1割当期間において、前記第1デバイスに前記第1バスの使用権を与え、前記第2調停手段は、前記第2の周期ごとに含まれる、前記第2ブリッジ手段と前記第2デバイスとの間で前記第2の転送要求量のデータを転送するためにかかる時間と等しいかより長い第2割当期間において、前記第2デバイスに前記第2バスの使用権を与え、前記第3調停手段は、前記第1の周期及び前記第2の周期の何れよりも長くない第3の周期ごとに含まれる、前記第3デバイスと前記第1ブリッジ手段との間で前記第1の転送要求量のデータを転送するためにかかる時間と等しいかより長い第3割当期間において、前記第1ブリッジ手段に前記第3バスの使用権を与え、かつ、前記第3の周期ごとに含まれる、前記第3デバイスと前記第2ブリッジ手段との間で前記第2の転送要求量のデータを転送するためにかかる時間と等しいかより長い第4割当期間において、前記第2ブリッジ手段に前記第3バスの使用権を与えてもよい。
この構成によれば、前記第1の帯域情報に基づいて、前記第1の帯域情報に示される帯域を確保するために必要な期間、前記第1デバイス及び前記第1ブリッジ手段にそれぞれ前記第1バス及び前記第3バスの使用権を与え、かつ、前記第2の帯域情報に基づいて、前記第2の帯域情報に示される帯域を確保するために必要な期間、前記第2デバイス及び前記第2ブリッジ手段にそれぞれ第2バス及び第3バスの使用権を与えることによって、前記第3デバイスに関係して2つのデータ転送が並行して行われる場合にも、それぞれのデータ転送の帯域を保証することができる。
しかも、前記第1の帯域情報は、前記第1調停手段から前記第3調停手段へ通知され、前記第2の帯域情報は、前記第2調停手段から前記第3調停手段へ通知されるので、前記第1の帯域情報を前記第1調停手段に対して指定し、かつ、前記第2の帯域情報を前記第2調停手段に対して指定するだけで、データ転送の帯域に関する本バス制御装置のコンフィギュレーションが完了する。
また、本発明の調停装置は、ブリッジ手段を介して接続された第1バス及び第2バスからなるバスシステムにおいて前記第1バスの使用権を調停する調停装置であって、前記第1バス上の第1デバイスと前記第2バス上の第2デバイスとの間で行われるデータ転送の帯域に関する帯域情報を取得する取得手段と、取得された帯域情報に基づいて前記第1デバイスに前記第1バスの使用権を与える調停手段と、前記帯域情報を前記第2バスの使用権を調停する調停装置へ送信する送信手段とを備える。
また、本発明の調停装置は、ブリッジ手段を介して接続された第1バス及び第2バスからなるバスシステムにおいて前記第2バスの使用権を調停する調停装置であって、前記第1バス上の第1デバイスと前記第2バス上の第2デバイスとの間で行われるデータ転送の帯域に関する帯域情報を、前記第1バスの使用権を調停する調停装置から受信する受信手段と、受信された帯域情報に基づいて前記ブリッジ手段に前記第2バスの使用権を与える調停手段とを備える。
この構成によれば、前者の調停装置から後者の調停装置へ前記帯域情報が伝達されるので、前者に対して前記帯域情報を指定するだけで、両者が協働してデータ転送の帯域を保証することができる。
また、本発明の半導体集積回路装置は、ブリッジ手段を介して接続された第1バスおよび第2バスからなるバスシステムを制御する半導体集積回路装置であって、前記第1バス上の第1デバイスと前記第2バス上の第2デバイスとの間で行われるデータ転送の帯域に関する帯域情報を入力する入力回路と、入力された帯域情報に基づいて前記第1デバイスに前記第1バスの使用権があることを示す第1グラント信号を出力する第1調停回路と、前記第2バスの使用権を調停する第2調停回路と、前記帯域情報を前記第1調停回路から前記第2調停回路へ通知する通知回路とを備え、前記第2調停回路は、前記第1調停回路から通知された帯域情報に基づいて前記ブリッジ手段に前記第2バスの使用権があることを示す第2グラント信号を出力することを特徴とする。
また、本発明の半導体集積回路装置は、ブリッジ手段を介して接続された第1バスおよび第2バスからなるバスシステムを制御する半導体集積回路装置であって、前記第1バス上の第1デバイスと前記第2バス上の第2デバイスとの間で行われるデータ転送の帯域に関する帯域情報を入力する入力回路と、入力された帯域情報に基づいて前記第1デバイスに前記第1バスの使用権があることを示す第1グラント信号を出力する第1調停回路と、前記第2バスの使用権を調停する第2調停回路と、前記帯域情報を前記第1調停回路から前記第2調停回路へ通知する通知回路とを備え、前記第2調停回路は、前記第1調停回路から通知された帯域情報に基づいて前記ブリッジ手段に前記第2バスの使用権があることを示す第2グラント信号を出力することを特徴とする。
また、前記入力回路には、前記帯域情報として、第1の周期時間と、前記第1の周期ごとに前記第1デバイスと前記第2デバイスとの間で転送されるべきデータ量である転送要求量とが入力され、前記第1調停回路は、前記第1の周期ごとに含まれる、前記ブリッジ手段と前記第1デバイスとの間で前記転送要求量のデータを転送するためにかかる時間と等しいかより長い第1割当期間において、前記第1グラント信号を出力し、前記第2調停回路は、前記第1の時間周期と等しいかより短い第2の時間周期ごとに含まれる、前記第2デバイスと前記ブリッジ手段との間で前記転送要求量のデータを転送するためにかかる時間と等しいかより長い第2割当期間において、前記第2グラント信号を出力してもよい。
また、本発明の半導体集積回路装置は、ブリッジ手段を介して接続された第1バスおよび第2バスからなるバスシステムにおいて前記第1バスの使用権を調停する半導体集積回路装置であって、前記第1バス上の第1デバイスと前記第2バス上の第2デバイスとの間で行われるデータ転送の帯域に関する帯域情報を入力する入力回路と、入力された帯域情報に基づいて前記第1デバイスに前記第1バスの使用権があることを示す第1グラント信号を出力する調停回路と、前記帯域情報を前記第2バスの使用権を調停する半導体集積回路装置へ出力する出力回路とを備える。
また、本発明の半導体集積回路装置は、ブリッジ手段を介して接続された第1バスおよび第2バスからなるバスシステムにおいて前記第2バスの使用権を調停する半導体集積回路装置であって、前記第1バス上の第1デバイスと前記第2バス上の第2デバイスとの間で行われるデータ転送の帯域に関する帯域情報を、前記第1バスの使用権を調停する半導体集積回路装置から入力する入力回路と、入力された帯域情報に基づいて前記ブリッジ手段に前記第2バスの使用権を与える調停回路とを備える。
これらの構成によれば、前述した効果と同様の効果を有する半導体集積回路装置を実現できる。
また、本発明のバス制御方法は、ブリッジ手段を介して接続された第1バスおよび第2バスからなるバスシステムを制御するバス制御方法であって、前記第1バス上の第1デバイスと前記第2バス上の第2デバイスとの間で行われるデータ転送の帯域に関する帯域情報を取得し、取得された帯域情報に基づいて前記第1デバイスに前記第1バスの使用権を与える第1調停ステップと、前記第2バスの使用権を調停する第2調停ステップと、前記帯域情報を前記第1調停手段から前記第2調停手段へ通知する通知ステップとを含み、前記第2調停ステップは、前記第1調停手段から通知された帯域情報に基づいて前記ブリッジ手段に前記第2バスの使用権を与えることを特徴とする。
また、本発明のバス制御方法は、ブリッジ手段を介して接続された第1バスおよび第2バスからなるバスシステムを制御するバス制御方法であって、前記第1バス上の第1デバイスと前記第2バス上の第2デバイスとの間で行われるデータ転送の帯域に関する帯域情報を取得し、取得された帯域情報に基づいて前記第1デバイスに前記第1バスの使用権を与える第1調停ステップと、前記第2バスの使用権を調停する第2調停ステップと、前記帯域情報を前記第1調停手段から前記第2調停手段へ通知する通知ステップとを含み、前記第2調停ステップは、前記第1調停手段から通知された帯域情報に基づいて前記ブリッジ手段に前記第2バスの使用権を与えることを特徴とする。
また、前記帯域情報は、第1の周期時間と、前記第1の周期ごとに前記第1デバイスと前記第2デバイスとの間で転送されるべきデータ量である転送要求量とを表し、前記第1調停ステップは、前記第1の周期ごとに含まれる、前記ブリッジ手段と前記第1デバイスとの間で前記転送要求量のデータを転送するためにかかる時間と等しいかより長い第1割当期間において、前記第1デバイスに前記第1バスの使用権を与え、前記第2調停ステップは、前記第1の周期と等しいかより短い第2の周期ごとに含まれる、前記第2デバイスと前記ブリッジ手段との間で前記転送要求量のデータを転送するためにかかる時間と等しいかより長い第2割当期間において、前記ブリッジ手段に前記第2バスの使用権を与えてもよい。
また、本発明の調停方法は、ブリッジ手段を介して接続された第1バスおよび第2バスからなるバスシステムにおける前記第1バスの使用権の調停方法であって、前記第1バス上の第1デバイスと前記第2バス上の第2デバイスとの間で行われるデータ転送の帯域に関する帯域情報を取得する取得ステップと、取得された帯域情報に基づいて前記第1デバイスに前記第1バスの使用権を与える調停ステップと、前記帯域情報を前記第2バスの使用権を調停する調停装置へ送信する送信ステップとを含む。
また、本発明の調停方法は、ブリッジ手段を介して接続された第1バスおよび第2バスからなるバスシステムにおける前記第2バスの使用権の調停方法であって、前記第1バス上の第1デバイスと前記第2バス上の第2デバイスとの間で行われるデータ転送の帯域に関する帯域情報を、前記第1バスの使用権を調停する調停装置から受信する受信ステップと、受信された帯域情報に基づいて前記ブリッジ手段に前記第2バスの使用権を与える調停ステップとを含む。
これらの方法に従ってバスを制御し、又はその使用権を調停することによって、前述した効果と同様の効果が得られる。
(第1の実施の形態)
本発明の第1の実施の形態に係るバス制御装置について、図面を参照しながら説明する。
(全体構成)
図1は、第1の実施の形態に係るバス制御装置を含むバスシステムの全体構成を示す機能ブロック図である。図1に示すように、このバスシステム1は、ブリッジ部21を介して接続された第1バス及び第2バス、第1バスに接続された第1デバイス91及び第3デバイス93、第2バスに接続された第2デバイス92及び第4デバイス94、第1バスの使用権を調停する第1調停部11、並びに、第2バスの使用権を調停する第2調停部12から構成される。
本発明の第1の実施の形態に係るバス制御装置について、図面を参照しながら説明する。
(全体構成)
図1は、第1の実施の形態に係るバス制御装置を含むバスシステムの全体構成を示す機能ブロック図である。図1に示すように、このバスシステム1は、ブリッジ部21を介して接続された第1バス及び第2バス、第1バスに接続された第1デバイス91及び第3デバイス93、第2バスに接続された第2デバイス92及び第4デバイス94、第1バスの使用権を調停する第1調停部11、並びに、第2バスの使用権を調停する第2調停部12から構成される。
ここで、第1調停部11及び第2調停部12が、本発明のバス制御装置を構成する。さらに、ブリッジ部21も本発明のバス制御装置に含まれることとしてもよい。
第1調停部11は、帯域情報取得部111、調停期間設定部112、及び帯域情報通知部113を有する。第2調停部12は、帯域情報取得部121、及び調停期間設定部122を有する。ブリッジ部21は、第1バス及び第2バス間で転送されるべきデータを一時的に保持するバッファ211を有する。
第1調停部11は、帯域情報取得部111、調停期間設定部112、及び帯域情報通知部113を有する。第2調停部12は、帯域情報取得部121、及び調停期間設定部122を有する。ブリッジ部21は、第1バス及び第2バス間で転送されるべきデータを一時的に保持するバッファ211を有する。
説明の便宜上、第1デバイス91と第2デバイス92との間で行われるデータ転送の帯域を保証するものとする。例えば具体的に、第1デバイス91はCPU(Central Processing Unit)であり、第2デバイス92はメモリユニットであってMP3(MPEG-1 Audio Layer-3)データを保持していると考えて、第1デバイス91が第2デバイス92に保持されているMP3データを良好に再生処理するために、両者間でのデータ転送の帯域が保証される必要があるとしてもよい。
第1調停部11、第2調停部12、及びブリッジ部21は、ASIC(Application Specific Integrated Circuit)、FPGA(Field Programmable Gate Array)、又は集積回路内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサといったハードウェアによって実現されてもよい。これらの機能ブロックは、個別に1チップ化されてもよく、一部又は全部を含むように1チップ化されてもよい。
また、第1調停部11、第2調停部12、及びブリッジ部21を、ソフトウェアによって実現することも考えられる。その場合、具体的には、これらの機能ブロックはプログラムモジュールに対応する。そして、図示しない汎用プロセッサがこれらのプログラムモジュールを実行することによって、対応する具体的機能が実現されることとなる。
(バスの構成)
図2は第1バスに含まれる信号線の一例を示す構成図である。図2に示すように、第1バスには制御信号線とアドレス/データ信号線が含まれる。
(バスの構成)
図2は第1バスに含まれる信号線の一例を示す構成図である。図2に示すように、第1バスには制御信号線とアドレス/データ信号線が含まれる。
制御信号線311は、リード/ライト信号線、フェーズ信号線、及びバス応答種類信号線を含む。アドレス/データ信号線312は、アドレス及びデータを多重して、バスサイクルごとにアドレス信号又はデータ信号の何れかを伝送する複数(例えば32)の信号線を含む。
このような構成は、例えばPCI(Peripheral Component Interconnect)バスとして知られている。
このような構成は、例えばPCI(Peripheral Component Interconnect)バスとして知られている。
第2バスもまた、同様の構成を採るものとする。
なお、バスの構成そのものは本発明の主題ではない。アドレスとデータとがそれぞれ別個の信号線によって伝送される他の構成のバスを用いても、もちろん構わない。
(バスシステムの全体動作)
図3は、バスシステム1の全体動作を大まかに表すフローチャートである。
なお、バスの構成そのものは本発明の主題ではない。アドレスとデータとがそれぞれ別個の信号線によって伝送される他の構成のバスを用いても、もちろん構わない。
(バスシステムの全体動作)
図3は、バスシステム1の全体動作を大まかに表すフローチャートである。
まず、第1調停部11において第1デバイスに第1バスの使用権を与える期間が設定され(S10)、次に第2調停部12においてブリッジ部21に第2バスの使用権を与える期間が設定される(S20)。ここまでの動作によって、データ転送の帯域に関するバス制御装置のコンフィギュレーションが完了する。その後、第1調停部11及び第2調停部12は設定内容に従って調停動作を開始し、バスシステム1はデータ(例えばMP3データ)の転送を行う(S40)。
(第1調停部における詳細な設定動作)
図4は、第1調停部11における詳細な設定動作を表すフローチャートである。
(第1調停部における詳細な設定動作)
図4は、第1調停部11における詳細な設定動作を表すフローチャートである。
まず、帯域情報取得部111は、第1デバイス91から、帯域情報として時間S1とデータ量Dとを取得する(S101)。この帯域情報は、第1デバイス91と第2デバイス92との間で時間S1ごとにデータ量Dのデータ転送が要求されることを示す。ここで、時間S1は請求項に言う第1の周期時間に対応し、データ量Dは請求項に言う転送要求量に対応する。
次に、調停期間設定部112は、ブリッジ部21から第1デバイス91へデータ量Dのデータ転送に要する時間A1を算出し(S102)、第1バスの調停周期をS1、調停周期ごとに第1デバイス91に第1バスの使用権を与える割当時間をA1と設定する(S103)。
そして、帯域情報通知部113は、時間S1とデータ量Dとを第2調停部12へ通知する(S104)。
(第2調停部における詳細な設定動作)
図5は、第2調停部12における詳細な設定動作を表すフローチャートである。
そして、帯域情報通知部113は、時間S1とデータ量Dとを第2調停部12へ通知する(S104)。
(第2調停部における詳細な設定動作)
図5は、第2調停部12における詳細な設定動作を表すフローチャートである。
まず、帯域情報取得部121は、第1調停部11から、帯域情報として時間S1とデータ量Dとを取得する(S201)。
次に、調停期間設定部122は、第2デバイス92からブリッジ部21へデータ量Dのデータ転送に要する時間A2を算出し(S102)、A2<S2≦S1を満たす時間S2を決定し(S203)、第2バスの調停周期をS2、調停周期ごとにブリッジ部21に第2バスの使用権を与える割当時間をA2と設定する(S204)。
次に、調停期間設定部122は、第2デバイス92からブリッジ部21へデータ量Dのデータ転送に要する時間A2を算出し(S102)、A2<S2≦S1を満たす時間S2を決定し(S203)、第2バスの調停周期をS2、調停周期ごとにブリッジ部21に第2バスの使用権を与える割当時間をA2と設定する(S204)。
ここまでに説明した設定に従って、第1調停部11及び第2調停部12がバス使用権を調停することによって、前記帯域情報に示される帯域を確保するために必要な期間、第1デバイス91及びブリッジ部21にそれぞれ第1バス及び第2バスの使用権が与えられる。
ここで、前記第2バスの調停周期S2を第1バスの調停周期S1と等しいかより短くしているので、時間S1ごとに前記データ量Dのデータが、前記第1デバイスと前記第2デバイスとの間で確実に転送される。
(ブリッジ部及び第2調停部の変形例)
次に、第1デバイス91及び第2デバイス92間における一回のデータ転送で、前記データ量Dよりも少ない単位転送量dまでのデータ転送が可能な場合に好適な変形例について説明する。
ここで、前記第2バスの調停周期S2を第1バスの調停周期S1と等しいかより短くしているので、時間S1ごとに前記データ量Dのデータが、前記第1デバイスと前記第2デバイスとの間で確実に転送される。
(ブリッジ部及び第2調停部の変形例)
次に、第1デバイス91及び第2デバイス92間における一回のデータ転送で、前記データ量Dよりも少ない単位転送量dまでのデータ転送が可能な場合に好適な変形例について説明する。
単位転送量dに関するこのような制約は、例えば、バッファ211の記憶容量がdである場合や、第1バス又は第2バスが1回につき高々単位転送量dまでのデータをバースト転送する場合に生じるものである。
図6は、この変形例に係るバスシステム1aの全体構成を示す機能ブロック図である。バスシステム1aは、前述したバスシステム1(図1を参照)に比べて、遅延転送量レジスタ212が追加されたブリッジ部21a、及び単位転送量取得部131が追加された第2調停部13を備え、調停期間設定部132の動作が変更される点で異なる。
図6は、この変形例に係るバスシステム1aの全体構成を示す機能ブロック図である。バスシステム1aは、前述したバスシステム1(図1を参照)に比べて、遅延転送量レジスタ212が追加されたブリッジ部21a、及び単位転送量取得部131が追加された第2調停部13を備え、調停期間設定部132の動作が変更される点で異なる。
遅延転送量レジスタ212は、前述した単位転送量dを、例えば第1デバイスから通知されて記憶している。単位転送量取得部131は、遅延転送量レジスタ212から、単位転送量dを取得する。
調停期間設定部132は、前記帯域情報に示される帯域を確保するためにブリッジ部21aに第2バスの使用権を与えることとなる期間を、第2デバイス92とブリッジ部21aとの間で単位転送量dのデータ転送にかかる時間ごとに分けて設定する。
調停期間設定部132は、前記帯域情報に示される帯域を確保するためにブリッジ部21aに第2バスの使用権を与えることとなる期間を、第2デバイス92とブリッジ部21aとの間で単位転送量dのデータ転送にかかる時間ごとに分けて設定する。
この構成は、特に、単位転送量dの制約が、第2バスにおける1回のバースト転送で転送可能なデータ量の上限に由来する場合に好適である。
(前記変形例における第2調停部の詳細な設定動作)
図7は、第2調停部13における詳細な設定動作を表すフローチャートである。
まず、帯域情報取得部121は、第1調停部11から、帯域情報として時間S1とデータ量Dとを取得し(S211)、単位転送量取得部131は、ブリッジ部21から単位転送量dを取得する(S212)。
(前記変形例における第2調停部の詳細な設定動作)
図7は、第2調停部13における詳細な設定動作を表すフローチャートである。
まず、帯域情報取得部121は、第1調停部11から、帯域情報として時間S1とデータ量Dとを取得し(S211)、単位転送量取得部131は、ブリッジ部21から単位転送量dを取得する(S212)。
次に、調停期間設定部132は、単位転送量dに乗じた場合にデータ量Dと等しいかより大きくなる最小の自然数nを求め(S213)、時間S1をn等分してP1を求める(S214)。そして、第2デバイス92からブリッジ部21へ単位転送量dのデータ転送に要する時間A2を算出し(S215)、A2<S2≦P1を満たす時間S2を決定し(S216)、第2バスの調停周期をS2、調停周期ごとにブリッジ部21に第2バスの使用権を与える割当時間をA2と設定する(S217)。
(バスシステムの動作の具体例)
以下、具体例を用いてバスシステムの詳細なコンフィギュレーション及びデータ転送動作を説明する。この具体例では、第1デバイス91と第2デバイス92との間で、36バスサイクルごとに32バイトのデータの転送が要求されるものとする。すなわち、帯域情報によって示される時間S1を36バスサイクル、データ量Dを32バイトとする。さらに、単位転送量dを16バイトであるとする。
(バスシステムの動作の具体例)
以下、具体例を用いてバスシステムの詳細なコンフィギュレーション及びデータ転送動作を説明する。この具体例では、第1デバイス91と第2デバイス92との間で、36バスサイクルごとに32バイトのデータの転送が要求されるものとする。すなわち、帯域情報によって示される時間S1を36バスサイクル、データ量Dを32バイトとする。さらに、単位転送量dを16バイトであるとする。
また、説明の簡便のため、第1バス及び第2バスは、何れも4バイト(32ビット)幅のアドレス/データマルチプレクス型のバスであり、同じ周波数のバスサイクルで動作することとする。
第1調停部11は、第1バスにおける1回のデータ転送に、データそのものを転送するためのバスサイクルの他に、バスコマンドの発行等を行うために少なくとも3バスサイクルが必要となることを示す情報を、予め保持している。
第1調停部11は、第1バスにおける1回のデータ転送に、データそのものを転送するためのバスサイクルの他に、バスコマンドの発行等を行うために少なくとも3バスサイクルが必要となることを示す情報を、予め保持している。
この情報に基づいて、第1調停部11は、ブリッジ部21aから第1デバイス91へ32バイトのデータを転送するためにかかる時間を、データ本体を転送するための8バスサイクルにバスコマンドを発行するための3バスサイクルを加えた11バスサイクルと算出し、割当時間A1をそれよりも長い18バスサイクルと設定する。
この設定に従って、第1調停部11は、36バスサイクルごとに含まれる18バスサイクルにおいて、第1デバイス91に第1バスの使用権を与えることとなる。
この設定に従って、第1調停部11は、36バスサイクルごとに含まれる18バスサイクルにおいて、第1デバイス91に第1バスの使用権を与えることとなる。
第2調停部12は、単位転送量が16バイトであることを認識すると、nを2、P1を19と求める。そして、その情報に基づいて、第2デバイス92からブリッジ部21aへ16バイトのデータを転送するために係る時間を、第1調停部11が行うようにして、7バスサイクルと算出する。そして、調停周期S2を18バスサイクル、割当時間A2を9バスサイクルと設定する。
この設定に従って、第2調停部12は、18バスサイクルごとに含まれる9バスサイクルにおいて、ブリッジ部21に第2バスの使用権を与えることとなる。
次に、この設定に従って行われる具体的なデータ転送動作を説明する。
図8から図11は、第1バス及び第2バスに現れる主要な信号の時間変化を、時刻T0から時刻T72にわたって示すタイミングチャートである。上半分に、第1バスの使用権を表す信号、第1バスのアドレス/データ信号、第1バスのリード/ライト信号、第1バスのバス応答種類を表す信号の、それぞれの内容が示され、下半分に、第2バスに関する同じ意味の信号の内容が示される。
次に、この設定に従って行われる具体的なデータ転送動作を説明する。
図8から図11は、第1バス及び第2バスに現れる主要な信号の時間変化を、時刻T0から時刻T72にわたって示すタイミングチャートである。上半分に、第1バスの使用権を表す信号、第1バスのアドレス/データ信号、第1バスのリード/ライト信号、第1バスのバス応答種類を表す信号の、それぞれの内容が示され、下半分に、第2バスに関する同じ意味の信号の内容が示される。
ここで、フェーズ信号は、"addr(address)"、"data"、"turn"、"idle"なるバスフェーズの中からそのバスサイクルにおける一つを表す。また、バス応答種類信号は、"comp(completion)"、"retry"なるバス応答の中からそのバスサイクルにおける一つを表す。
図12及び図13は、ブリッジ部21aが保持しているデータの時間変化を示すタイミングチャートである。上から順に、ベースアドレス、オフセットアドレス、データエントリ0〜7の、それぞれの内容が示される。
図12及び図13は、ブリッジ部21aが保持しているデータの時間変化を示すタイミングチャートである。上から順に、ベースアドレス、オフセットアドレス、データエントリ0〜7の、それぞれの内容が示される。
以下、時間の経過に沿って説明する。
(T0〜T1)
第1バスでは、idle状態なので、バス使用権を与えられた第1デバイスはT1からバストランザクションを開始する。
(T1〜T2)
第1バスでは、バストランザクションは、第1デバイスがアドレス/データ信号線にリードしようとするデータが配置された領域の先頭アドレスであるA000をドライブすることで開始される。リード/ライト信号線は、このバストランザクションがリード動作であることを示している。ブリッジ部では、ベースアドレスに先頭アドレスA000をラッチする。
(T2〜T3)
第1バスでは、バストランザクションがリードであるので、アドレス/データ信号線でバスが衝突しないよう、いわゆるターンアラウンドサイクルが入る。
(T0〜T1)
第1バスでは、idle状態なので、バス使用権を与えられた第1デバイスはT1からバストランザクションを開始する。
(T1〜T2)
第1バスでは、バストランザクションは、第1デバイスがアドレス/データ信号線にリードしようとするデータが配置された領域の先頭アドレスであるA000をドライブすることで開始される。リード/ライト信号線は、このバストランザクションがリード動作であることを示している。ブリッジ部では、ベースアドレスに先頭アドレスA000をラッチする。
(T2〜T3)
第1バスでは、バストランザクションがリードであるので、アドレス/データ信号線でバスが衝突しないよう、いわゆるターンアラウンドサイクルが入る。
第2バスでは、バストランザクションは、ブリッジ部がアドレス/データ信号線にリードしようとするデータが配置された領域の先頭アドレスA000をドライブすることで開始される。リード/ライト信号線は、このバストランザクションがリード動作であることを示している。
(T3〜T4)
第1バスでは、T1〜T2でドライブされたアドレスA000に対して、ブリッジ部が応答する。ブリッジ部はまだリードデータが準備できないのでretry応答を返す。
(T3〜T4)
第1バスでは、T1〜T2でドライブされたアドレスA000に対して、ブリッジ部が応答する。ブリッジ部はまだリードデータが準備できないのでretry応答を返す。
第2バスでは、バストランザクションがリードであるので、アドレス/データ信号線でバスが衝突しないよう、いわゆるターンアラウンドサイクルが入る。
(T4〜T5)
第1バスでは、retry応答を受けてターンアラウンドサイクルとなる。
第2バスでは、第2デバイスがアドレス/データ信号線に4バイトデータD000をドライブし、completion応答を返す。
(T5〜T6)
第1バスでは、T5から、第1デバイスへの18バスサイクルの割当時間が終了するT18まではidleサイクルとなる。
(T4〜T5)
第1バスでは、retry応答を受けてターンアラウンドサイクルとなる。
第2バスでは、第2デバイスがアドレス/データ信号線に4バイトデータD000をドライブし、completion応答を返す。
(T5〜T6)
第1バスでは、T5から、第1デバイスへの18バスサイクルの割当時間が終了するT18まではidleサイクルとなる。
第2バスでは、第2デバイスがアドレス/データ信号線に4バイトデータD001をドライブし、completion応答を返す。
ブリッジ部はデータD000をデータエントリ0にラッチする。
(T6〜T7)
第2バスでは、第2デバイスがアドレス/データ信号線に4バイトデータD002をドライブし、completion応答を返す。
ブリッジ部はデータD000をデータエントリ0にラッチする。
(T6〜T7)
第2バスでは、第2デバイスがアドレス/データ信号線に4バイトデータD002をドライブし、completion応答を返す。
ブリッジ部は、前のサイクルでデータエントリにデータをラッチしたので、オフセットアドレスを1インクリメントし、データD001をデータエントリ1にラッチする。
(T7〜8)
第2バスでは、第2デバイスがアドレス/データ信号線に4バイトデータD003をドライブし、completion応答を返す。
(T7〜8)
第2バスでは、第2デバイスがアドレス/データ信号線に4バイトデータD003をドライブし、completion応答を返す。
ブリッジ部は、前のサイクルでデータエントリにデータをラッチしたので、オフセットアドレスを1インクリメントし、データD002をデータエントリ2にラッチする。
(T8〜9)
第2バスでは、時刻T9でブリッジ部のバス使用権が終了する。
ブリッジ部は、前のサイクルでデータエントリにデータをラッチしたので、オフセットアドレスレジスタを1インクリメントし、データD003をデータエントリ3にラッチする。
(T9〜10)
第2バスでは、T18まで第4デバイスがバス使用権を与えられる。ブリッジ部は、前のサイクルでデータエントリにデータをラッチしたので、オフセットアドレスを1インクリメントする。
(T10〜18)
第2バスでは第4デバイスがバスアクセスを行う。
(T18〜T27)
第1バスでは、時刻T18から第3デバイスがバス使用権を与えられる。
(T8〜9)
第2バスでは、時刻T9でブリッジ部のバス使用権が終了する。
ブリッジ部は、前のサイクルでデータエントリにデータをラッチしたので、オフセットアドレスレジスタを1インクリメントし、データD003をデータエントリ3にラッチする。
(T9〜10)
第2バスでは、T18まで第4デバイスがバス使用権を与えられる。ブリッジ部は、前のサイクルでデータエントリにデータをラッチしたので、オフセットアドレスを1インクリメントする。
(T10〜18)
第2バスでは第4デバイスがバスアクセスを行う。
(T18〜T27)
第1バスでは、時刻T18から第3デバイスがバス使用権を与えられる。
第2バスでは、時刻T20〜T27にかけてブリッジ部がバスサイクルを発生させ、時刻T0〜T9と同様にD004、D005、D006、D007のデータがブリッジ部のデータエントリにラッチされる。
(T27〜T36)
第1バスでは、引き続き第3デバイスがバス使用権を与えられる。
(T27〜T36)
第1バスでは、引き続き第3デバイスがバス使用権を与えられる。
第2バスでは第4デバイスがバスアクセスを行う。
(T36〜T54)
第1バスでは、第1デバイスがバス使用権を与えられる。バストランザクションは、第1デバイスがアドレス/データ信号線にリードしようとするデータが配置された領域の先頭アドレスであるA000をドライブすることで開始される。
(T36〜T54)
第1バスでは、第1デバイスがバス使用権を与えられる。バストランザクションは、第1デバイスがアドレス/データ信号線にリードしようとするデータが配置された領域の先頭アドレスであるA000をドライブすることで開始される。
ブリッジ部は時刻T39よりT46まで1サイクルに4バイトずつデータエントリ内のデータをドライブする。
1サイクルのターンアラウンドサイクル後に、第1デバイスが次のバストランザクションを開始し、先頭アドレスA008をドライブする。ブリッジ部はretry応答を返す。
第2バスでは、まずブリッジ部にバス使用権が与えられ、時刻T18〜T27と同様にD008、D009、D00A、D00Bのデータがブリッジ部のデータエントリにラッチされる。続いて、T45〜T54でバス使用権を与えられた第4デバイスがバスアクセスを行う。
(T54〜T72)
第1バスでは第3デバイスがバスアクセスを行う。
1サイクルのターンアラウンドサイクル後に、第1デバイスが次のバストランザクションを開始し、先頭アドレスA008をドライブする。ブリッジ部はretry応答を返す。
第2バスでは、まずブリッジ部にバス使用権が与えられ、時刻T18〜T27と同様にD008、D009、D00A、D00Bのデータがブリッジ部のデータエントリにラッチされる。続いて、T45〜T54でバス使用権を与えられた第4デバイスがバスアクセスを行う。
(T54〜T72)
第1バスでは第3デバイスがバスアクセスを行う。
第2バスでは、まず、時刻T36〜T53と同様にD00C、D00D、D00E、D00Fのデータがブリッジ部のデータエントリにラッチされる。続いて、T63〜T72で第4デバイスがバスアクセスを行う。
(ブリッジ部の他の変形例)
次に、ブリッジ部の他の変形例について説明する。
(ブリッジ部の他の変形例)
次に、ブリッジ部の他の変形例について説明する。
図14は、この変形例に係るバスシステム1bの全体構成を示す機能ブロック図である。バスシステム1bは、前述したバスシステム1a(図6を参照)に比べて、転送データを専用に記憶する専用領域215とその他の自由領域214とに分割使用できるバッファ211b、及びバッファ211bに専用領域215を設定する専用領域設定部213が、ブリッジ部21bに追加される点で異なる。
専用領域215の大きさを、少なくとも単位転送量d以上、望ましくは周期ごとに転送されるべきデータ量D以上とすれば、バッファ不足のためにブリッジ部が新たな転送データを保持できなくなる事態が回避され、良好なデータ転送効率を得ることができる。
他方、自由領域214は、転送データ以外のデータを格納する領域として活用できる。
専用領域215及び自由領域214の比率の変更は、ハードウェア構成を変えることなく、専用領域設定部213によって行われる。
(単位転送量の取得に関する構成の変形例)
ここまで、単位転送量dがブリッジ部21aから取得されるとして説明したが、単位転送量dをブリッジ部21a以外の機能ユニットから設定可能とした構成も考えられる。
他方、自由領域214は、転送データ以外のデータを格納する領域として活用できる。
専用領域215及び自由領域214の比率の変更は、ハードウェア構成を変えることなく、専用領域設定部213によって行われる。
(単位転送量の取得に関する構成の変形例)
ここまで、単位転送量dがブリッジ部21aから取得されるとして説明したが、単位転送量dをブリッジ部21a以外の機能ユニットから設定可能とした構成も考えられる。
図15は、単位転送量dを、第1バスから設定可能としたバスシステムの全体構成を示す機能ブロック図である。
図16は、単位転送量dを、第2バスから設定可能としたバスシステムの全体構成を示す機能ブロック図である。
図17は、単位転送量dを、第1調停部11から設定可能としたバスシステムの全体構成を示す機能ブロック図である。
(バスシステムの動作の変形例)
前述した具体例と同じく第1デバイス91と第2デバイス92との間で36バスサイクルごとに32バイトのデータの転送が要求されることを示す帯域情報が与えられる場合に、前述した具体例とは異なる調停周期や割当時間の設定を考えることもできる。
図16は、単位転送量dを、第2バスから設定可能としたバスシステムの全体構成を示す機能ブロック図である。
図17は、単位転送量dを、第1調停部11から設定可能としたバスシステムの全体構成を示す機能ブロック図である。
(バスシステムの動作の変形例)
前述した具体例と同じく第1デバイス91と第2デバイス92との間で36バスサイクルごとに32バイトのデータの転送が要求されることを示す帯域情報が与えられる場合に、前述した具体例とは異なる調停周期や割当時間の設定を考えることもできる。
前述した単位転送量の制約が存在しない場合には、第1バスの調停周期と第2バスの調停周期とを同一にしてもよい。その場合、例えば、第1バスの調停周期S1を36バスサイクル、第1デバイスへの第1バスの使用権の割当時間A1を18バスサイクル、第2バスの調停周期S2を36バスサイクル、ブリッジ部への第2バスの使用権の割当時間A2を18バスサイクルとすることができる。
図18及び図19は、その場合に、第1バス及び第2バスに現れる主要な信号の時間変化を、時刻T18から時刻T54にわたって示すタイミングチャートである。
この設定によれば、前述した具体例(図8〜図11を参照)に比べて、第2バスにおけるバストランザクションの数が半分になるので、コマンド発行に係るオーバヘッドが軽減される。
この設定によれば、前述した具体例(図8〜図11を参照)に比べて、第2バスにおけるバストランザクションの数が半分になるので、コマンド発行に係るオーバヘッドが軽減される。
また、第1デバイスへの第1バスの使用権の割当時間A1を、バッファ211に最大容量まで保持されたデータを転送する時間と、その転送に関するコマンドを発行する時間と、次のバストランザクションに関するバスコマンドを発行する時間との合計にちょうど等しくしてもよい。例えば、32バイトまでの転送データがバッファ211に保持される場合、データ転送に8バスサイクル、2つのコマンド発行にそれぞれ3バスサイクル(それぞれターンアラウンドサイクルを1つ含む)の計14バスサイクルを割当時間A1とし、それと共に、第1バスの調停周期S1を28バスサイクルとすることができる。
図20及び図21は、その場合に、第1バス及び第2バスに現れる主要な信号の時間変化を、時刻T14から時刻T44にわたって示すタイミングチャートである。
この設定によれば、idleサイクルの数が最小化されるので、前述した具体例(図8〜図11を参照)に比べて、データ転送にかかる時間を短くすることができる。
また、第1デバイスがバストランザクションを終了したときに、第1バスの使用権を開放してもよい。
この設定によれば、idleサイクルの数が最小化されるので、前述した具体例(図8〜図11を参照)に比べて、データ転送にかかる時間を短くすることができる。
また、第1デバイスがバストランザクションを終了したときに、第1バスの使用権を開放してもよい。
図22は、第1デバイスが有していた第1バスの使用権が時刻T4において開放される場合の、第1バス及び第2バスに現れる主要な信号の時間変化を、時刻T0から時刻T18にわたって示すタイミングチャートである。
この設定によれば、特に最初のリードトランザクションにおいてブリッジ部からretry応答が返される場合に、第1バスの使用権が迅速に第1デバイス91から他のデバイスに移されるので、バスの使用効率が向上する。
(第2の実施の形態)
本発明の第2の実施の形態に係るバス制御装置について、図面を参照しながら説明する。
(全体構成)
図23は、第2の実施の形態に係るバス制御装置を含むバスシステムの全体構成を示す機能ブロック図である。図23に示すように、このバスシステム2は、第1ブリッジ部21を介して接続された第1バス及び第2バス、第2ブリッジ部22を介して第2バスに接続された第3バス、第1バスに接続された第1デバイス91及び第3デバイス93、第2バスに接続された第4デバイス94、第3バスに接続された第2デバイス92及び第5デバイス95、第1バスの使用権を調停する第1調停部11、第2バスの使用権を調停する第2調停部12、並びに、第3バスの使用権を調停する第3調停部13から構成される。
この設定によれば、特に最初のリードトランザクションにおいてブリッジ部からretry応答が返される場合に、第1バスの使用権が迅速に第1デバイス91から他のデバイスに移されるので、バスの使用効率が向上する。
(第2の実施の形態)
本発明の第2の実施の形態に係るバス制御装置について、図面を参照しながら説明する。
(全体構成)
図23は、第2の実施の形態に係るバス制御装置を含むバスシステムの全体構成を示す機能ブロック図である。図23に示すように、このバスシステム2は、第1ブリッジ部21を介して接続された第1バス及び第2バス、第2ブリッジ部22を介して第2バスに接続された第3バス、第1バスに接続された第1デバイス91及び第3デバイス93、第2バスに接続された第4デバイス94、第3バスに接続された第2デバイス92及び第5デバイス95、第1バスの使用権を調停する第1調停部11、第2バスの使用権を調停する第2調停部12、並びに、第3バスの使用権を調停する第3調停部13から構成される。
ここで、第1調停部11、第2調停部14、及び第3調停部15が、本発明のバス制御装置を構成する。さらに、第1ブリッジ部21、及び第2ブリッジ部22も、本発明のバス制御装置に含まれることとしてもよい。
第1調停部11は、帯域情報取得部111、調停期間設定部112、及び帯域情報通知部113を有する。第2調停部14は、帯域情報取得部141、調停期間設定部142、帯域情報通知部143、及び単位転送量取得部144を有する。第3調停部15は、帯域情報取得部151、調停期間設定部152、及び単位転送量取得部154を有する。
第1調停部11は、帯域情報取得部111、調停期間設定部112、及び帯域情報通知部113を有する。第2調停部14は、帯域情報取得部141、調停期間設定部142、帯域情報通知部143、及び単位転送量取得部144を有する。第3調停部15は、帯域情報取得部151、調停期間設定部152、及び単位転送量取得部154を有する。
第1ブリッジ部21は、第1バスと第2バスとの間で転送されるべきデータを一時的に保持するバッファ211を有する。第2ブリッジ部22は、第2バスと第3バスとの間で転送されるべきデータを一時的に保持するバッファ221を有する。
ここで、例えばCPUである第1デバイス91と、メモリデバイスである第2デバイス92との間で行われるデータ転送の帯域を保証するものとする。
ここで、例えばCPUである第1デバイス91と、メモリデバイスである第2デバイス92との間で行われるデータ転送の帯域を保証するものとする。
第1調停部11、第2調停部14、及び第3調停部15、第1ブリッジ部21、及び第2ブリッジ部22は、第1の実施の形態で説明したように、ハードウェア又はソフトウェアによって、その具体的機能が実現される。
(バスシステムの全体動作)
図24は、バスシステム2の全体動作を大まかに表すフローチャートである。
(バスシステムの全体動作)
図24は、バスシステム2の全体動作を大まかに表すフローチャートである。
まず、第1調停部11において第1デバイスに第1バスの使用権を与える期間が設定され(S10)、次に第2調停部14において第1ブリッジ部に第2バスの使用権を与える期間が設定され(S20)、さらに第3調停部15において第2ブリッジ部に第3バスの使用権を与える期間が設定される(S30)。ここまでの動作によって、データ転送の帯域に関するバス制御装置のコンフィギュレーションが完了する。その後、第1調停部11、第2調停部14、及び第3調停部15は設定内容に従って調停動作を開始し、バスシステム2はデータの転送を行う(S41)。
第1調停部11における詳細な設定動作は、第1の実施の形態で述べた動作(図4を参照)と同じなので説明を省略し、第2調停部14及び第3調停部15における詳細な設定動作について、以下に説明する。
(第2調停部における詳細な設定動作)
図25は、第2調停部14における詳細な設定動作を表すフローチャートである。
(第2調停部における詳細な設定動作)
図25は、第2調停部14における詳細な設定動作を表すフローチャートである。
まず、帯域情報取得部141は、第1調停部11から、帯域情報として時間S1とデータ量Dとを取得し(S221)、単位転送量取得部144は、第1デバイス91から単位転送量d1を取得する(S222)。
次に、調停期間設定部142は、単位転送量d1に乗じた場合にデータ量Dと等しいかより大きくなる最小の自然数n1を求め(S223)、時間S1をn1等分してP1を求める(S224)。そして、第2ブリッジ部22から第1ブリッジ部21へ単位転送量d1のデータ転送に要する時間A2を算出し(S225)、A2<S2≦P1を満たす時間S2を決定し(S226)、第2バスの調停周期をS2、調停周期ごとに第1ブリッジ部21に第2バスの使用権を与える時間をA2と設定する(S217)。さらに、時間S1とデータ量Dとを第3調停部へ通知する(S228)。
(第3調停部における詳細な設定動作)
図26は、第3調停部15における詳細な設定動作を表すフローチャートである。
次に、調停期間設定部142は、単位転送量d1に乗じた場合にデータ量Dと等しいかより大きくなる最小の自然数n1を求め(S223)、時間S1をn1等分してP1を求める(S224)。そして、第2ブリッジ部22から第1ブリッジ部21へ単位転送量d1のデータ転送に要する時間A2を算出し(S225)、A2<S2≦P1を満たす時間S2を決定し(S226)、第2バスの調停周期をS2、調停周期ごとに第1ブリッジ部21に第2バスの使用権を与える時間をA2と設定する(S217)。さらに、時間S1とデータ量Dとを第3調停部へ通知する(S228)。
(第3調停部における詳細な設定動作)
図26は、第3調停部15における詳細な設定動作を表すフローチャートである。
まず、帯域情報取得部151は、第1調停部11から、帯域情報として時間S1とデータ量Dとを取得し(S301)、単位転送量取得部154は、第1ブリッジ部21を介して第1デバイス91から単位転送量d2を取得する(S302)。
次に、調停期間設定部152は、単位転送量d2に乗じた場合にデータ量Dと等しいかより大きくなる最小の自然数n2を求め(S303)、時間S1をn2等分してP2を求める(S304)。そして、第2デバイス92から第2ブリッジ部22へ単位転送量d2のデータ転送に要する時間A3を算出し(S305)、A3<S3≦P2を満たす時間S3を決定し(S306)、第3バスの調停周期をS3、調停周期ごとに第2ブリッジ部22に第3バスの使用権を与える時間をA3と設定する(S307)。
次に、調停期間設定部152は、単位転送量d2に乗じた場合にデータ量Dと等しいかより大きくなる最小の自然数n2を求め(S303)、時間S1をn2等分してP2を求める(S304)。そして、第2デバイス92から第2ブリッジ部22へ単位転送量d2のデータ転送に要する時間A3を算出し(S305)、A3<S3≦P2を満たす時間S3を決定し(S306)、第3バスの調停周期をS3、調停周期ごとに第2ブリッジ部22に第3バスの使用権を与える時間をA3と設定する(S307)。
ここまでに説明した設定に従って、第1調停部11、第2調停部14、及び第3調停部15が調停動作を行うことによって、前記帯域情報に示される帯域を確保するために必要な期間、第1デバイス91、第1ブリッジ部21、及び第2ブリッジ部22にそれぞれ第1バス、第2バス、第3バスの使用権が与えられる。
(単位転送量の取得に関する構成の変形例)
第3調停部は、単位転送量d2を第2調停部から取得してもよい。
(単位転送量の取得に関する構成の変形例)
第3調停部は、単位転送量d2を第2調停部から取得してもよい。
図27は、その場合の、バスシステム2aの全体構成を示す機能ブロック図である。バスシステム2(図23を参照)と比べて、第2調停部14aにおける単位転送量取得部144aが、単位転送量d2を第1デバイス91から第3調停部15aへ中継する点、及び第3調停部15aにおける単位転送量取得部154aが、第2調停部14aにおける単位転送量取得部144aから単位転送量d2を取得する点が異なる。
(第3の実施の形態)
本発明の第3の実施の形態に係るバス制御装置について、図面を参照しながら説明する。
(全体構成)
図28は、第3の実施の形態に係るバス制御装置を含むバスシステムの全体構成を示す機能ブロック図である。図23に示すように、このバスシステム3は、第1ブリッジ部21を介して接続された第1バス及び第3バス、第2ブリッジ部22を介して第3バスに接続された第1バス、第1バスに接続された第1デバイス91及び第4デバイス94、第2バスに接続された第2デバイス92及び第5デバイス95、第3バスに接続された第3デバイス93及び第6デバイス96、第1バスの使用権を調停する第1調停部11、第2バスの使用権を調停する第2調停部16、並びに、第3バスの使用権を調停する第3調停部17から構成される。
(第3の実施の形態)
本発明の第3の実施の形態に係るバス制御装置について、図面を参照しながら説明する。
(全体構成)
図28は、第3の実施の形態に係るバス制御装置を含むバスシステムの全体構成を示す機能ブロック図である。図23に示すように、このバスシステム3は、第1ブリッジ部21を介して接続された第1バス及び第3バス、第2ブリッジ部22を介して第3バスに接続された第1バス、第1バスに接続された第1デバイス91及び第4デバイス94、第2バスに接続された第2デバイス92及び第5デバイス95、第3バスに接続された第3デバイス93及び第6デバイス96、第1バスの使用権を調停する第1調停部11、第2バスの使用権を調停する第2調停部16、並びに、第3バスの使用権を調停する第3調停部17から構成される。
ここで、第1調停部11、第2調停部16、及び第3調停部17が、本発明のバス制御装置を構成する。さらに、第1ブリッジ部21、及び第2ブリッジ部22も、本発明のバス制御装置に含まれることとしてもよい。
第1調停部11は、帯域情報取得部111、調停期間設定部112、及び帯域情報通知部113を有する。第2調停部16は、帯域情報取得部161、調停期間設定部162、及び帯域情報通知部163を有する。第3調停部17は、帯域情報取得部171、及び調停期間設定部172を有する。
第1調停部11は、帯域情報取得部111、調停期間設定部112、及び帯域情報通知部113を有する。第2調停部16は、帯域情報取得部161、調停期間設定部162、及び帯域情報通知部163を有する。第3調停部17は、帯域情報取得部171、及び調停期間設定部172を有する。
第1ブリッジ部21は、第1バス及び第3バスの間で転送されるべきデータを一時的に保持するバッファ211を有する。第2ブリッジ部22は、第2バス及び第3バス間で転送されるべきデータを一時的に保持するバッファ221を有する。
ここで、第1のCPUである第1デバイス91とメモリデバイスである第3デバイス93との間、及び第2のCPUである第2デバイス92と第3デバイス93との間で並行して行われるそれぞれのデータ転送の帯域を保証するものとする。
ここで、第1のCPUである第1デバイス91とメモリデバイスである第3デバイス93との間、及び第2のCPUである第2デバイス92と第3デバイス93との間で並行して行われるそれぞれのデータ転送の帯域を保証するものとする。
第1調停部11、第2調停部16、及び第3調停部17、第1ブリッジ部21、及び第2ブリッジ部22は、第1の実施の形態で説明したように、ハードウェア又はソフトウェアによって、その具体的機能が実現される。
第1調停部11における詳細な設定動作は、第1デバイス91と第3デバイス92との間で時間S1ごとにデータ量D1のデータの転送が要求されることを示す第1の帯域情報が用いられることと、時間S1とデータ量D1とを第3調停部へ通知すること以外は、第1の実施の形態で説明した動作(図4を参照)と同じである。
第1調停部11における詳細な設定動作は、第1デバイス91と第3デバイス92との間で時間S1ごとにデータ量D1のデータの転送が要求されることを示す第1の帯域情報が用いられることと、時間S1とデータ量D1とを第3調停部へ通知すること以外は、第1の実施の形態で説明した動作(図4を参照)と同じである。
第2調停部16における詳細な設定動作は、第2デバイス92と第3デバイス92との間で時間S2ごとにデータ量D2のデータの転送が要求されることを示す第2の帯域情報が用いられることと、時間S2とデータ量D2とを第3調停部へ通知すること以外は、前記の動作(図4を参照)と同じである。
これらの設定動作について詳しい説明を省略し、第3調停部17における詳細な設定動作について、以下に説明する。
(第3調停部における詳細な設定動作)
図29は、第3調停部17における詳細な設定動作を表すフローチャートである。
これらの設定動作について詳しい説明を省略し、第3調停部17における詳細な設定動作について、以下に説明する。
(第3調停部における詳細な設定動作)
図29は、第3調停部17における詳細な設定動作を表すフローチャートである。
まず、帯域情報取得部171は、第1調停部11から、第1の帯域情報として時間S1とデータ量D1とを取得し(S311)、第2調停部16から、第2の帯域情報として時間S2とデータ量D2とを取得する(S312)。
次に、調停期間設定部172は、時間S1及び時間S2のいずれよりも長くない時間S3を決定し(S313)、第3デバイス93から第1ブリッジ部21へデータ量D1のデータ転送に要する時間A3を算出し(S314)、第3デバイス93から第2ブリッジ部22へデータ量D2のデータ転送に要する時間A4を算出する(S315)。
次に、調停期間設定部172は、時間S1及び時間S2のいずれよりも長くない時間S3を決定し(S313)、第3デバイス93から第1ブリッジ部21へデータ量D1のデータ転送に要する時間A3を算出し(S314)、第3デバイス93から第2ブリッジ部22へデータ量D2のデータ転送に要する時間A4を算出する(S315)。
そして、調停期間設定部172は、第3バスの調停周期をS3、調停周期ごとに第1ブリッジ部21に第3バスの使用権を与える時間をA3、調停周期ごとに第2ブリッジ部22に第3バスの使用権を与える時間をA4と設定する(S316)。
ここまでに説明した設定に従って、第1調停部11、第2調停部14、及び第3調停部15が調停動作することによって、前記帯域情報に示される帯域を確保するために必要な期間、第1デバイス91、第1ブリッジ部21、及び第2ブリッジ部22にそれぞれ第1バス、第2バス、第3バスの使用権が与えられる。
(その他の変形例)
なお、本発明を上記の実施の形態に基づいて説明してきたが、本発明は、上記の実施の形態に限定されないのはもちろんである。以下のような場合も本発明に含まれる。
(1)本発明は、実施の形態で説明したステップを含む方法であるとしてもよい。また、これらの方法を、コンピュータシステムを用いて実現するためのコンピュータプログラムであるとしてもよいし、前記プログラムを表すデジタル信号であるとしてもよい。
ここまでに説明した設定に従って、第1調停部11、第2調停部14、及び第3調停部15が調停動作することによって、前記帯域情報に示される帯域を確保するために必要な期間、第1デバイス91、第1ブリッジ部21、及び第2ブリッジ部22にそれぞれ第1バス、第2バス、第3バスの使用権が与えられる。
(その他の変形例)
なお、本発明を上記の実施の形態に基づいて説明してきたが、本発明は、上記の実施の形態に限定されないのはもちろんである。以下のような場合も本発明に含まれる。
(1)本発明は、実施の形態で説明したステップを含む方法であるとしてもよい。また、これらの方法を、コンピュータシステムを用いて実現するためのコンピュータプログラムであるとしてもよいし、前記プログラムを表すデジタル信号であるとしてもよい。
また、本発明は、前記プログラム又は前記デジタル信号を記録したコンピュータ読取り可能な記録媒体、例えば、フレキシブルディスク、ハードディスク、CD、MO、DVD、BD、半導体メモリ等であるとしてもよい。
また、本発明は、電気通信回線、無線又は有線通信回線、若しくはインターネットに代表されるネットワーク等を経由して伝送される前記コンピュータプログラム又は前記デジタル信号であるとしてもよい。
また、本発明は、電気通信回線、無線又は有線通信回線、若しくはインターネットに代表されるネットワーク等を経由して伝送される前記コンピュータプログラム又は前記デジタル信号であるとしてもよい。
また、本発明は、マイクロプロセッサ及びメモリを備えたコンピュータシステムであり、前記メモリは前記プログラムを記憶しており、前記マイクロプロセッサは前記メモリに記憶されている前記プログラムに従って動作することにより、前記方法を実現するとしてもよい。
また、前記プログラム又は前記デジタル信号は、前記記録媒体に記録されて移送され、若しくは、前記ネットワーク等を経由して移送され、独立した他のコンピュータシステムにおいて実施されるとしてもよい。
また、前記プログラム又は前記デジタル信号は、前記記録媒体に記録されて移送され、若しくは、前記ネットワーク等を経由して移送され、独立した他のコンピュータシステムにおいて実施されるとしてもよい。
本発明に係るバス制御装置は、良好に動作するためにデータ転送の帯域が保証されることを必要とするコンピュータシステム、例えば、MP3プレーヤ/レコーダ、DVDプレーヤ/レコーダ、デジタルテレビ受信機等として機能するコンピュータシステムに利用できる。
1、1a、1b、2、2a、3 バスシステム
11、81 第1調停部
12、14、14a、16、82 第2調停部
13、15、15a、17 第3調停部
21、21a、21b、83 ブリッジ部
22 第2ブリッジ部
91 第1デバイス
92 第2デバイス
93 第3デバイス
94 第4デバイス
95 第5デバイス
96 第6デバイス
111、121、141、151、161、171 帯域情報取得部
112、122、132、142、152、162、172 調停期間設定部
113、143、163 帯域情報通知部
131、144、144a、154、154a 単位転送量取得部
211、211b、221 バッファ
212 遅延転送量レジスタ
213 専用領域設定部
214 自由領域
215 専用領域
311 制御信号線
312 アドレス/データ信号線
831 レイテンシタイマレジスタ
832 予測部
11、81 第1調停部
12、14、14a、16、82 第2調停部
13、15、15a、17 第3調停部
21、21a、21b、83 ブリッジ部
22 第2ブリッジ部
91 第1デバイス
92 第2デバイス
93 第3デバイス
94 第4デバイス
95 第5デバイス
96 第6デバイス
111、121、141、151、161、171 帯域情報取得部
112、122、132、142、152、162、172 調停期間設定部
113、143、163 帯域情報通知部
131、144、144a、154、154a 単位転送量取得部
211、211b、221 バッファ
212 遅延転送量レジスタ
213 専用領域設定部
214 自由領域
215 専用領域
311 制御信号線
312 アドレス/データ信号線
831 レイテンシタイマレジスタ
832 予測部
Claims (19)
- ブリッジ手段を介して接続された第1バス及び第2バスからなるバスシステムを制御するバス制御装置であって、
前記第1バス上の第1デバイスと前記第2バス上の第2デバイスとの間で行われるデータ転送の帯域に関する帯域情報を取得し、取得された帯域情報に基づいて前記第1デバイスに前記第1バスの使用権を与える第1調停手段と、
前記第2バスの使用権を調停する第2調停手段と、
前記帯域情報を前記第1調停手段から前記第2調停手段へ通知する通知手段と
を備え、
前記第2調停手段は、前記第1調停手段から通知された帯域情報に基づいて前記ブリッジ手段に前記第2バスの使用権を与える
ことを特徴とするバス制御装置。 - 前記帯域情報は、第1の周期時間と、前記第1の周期ごとに前記第1デバイスと前記第2デバイスとの間で転送されるべきデータ量である転送要求量とを表し、
前記第1調停手段は、前記第1の周期ごとに含まれる、前記ブリッジ手段と前記第1デバイスとの間で前記転送要求量のデータを転送するためにかかる時間と等しいかより長い第1割当期間において、前記第1デバイスに前記第1バスの使用権を与え、
前記第2調停手段は、前記第1の周期と等しいかより短い第2の周期ごとに含まれる、前記第2デバイスと前記ブリッジ手段との間で前記転送要求量のデータを転送するためにかかる時間と等しいかより長い第2割当期間において、前記ブリッジ手段に前記第2バスの使用権を与える
ことを特徴とする請求項1に記載のバス制御装置。 - 前記第2デバイスと前記ブリッジ手段との間での一回のデータ転送で、前記転送要求量よりも少ないバースト転送量までのデータを転送可能であり、
前記第2調停手段は、前記第2の周期ごとに含まれる、全部で前記第2割当期間の長さ以上となる複数回の個別割当期間において、前記ブリッジ手段に前記第2バスの使用権を与え、
各個別割当期間は、前記第2デバイスと前記ブリッジ手段との間で前記バースト転送量のデータを転送するためにかかる時間と等しい
ことを特徴とする請求項2に記載のバス制御装置。 - 前記バス制御装置は、前記ブリッジ手段を含んで構成され、
前記ブリッジ手段は、前記第1デバイスと前記第2デバイスとの間で転送されるデータを、前記転送要求量よりも少ない保持量まで保持可能な記憶部を有し、
前記第1調停手段は、前記第1の周期ごとに含まれる、全部で前記第1割当期間の長さ以上となる複数回の第1個別割当期間において、前記第1デバイスに前記第1バスの使用権を与え、
前記第2調停手段は、前記第2の周期ごとに含まれる、全部で前記第2割当期間の長さ以上となる複数回の第2個別割当期間において、前記ブリッジ手段に前記第2バスの使用権を与え、
各第1個別割当期間は、前記ブリッジ手段及び前記第1デバイス間で前記保持量のデータを転送するためにかかる時間と等しく、かつ、
各第2個別割当期間は、前記第2デバイス及び前記ブリッジ手段間で前記保持量のデータを転送するためにかかる時間と等しい
ことを特徴とする請求項2に記載のバス制御装置。 - 前記バス制御装置は、前記ブリッジ手段を含んで構成され、
前記ブリッジ手段は、前記転送要求量と等しいかより多くのデータを保持可能な記憶部を有し、
前記記憶部のうちの前記転送要求量のデータを保持可能な部分を前記第1デバイスと前記第2デバイスとの間で転送されるデータを保持するために占用する
ことを特徴とする請求項2に記載のバス制御装置。 - 第1ブリッジ手段を介して接続された第1バス及び第2バス、並びに第2ブリッジ手段を介して前記第2バスに接続された第3バスからなるバスシステムを制御するバス制御装置であって、
前記第1バス上の第1デバイスと前記第3バス上の第2デバイスとの間で行われるデータ転送の帯域に関する帯域情報を取得し、取得された帯域情報に基づいて前記第1デバイスに前記第1バスの使用権を与える第1調停手段と、
前記第2バスの使用権を調停する第2調停手段と、
前記帯域情報を前記第1調停手段から前記第2調停手段へ通知する第1通知手段と、
前記第3バスの使用権を調停する第3調停手段と、
前記帯域情報を前記第2調停手段から前記第3調停手段へ通知する第2通知手段と
を備え、
前記第2調停手段は、前記第1調停手段から通知された帯域情報に基づいて前記第1ブリッジ手段に前記第2バスの使用権を与え、
前記第3調停手段は、前記第2調停手段から通知された帯域情報に基づいて前記第2ブリッジ手段に前記第3バスの使用権を与える
ことを特徴とするバス制御装置。 - 前記帯域情報は、第1の周期時間と、前記第1の周期ごとに前記第1デバイスと前記第2デバイスとの間で転送されるべきデータ量である転送要求量とを表し、
前記第1調停手段は、前記第1の周期ごとに含まれる、前記第1ブリッジ手段と前記第1デバイスとの間で前記転送要求量のデータを転送するためにかかる時間と等しいかより長い第1割当期間において、前記第1デバイスに前記第1バスの使用権を与え、
前記第2調停手段は、前記第1の周期と等しいかより短い第2の周期ごとに含まれる、前記第2ブリッジ手段と前記第1ブリッジ手段との間で前記転送要求量のデータを転送するためにかかる時間と等しいかより長い第2割当期間において、前記第1ブリッジ手段に前記第2バスの使用権を与え、
前記第3調停手段は、前記第1の周期と等しいかより短い第3の周期ごとに含まれる、前記第2デバイスと前記第2ブリッジ手段との間で前記転送要求量のデータを転送するためにかかる時間と等しいかより長い第3割当期間において、前記第2ブリッジ手段に前記第3バスの使用権を与える
ことを備えることを特徴とする請求項6に記載のバス制御装置。 - 第1ブリッジ手段を介して接続された第1バス及び第3バス、並びに第2ブリッジ手段を介して前記第3バスに接続された第2バスからなるバスシステムを制御するバス制御装置であって、
前記第1バス上の第1デバイスと前記第3バス上の第3デバイスとの間で行われるデータ転送の帯域に関する第1の帯域情報を取得し、取得された第1の帯域情報に基づいて前記第1デバイスに前記第1バスの使用権を与える第1調停手段と、
前記第2バス上の第2デバイスと前記第3デバイスとの間で行われるデータ転送の帯域に関する第2の帯域情報を取得し、取得された第2の帯域情報に基づいて前記第2デバイスに前記第2バスの使用権を与える第2調停手段と、
前記第3バスの使用権を調停する第3調停手段と、
前記第1の帯域情報を前記第1調停手段から前記第3調停手段へ通知する第1通知手段と、
前記第2の帯域情報を前記第2調停手段から前記第3調停手段へ通知する第2通知手段と
を備え、
前記第3調停手段は前記第1の帯域情報及び前記第2の帯域情報に基づいて前記第1ブリッジ手段及び第2ブリッジ手段に前記第3バスの使用権を与える
ことを特徴とするバス制御装置。 - 前記第1の帯域情報は、第1の周期時間と、前記第1の周期ごとに前記第1デバイスと前記第3デバイスとの間で転送されるべきデータ量である第1の転送要求量とを表し、
前記第2の帯域情報は、第2の周期時間と、前記第2の周期ごとに前記第2デバイスと前記第3デバイスとの間で転送されるべきデータ量である第2の転送要求量とを表し、
前記第1調停手段は、前記第1の周期ごとに含まれる、前記第1ブリッジ手段と前記第1デバイスとの間で前記第1の転送要求量のデータを転送するためにかかる時間と等しいかより長い第1割当期間において、前記第1デバイスに前記第1バスの使用権を与え、
前記第2調停手段は、前記第2の周期ごとに含まれる、前記第2ブリッジ手段と前記第2デバイスとの間で前記第2の転送要求量のデータを転送するためにかかる時間と等しいかより長い第2割当期間において、前記第2デバイスに前記第2バスの使用権を与え、
前記第3調停手段は、
前記第1の周期及び前記第2の周期の何れよりも長くない第3の周期ごとに含まれる、前記第3デバイスと前記第1ブリッジ手段との間で前記第1の転送要求量のデータを転送するためにかかる時間と等しいかより長い第3割当期間において、前記第1ブリッジ手段に前記第3バスの使用権を与え、かつ、
前記第3の周期ごとに含まれる、前記第3デバイスと前記第2ブリッジ手段との間で前記第2の転送要求量のデータを転送するためにかかる時間と等しいかより長い第4割当期間において、前記第2ブリッジ手段に前記第3バスの使用権を与える
ことを特徴とする請求項8に記載のバス制御装置。 - ブリッジ手段を介して接続された第1バス及び第2バスからなるバスシステムにおいて前記第1バスの使用権を調停する調停装置であって、
前記第1バス上の第1デバイスと前記第2バス上の第2デバイスとの間で行われるデータ転送の帯域に関する帯域情報を取得する取得手段と、
取得された帯域情報に基づいて前記第1デバイスに前記第1バスの使用権を与える調停手段と、
前記帯域情報を前記第2バスの使用権を調停する調停装置へ送信する送信手段と
を備えることを特徴とする調停装置。 - ブリッジ手段を介して接続された第1バス及び第2バスからなるバスシステムにおいて前記第2バスの使用権を調停する調停装置であって、
前記第1バス上の第1デバイスと前記第2バス上の第2デバイスとの間で行われるデータ転送の帯域に関する帯域情報を、前記第1バスの使用権を調停する調停装置から受信する受信手段と、
受信された帯域情報に基づいて前記ブリッジ手段に前記第2バスの使用権を与える調停手段と
を備えることを特徴とする調停装置。 - ブリッジ手段を介して接続された第1バスおよび第2バスからなるバスシステムを制御する半導体集積回路装置であって、
前記第1バス上の第1デバイスと前記第2バス上の第2デバイスとの間で行われるデータ転送の帯域に関する帯域情報を入力する入力回路と、
入力された帯域情報に基づいて前記第1デバイスに前記第1バスの使用権があることを示す第1グラント信号を出力する第1調停回路と、
前記第2バスの使用権を調停する第2調停回路と、
前記帯域情報を前記第1調停回路から前記第2調停回路へ通知する通知回路と
を備え、
前記第2調停回路は、前記第1調停回路から通知された帯域情報に基づいて前記ブリッジ手段に前記第2バスの使用権があることを示す第2グラント信号を出力する
ことを特徴とする半導体集積回路装置。 - 前記入力回路には、前記帯域情報として、第1の周期時間と、前記第1の周期ごとに前記第1デバイスと前記第2デバイスとの間で転送されるべきデータ量である転送要求量とが入力され、
前記第1調停回路は、前記第1の周期ごとに含まれる、前記ブリッジ手段と前記第1デバイスとの間で前記転送要求量のデータを転送するためにかかる時間と等しいかより長い第1割当期間において、前記第1グラント信号を出力し、
前記第2調停回路は、前記第1の時間周期と等しいかより短い第2の時間周期ごとに含まれる、前記第2デバイスと前記ブリッジ手段との間で前記転送要求量のデータを転送するためにかかる時間と等しいかより長い第2割当期間において、前記第2グラント信号を出力する
ことを特徴とする請求項12に記載の半導体集積回路装置。 - ブリッジ手段を介して接続された第1バスおよび第2バスからなるバスシステムにおいて前記第1バスの使用権を調停する半導体集積回路装置であって、
前記第1バス上の第1デバイスと前記第2バス上の第2デバイスとの間で行われるデータ転送の帯域に関する帯域情報を入力する入力回路と、
入力された帯域情報に基づいて前記第1デバイスに前記第1バスの使用権があることを示す第1グラント信号を出力する調停回路と、
前記帯域情報を前記第2バスの使用権を調停する半導体集積回路装置へ出力する出力回路と
を備えることを特徴とする半導体集積回路装置。 - ブリッジ手段を介して接続された第1バスおよび第2バスからなるバスシステムにおいて前記第2バスの使用権を調停する半導体集積回路装置であって、
前記第1バス上の第1デバイスと前記第2バス上の第2デバイスとの間で行われるデータ転送の帯域に関する帯域情報を、前記第1バスの使用権を調停する半導体集積回路装置から入力する入力回路と、
入力された帯域情報に基づいて前記ブリッジ手段に前記第2バスの使用権を与える調停回路と
を備えることを特徴とする半導体集積回路装置。 - ブリッジ手段を介して接続された第1バスおよび第2バスからなるバスシステムを制御するバス制御方法であって、
前記第1バス上の第1デバイスと前記第2バス上の第2デバイスとの間で行われるデータ転送の帯域に関する帯域情報を取得し、取得された帯域情報に基づいて前記第1デバイスに前記第1バスの使用権を与える第1調停ステップと、
前記第2バスの使用権を調停する第2調停ステップと、
前記帯域情報を前記第1調停手段から前記第2調停手段へ通知する通知ステップと
を含み、
前記第2調停ステップは、前記第1調停手段から通知された帯域情報に基づいて前記ブリッジ手段に前記第2バスの使用権を与える
ことを特徴とするバス制御方法。 - 前記帯域情報は、第1の周期時間と、前記第1の周期ごとに前記第1デバイスと前記第2デバイスとの間で転送されるべきデータ量である転送要求量とを表し、
前記第1調停ステップは、前記第1の周期ごとに含まれる、前記ブリッジ手段と前記第1デバイスとの間で前記転送要求量のデータを転送するためにかかる時間と等しいかより長い第1割当期間において、前記第1デバイスに前記第1バスの使用権を与え、
前記第2調停ステップは、前記第1の周期と等しいかより短い第2の周期ごとに含まれる、前記第2デバイスと前記ブリッジ手段との間で前記転送要求量のデータを転送するためにかかる時間と等しいかより長い第2割当期間において、前記ブリッジ手段に前記第2バスの使用権を与える
ことを特徴とする請求項16に記載のバス制御方法。 - ブリッジ手段を介して接続された第1バスおよび第2バスからなるバスシステムにおける前記第1バスの使用権の調停方法であって、
前記第1バス上の第1デバイスと前記第2バス上の第2デバイスとの間で行われるデータ転送の帯域に関する帯域情報を取得する取得ステップと、
取得された帯域情報に基づいて前記第1デバイスに前記第1バスの使用権を与える調停ステップと、
前記帯域情報を前記第2バスの使用権を調停する調停装置へ送信する送信ステップと
を含むことを特徴とする調停方法。 - ブリッジ手段を介して接続された第1バスおよび第2バスからなるバスシステムにおける前記第2バスの使用権の調停方法であって、
前記第1バス上の第1デバイスと前記第2バス上の第2デバイスとの間で行われるデータ転送の帯域に関する帯域情報を、前記第1バスの使用権を調停する調停装置から受信する受信ステップと、
受信された帯域情報に基づいて前記ブリッジ手段に前記第2バスの使用権を与える調停ステップと
を含むことを特徴とする調停方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004318494A JP2006127423A (ja) | 2004-11-01 | 2004-11-01 | バス制御装置、調停装置、並びに、その方法及びプログラム |
CNA2005101143893A CN1770130A (zh) | 2004-11-01 | 2005-10-24 | 总线控制器件及方法、仲裁器件及方法和集成电路器件 |
US11/259,760 US20060095637A1 (en) | 2004-11-01 | 2005-10-27 | Bus control device, arbitration device, integrated circuit device, bus control method, and arbitration method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004318494A JP2006127423A (ja) | 2004-11-01 | 2004-11-01 | バス制御装置、調停装置、並びに、その方法及びプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006127423A true JP2006127423A (ja) | 2006-05-18 |
Family
ID=36263449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004318494A Pending JP2006127423A (ja) | 2004-11-01 | 2004-11-01 | バス制御装置、調停装置、並びに、その方法及びプログラム |
Country Status (3)
Country | Link |
---|---|
US (1) | US20060095637A1 (ja) |
JP (1) | JP2006127423A (ja) |
CN (1) | CN1770130A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014514662A (ja) * | 2011-04-20 | 2014-06-19 | マーベル ワールド トレード リミテッド | 可変長アービトレーション |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8386682B2 (en) * | 2010-06-30 | 2013-02-26 | Intel Corporation | Method, apparatus and system for maintaining transaction coherecy in a multiple data bus platform |
US8667197B2 (en) * | 2010-09-08 | 2014-03-04 | Intel Corporation | Providing a fine-grained arbitration system |
US9191280B2 (en) * | 2012-04-16 | 2015-11-17 | Ciena Corporation | System, device, and method for a voiding bandwidth fragmentation on a communication link by classifying bandwidth pools |
DE102015207050A1 (de) * | 2015-04-17 | 2016-10-20 | Continental Teves Ag & Co. Ohg | Verfahren zum Bestimmen einer Kanallast und Verfahren zum Einstellen einer Vorverarbeitung in einer Fahr-zeug-zu-X-Kommunikation, Fahrzeug-zu-X-Kommunikationssystem und computerlesbares Speichermedium |
CN111314192A (zh) * | 2020-04-15 | 2020-06-19 | 联合华芯电子有限公司 | 一种高速总线结构和通信节点间传输数据的方法 |
CN111314191A (zh) * | 2020-04-15 | 2020-06-19 | 联合华芯电子有限公司 | 一种数据传输***和方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5740380A (en) * | 1996-07-15 | 1998-04-14 | Micron Electronics, Inc. | Method and system for apportioning computer bus bandwidth |
US6138200A (en) * | 1998-06-09 | 2000-10-24 | International Business Machines Corporation | System for allocating bus bandwidth by assigning priority for each bus duration time slot to application using bus frame and bus duration |
US6363445B1 (en) * | 1998-10-15 | 2002-03-26 | Micron Technology, Inc. | Method of bus arbitration using requesting device bandwidth and priority ranking |
US6820152B2 (en) * | 2001-04-25 | 2004-11-16 | Matsushita Electric Industrial Co., Ltd. | Memory control device and LSI |
US6868469B2 (en) * | 2001-05-31 | 2005-03-15 | Intel Corporation | Data bridge and bridging |
US6871248B2 (en) * | 2001-09-29 | 2005-03-22 | Hewlett-Packard Development Company, L.P. | Isochronous transactions for interconnect busses of a computer system |
JP2003108514A (ja) * | 2001-10-01 | 2003-04-11 | Matsushita Electric Ind Co Ltd | バスブリッジ |
JP2003281080A (ja) * | 2002-03-20 | 2003-10-03 | Matsushita Electric Ind Co Ltd | データ転送制御装置 |
US7065595B2 (en) * | 2003-03-27 | 2006-06-20 | International Business Machines Corporation | Method and apparatus for bus access allocation |
US7099968B2 (en) * | 2003-09-02 | 2006-08-29 | Intel Corporation | System and method for generating bus requests in advance based on speculation states |
US7054968B2 (en) * | 2003-09-16 | 2006-05-30 | Denali Software, Inc. | Method and apparatus for multi-port memory controller |
-
2004
- 2004-11-01 JP JP2004318494A patent/JP2006127423A/ja active Pending
-
2005
- 2005-10-24 CN CNA2005101143893A patent/CN1770130A/zh active Pending
- 2005-10-27 US US11/259,760 patent/US20060095637A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014514662A (ja) * | 2011-04-20 | 2014-06-19 | マーベル ワールド トレード リミテッド | 可変長アービトレーション |
Also Published As
Publication number | Publication date |
---|---|
US20060095637A1 (en) | 2006-05-04 |
CN1770130A (zh) | 2006-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6532525B1 (en) | Method and apparatus for accessing memory | |
JP3926873B2 (ja) | コンピュータシステム | |
US20060004976A1 (en) | Shared memory architecture | |
US20080276021A1 (en) | Data transfer control apparatus | |
US20020184453A1 (en) | Data bus system including posted reads and writes | |
JP2007133527A (ja) | クロック信号生成回路、半導体集積回路及び分周率制御方法 | |
CN105988968B (zh) | 半导体装置 | |
JP4198376B2 (ja) | バスシステム及びバスシステムを含む情報処理システム | |
KR20160112305A (ko) | 공유 리소스 액세스 중재 방법 및 이를 수행하기 위한 공유 리소스 액세스 중재 장치 및 공유 리소스 액세스 중재 시스템 | |
US20070156937A1 (en) | Data transfer in multiprocessor system | |
US20060095637A1 (en) | Bus control device, arbitration device, integrated circuit device, bus control method, and arbitration method | |
US20050144338A1 (en) | Data transfer apparatus | |
KR100694095B1 (ko) | 버스 연결 방법 및 장치 | |
US5983299A (en) | Priority request and bypass bus | |
US8180990B2 (en) | Integrated circuit including a plurality of master circuits transmitting access requests to an external device and integrated circuit system including first and second interated circuits each including a plurality of master circuits transmitting access requests | |
US6199132B1 (en) | Communication link with isochronous and asynchronous priority modes | |
US9798492B2 (en) | Semiconductor device including a plurality of function blocks | |
EP3819778A1 (en) | Bus system and method for operating a bus system | |
US7606983B2 (en) | Sequential ordering of transactions in digital systems with multiple requestors | |
JP5146284B2 (ja) | データ転送装置及びデータ転送方法 | |
US6678771B1 (en) | Method of adjusting an access sequencing scheme for a number of PCI- compliant units coupled to a PCI bus system | |
KR100813878B1 (ko) | 무중재 amba 버스 제어 장치 및 제어 방법과 이를이용한 amba 버스 인터페이스 시스템 | |
JP2006040167A (ja) | バス調停回路、情報処理装置、並びに、そのプログラムおよび記録媒体 | |
KR100579419B1 (ko) | Ddr sdram 데이터 전송을 위한 amba인터페이스 장치 | |
JP2005063358A (ja) | 命令供給制御装置および半導体装置 |