KR100468861B1 - 고선택성을 가지는 자기저항 메모리 - Google Patents

고선택성을 가지는 자기저항 메모리 Download PDF

Info

Publication number
KR100468861B1
KR100468861B1 KR10-2003-0000778A KR20030000778A KR100468861B1 KR 100468861 B1 KR100468861 B1 KR 100468861B1 KR 20030000778 A KR20030000778 A KR 20030000778A KR 100468861 B1 KR100468861 B1 KR 100468861B1
Authority
KR
South Korea
Prior art keywords
less
magnetic layer
magnetic
magnetoresistive memory
layer
Prior art date
Application number
KR10-2003-0000778A
Other languages
English (en)
Other versions
KR20040063382A (ko
Inventor
이경진
박완준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0000778A priority Critical patent/KR100468861B1/ko
Priority to EP04250030A priority patent/EP1437747B1/en
Priority to DE602004010316T priority patent/DE602004010316T2/de
Priority to CNB2004100036141A priority patent/CN100456385C/zh
Priority to US10/751,886 priority patent/US7015555B2/en
Priority to JP2004001984A priority patent/JP2004214687A/ja
Publication of KR20040063382A publication Critical patent/KR20040063382A/ko
Application granted granted Critical
Publication of KR100468861B1 publication Critical patent/KR100468861B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

고선택성의 자기저항 메모리가 개시된다. 개시된 자기저항 메모리는, 자기 벡터의 방향이 고정된 제1자성층과, 제1자성층과 나란하게 위치하며, 자기 벡터의 방향이 반전가능한 제2자성층 및, 제1 및 제2자성층의 사이에 개재되는 비자성층을 구비하며, 제2자성층은 장축 대 단축의 비(AR)가 2이하이고 두께(t)가 5nm 이하이며 포화자화양(Ms)이 800emu/cm3이하인 것을 특징으로 한다. 킹크가 억제된 자기-저항 특성을 가지므로 공정능력에 관계없이 고선택성을 나타낼 수 있다.

Description

고선택성을 가지는 자기저항 메모리{Magnetoresistive random access memory with high selectivity}
본 발명은 자기저항 메모리에 관한 것으로서, 더욱 상세하게는 고선택성을 가지는 자기저항 메모리에 관한 것이다.
자기저항메모리(MRAM; Magnetic Random Access Memory)는, 데이터 기록 속도는 빠른 반면 전기를 계속 공급해 주지 않으면 기록되어 있는 데이터가 소거되는 종래의 DRAM(Dynamic Random Access Memory)의 단점과 데이터 기록 속도가 DRAM보다 1000배 정도 느린 플래시 메모리의 단점을 보완하여 차세대 메모리 소자로 개발되고 있는 스핀 전자소자이다. MRAM은 강자성체/절연체/강자성체의 다층박막구조를 가지며 자성체의 자화방향으로 전자의 스핀 터널링을 제어해 데이터를 저장한다.
도 1은 종래의 MRAM 셀의 기본 구성도이다. 자기 메모리 비트에 자기 정보를 기록하기 위하여 비트 라인(11)과 워드 라인(13)에 동시에 전류를 인가하면 비트 라인(11)과 워드 라인(13)이 교차하는 지점에 위치한 제1셀(15)의 자유층의 자화방향이 역전되면서 기록이 이루어진다. 하지만 MRAM 어레이 상에서는 필수불가결하게 전류가 인가되는 비트 라인(11)과 워드 라인(13) 상에 존재하는 다른 제2 및 제3셀(17, 19)에도 자기장이 인가되게 된다.
도 2는 기록을 위해 선택된 제1셀(15)과 선택되지 않지만 자기장이 인가되는 제1셀(15) 주변에 위치하는 제2 및 제3셀(17, 19)의 저항-자기장(R-H)의 관계를 나타낸 그래프이다.
f1은 제1셀(15)의 저항(R)과 자기장(H)의 관계를 나타낸 그래프이며, f2는 선택되지 않은 제3셀(19)의 저항(R)과 자기장(H)의 관계를 나타낸 그래프이고, f3는 선택되지 않은 제2셀(17)의 저항(R)과 자기장(H)의 관계를 나타낸 그래프이다. f1, f2 및, f3로부터 기존의 MRAM 셀에서는 저항 대 자기장의 곡선이 두 상태로 구분되어 나타나는 것을 볼 수 있다. f1의 A, A'과 f2의 B 및 f3의 C 부분에 저항이 자기장에 대해 중간상태를 가지는 영역인 킹크(kink)가 생긴 것을 볼 수 있다. 킹크는 MRAM 어레이의 선택성을 저해하는 주요 요인 중의 하나이다.
제1셀(15)은 수직으로 교차되는 비트 라인(11)과 워드 라인(13)으로부터 인가되는 전기장에 의해 다른 주변 셀들에 비해 낮은 반전 자기장(switching field; H0)을 가진다. f1의 그래프에서 풀 스위칭이 일어나는 자기장(H0)은 f1sw에서 나타난다. 28(Oe)정도의 반전 자기장 H0가 인가되면 제1셀(15)의 자유층의 자기 벡터(magnetic vector)의 방향의 반전이 일어나지만, 워드 라인(13) 상의 제2셀(17)의 자유층의 자기 벡터는 방향이 반전되지 않는다. f3를 참조하면, 킹크(C)가 H0보다 큰 Hc2의 자기장에서 발생하고 있으므로 제2셀(17)의 자화반전에는 영향을 미치지 않는 것이다. 하지만, f2를 참조하면, 비트 라인(11) 상의 제3셀(19)은 H0 보다 작은 자기장에서 킹크(B)가 발생하고 있으므로 H0의 자기장이 인가되었을 때 제3셀(19)의 일부 자구의 자기벡터가 부분적으로 반전되어 에러를발생시키게 된다.
따라서, 메모리의 선택성을 높이기 위해, 킹크가 없거나 킹크가 존재하더라도 선택성에 영향을 미치지 않는 새로운 디자인의 MRAM 셀이 요구된다.
따라서, 본 발명이 이루고자하는 기술적 과제는 상술한 종래 기술의 문제점을 개선하기 위한 것으로서, 킹크를 제거한 고선택성의 자기저항 메모리를 제공하는 것이다.
도 1은 종래의 MRAM 셀의 기본 구성도,
도 2는 도 1에 도시된 MRAM셀에서 기록을 위해 선택된 제1셀과 제1셀(15) 주변에 위치하는 제2 및 제3셀의 저항-자기장(R-H)의 관계를 나타낸 그래프,
도 3은 본 발명의 실시예에 따른 MRAM 셀을 간략히 나타낸 구조도,
도 4a 내지 도 4e는 다양한 장축 대 단축의 비(AR), 자유층의 두께(t), 포화자화양(Ms)에 대한 HR(=Hc2/Hc1)의 변화를 보인 다이어그램,
도 5a 내지 도 5e는 다양한 AR, t, Ms에 따른 풀 스위칭을 위한 자기장(Hsw)의 분포를 나타내는 다이어그램,
도 6은 본 발명의 실시예에 따른 MRAM 셀 제작시 공정능력 및 HR에 따라 선택성이 변하는 정도를 보인 그래프,
도 7a는 자구의 360°도메인 월을 간단히 나타낸 도면,
도 7b는 자구의 자기 보텍스를 간단히 나타낸 도면,
도 8은 AR=1.5, t=3nm, Ms=600emu/cm3의 스펙으로 디자인된 본 발명의 일 구현예에 따른 MRAM 셀의 저항-자기장 곡선의 시뮬레이션 그래프.
<도면의 주요부분에 대한 부호설명>
31 ; 제1자성층 33 ; 비자성층
33 ; 제2자성층
상기 기술적 과제를 달성하기 위하여 본 발명은,
자기 벡터의 방향이 고정된 제1자성층;
상기 제1자성층과 나란하게 위치하며, 자기 벡터의 방향이 반전가능한 제2자성층; 및
상기 제1 및 제2자성층의 사이에 개재되는 비자성층;을 구비하며,
상기 제2자성층은 장축 대 단축의 비(AR)가 2이하이고 두께(t)가 5nm 이하이며 포화자화양(Ms)이 800emu/cm3이하인 것을 특징으로 하는 자기저항 메모리를 제공한다.
상기 제2자성층은 장축 대 단축의 비(AR)가 1.5이하, 바람직하게는 1.4이하,더 바람직하게는 1.3이하, 더 바람직하게는 1.2이하, 더 바람직하게는 1.1이하, 가장 바람직하게는 1.0이하로 형성될 수 있다.
이러한 경우, 상기 제2자성층은 두께(t)가 4nm이하, 바람직하게는 3nm이하를 가지도록 형성될 수 있다.
상술한 모든 경우에, 상기 제2자성층은 포화자화양(Ms)이 700emu/cm3이하, 바람직하게는 600emu/cm3이하를 가지도록 형성될 수 있다.
상기 제1 및 제2자성층 또는 비자성층은 다중층으로 형성될 수 있으며, 상기 비자성층은 전기적으로 도전물질로 형성될 수 있다.
본 발명은 장축 대 단축의 비와 자유층의 두께 및 자성물질의 평균 포화자화양을 800 emu/cm3이하로 제조하여 킹크를 제거함으로써 고선택성의 메모리를 구현할 수 있다.
이하 본 발명의 실시예에 따른 자기 저항 메모리(이하 MRAM를 도면을 참조하여 상세히 설명한다.
본 발명에서는 킹크를 수치적으로 표현하기 위해 도 2에서와 같이 선택되지 않은 소정 셀의 풀 스위칭을 위해 필요한 자기장을 Hc1(f3sw에서 발생)으로 정의하고 킹크가 생기는 자기장 중 최초 자기장을 Hc2로 정의하여 Hc2/Hc1을 킹크의 정량적인 변수로 사용한다. 여기서, Hc2/Hc1 이 1이면 MRAM 셀의 R-H 곡선에는 킹크가 존재하지 않는다는 의미이다.
도 3은 본 발명의 실시예에 따른 MRAM 셀을 간략히 나타낸 구조도이다.
도 3을 참조하면, 본 발명의 실시예에 따른 MRAM 셀(30)은 자성물질로 이루어진 제1자성층(31)과 제2자성층(35) 사이에 비자성층(33)이 개재된 구조를 가진다. 제1자성층(31) 및 제2자성층(35) 중 한 자성층은 자구의 자기 벡터의 방향이 고정된 고정층이 되는 경우 다른 자성층은 자구의 자기 벡터 방향이 인가되는 자기장에 의해 반전되는 자유층이 된다. 예를 들어, 제1자성층(31)이 고정층이면 제2자성층(35)이 자유층이 된다. 이러한 경우, 본 발명의 실시예에 따른 MRAM 셀(30)은 비트 라인 방향의 장축의 길이(l)과 워드 라인 방향의 단축의 길이(s)의 비(Aspect ratio; AR)가 2이하의 값을 가지고, 자유층인 제2자성층(35)의 두께(t)가 5nm 이하의 값을 가지며, 포화자화양(saturation magnetization; Ms)이 800emu/cm3이하의 값을 가지도록 형성된다.
본 발명의 실시예에 따른 MRAM 셀은 다중 자성층으로 제작될 수 있으며, 이러한 경우에도 자유층을 2이하의 AR, 5nm이하의 t, 800emu/cm3이하의 값을 가지는 스펙으로 형성함으로써 킹크가 제거된 고선택성의 MRAM 셀을 구현할 수 있다.
도 4a 내지 도 4e는 다양한 장축 대 단축의 비(AR), 자유층의 두께(t), 포화자화양(Ms)에 대한 Hc2/Hc1의 변화를 보인 다이어그램이다. 킹크의 변화를 나타내는 변수(HR=Hc2/Hc1)가 0.7이상인 경우 킹크가 거의 없는 메모리를 얻을 수 있다.
도 4a를 참조하면, AR이 1인 경우 t가 4~5nm이면 HR이 0.8이상이 되기 위해서는 Ms가 대략 900emu/cm3이하의 값을 가져야 한다. t가 4nm보다 작아지면 HR이 0.8이상이 되기 위한 Ms의 한계치가 점점 증가하는 것을 볼 수 있다. t가 2.5nm 정도에서 Ms가 1200emu/cm3이하의 값을 가지면 Ms는 0.8이상의 값을 나타내는 것을 알 수 있다.
도 4b를 참조하면, AR=1.5인 경우 t가 5nm이면 Ms가 800emu/cm3이하의 값을 가질 때 Ms가 0.8이상을 나타내며 t값이 감소하면 HR이 0.8이상이 되기 위한 Ms의 한계치도 점차 증가하는 것을 볼 수 있다.
도 4c를 참조하면, AR=2인 경우 HR이 0.8이상의 값을 가지기 위해 t가 5nm일 때 Ms가 800emu/cm3이하의 값을 가져야 한다. t가 5nm이하일 때 HR이 0.8이상이 되기 위한 Ms의 최고값이 점차 증가한다.
도 4d를 참조하면, AR=2.5인 경우 HR이 0.8이상을 나타내는 영역은 t가 2.8nm이하일 때 Ms가 600emu/cm3이하의 값을 가지는 범위이나 그 외 영역에서는 HR이 0.8이상인 영역이 복잡한 형태로 나타나고 있으므로 MRAM 셀의 스펙을 적절히 정하는 것이 어렵다.
도 4e를 참조하면, AR=3이 되면 HR이 0.8이상인 범위가 아일랜드 형태로 국소적으로 나타나고 있으므로 역시 MRAM 셀의 스펙을 적절히 정하기 어렵다.
도 4a 내지 도 4e의 결과로부터 MRAM 셀의 HR을 0.7이상, 바람직하게는 0.8이상이 되게 하기 위해서는 AR값이 2이하이고 t가 5nm이하이며 Ms가 800emu/cm3이하의 값을 가지도록 형성하면 된다는 것을 알 수 있다.
도 5a 내지 도 5e는 다양한 AR, t, Ms에 따른 풀 스위칭을 위한 자기장(Hsw)의 분포를 나타내고 있다. 의미있는 풀 스위칭을 위한 자기장(Hsw)의 기준값은 150(Oe)이며 150(Oe)이하의 Hsw을 가지는 MRAM은 낮은 구동전압으로도 스위칭이 가능한 것을 의미한다.
도 5a 내지 도 5e를 참조하면, 도 4a 내지 도 4e와 유사하게 AR=2를 넘는 AR=2.5와 AR=3의 경우 자기장은 대부분의 영역이 t와 Ms에 관계없이 150(Oe)보다 큰 값을 나타내고 있다. 반면, AR=2이하로 형성되는 MRAM셀의 경우 t=5nm 이하이고 Ms가 800emu/cm3이하의 범위에서 안정적으로 150(Oe)이하의 Hsw을 가지는 것을 볼 수 있다. 즉, AR의 값이 작을수록 Hsw이 작아져 낮은 구동전압으로도 구동이 가능한 것을 알 수 있다.
도 4e 및 도 5e로부터, AR=3인 경우 t가 5nm이상이고 Ms가 800emu/cm3이상의 큰 값을 가지면(다이어그램의 오른쪽 상단부분) HR이 0.6이하의 값을 가지고 Hsw은 150(Oe) 이상의 값을 가지는 것을 알 수 있다. 이는 도 7b에 도시된 바와 같이 MRAM 셀에 국소적인 킹크가 발생하기 때문으로 해석할 수 있다. 하지만, AR=3 또는 AR=2.5의 큰 값을 가지고 t와 Ms가 작은 경우(다이어그램의 왼쪽 하단부분) 도 7a에서와 같이 일부 자구에 360°도메인 월이 발생하여 월 피닝(wall pinning)에 의해 킹크가 발생하고 이로 인해 HR이 다소 작은 값을 갖게 되는 것이다.
반면, 도 4a 내지 도 4c와 도 5a 내지 도 5c를 참조하면, AR이 2이하이고 t가 5nm 이하이며 Ms가 800emu/cm3이하이면 다이어그램에서 왼쪽 하단부에 매우 넓은 킹크-프리(kink-free)영역이 나타나는 것을 볼 수 있다. 2이하의 AR, 5nm이하의t 및 800emu/cm3이하의 Ms를 가지는 MRAM셀의 경우 360°도메인 월이 원인이 되는 킹크는 존재하지 않으며 발생하는 모든 킹크는 보텍스 형성에 기인하게 되는데, 도시된 킹크-프리 영역에서는 보텍스와 같은 킹크의 원인인자가 발생하기 위해 필요한 소정의 자화 질량(magnetization mass~Ms×t)이 존재하지 않아 킹크가 나타나지 않는 것으로 해석할 수 있다.
도 6은 본 발명의 실시예에 따른 MRAM 셀 제작시 공정능력 및 HR에 따라 선택성이 변하는 정도를 보인 그래프이다. 도면에서 2σ가 최저의 공정능력을 나타내며 6σ가 최고의 공정능력을 나타낸다. 도면으로부터 공정능력이 2σ로 낮은 경우에도 HR(=Hc2/Hc1)이 0.7보다 크면 선택성이 1을 나타내는 것을 알 수 있다.
본 발명의 실시예에 따른 스펙(AR≤2, t≤5, Ms≤800emu/cm3)을 가지는 MRAM 셀은, 도 4a 내지 도 4c에 도시된 바와 같이 HR이 0.7보다 큰 값을 나타내므로, 공정능력에 의존하지 않는 고선택성을 나타내는 것을 알 수 있다.
도 7a는 상술한 바와 같이 자구의 360°도메인 월(domain wall)을 나타내며, 도 7b는 자구의 자기 보텍스(magnetic vortex)를 보이고 있다. 일반적으로 MRAM 셀에서 도시된 도메인 월이나 자기 보텍스로 인해 저항-자기장 곡선에서 킹크가 발생하는 것으로 추측되고 있다.
본 발명의 실시예에 따른 MRAM 셀은 AR(≤2), t(≤5nm), Ms(≤800emu/cm3) 스펙을 가지도록 제작되어 이러한 자구의 도메인 월(D)이나 자기 보텍스(E)를 제거함으로써 자기-저항 특성에서 킹크의 발생을 억제할 수 있다.
도 8은 AR=1.5, t=3nm, Ms=600emu/cm3의 스펙으로 디자인된 본 발명의 일 구현예에 따른 MRAM 셀의 저항-자기장 곡선의 시뮬레이션 그래프를 보인다. 도 8을 참조하면, 도 2에서와 같이 종래의 MRAM 셀의 저항-자기장 곡선에서 나타나던 킹크가 전혀 나타나고 있지 않은 것을 볼 수 있다. 즉, 본 발명의 실시예에 따른 MRAM셀은 킹크가 없는 저항-자기장 특성을 가지므로 공정능력에 의존하지 않고 고선택성을 나타내는 것을 알 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다.
예를 들어 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상에 의해 킹크가 제거된 다양한 자기저항소자를 제조할 수 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
상술한 바와 같이, 본 발명에 따른 자기저항 메모리 제조방법의 장점은, 킹크가 없는 저항-자기장 특성을 가지도록 디자인됨으로써 공정능력에 상관없이 고선택성을 가지는 메모리를 제공할 수 있다는 것이다.

Claims (18)

  1. 자기 벡터의 방향이 고정된 제1자성층;
    상기 제1자성층과 나란하게 위치하며, 자기 벡터의 방향이 반전가능한 제2자성층; 및
    상기 제1 및 제2자성층의 사이에 개재되는 비자성층;을 구비하며,
    상기 제2자성층은 장축 대 단축의 비(AR)가 2이하이고 두께(t)가 5nm 이하이며 포화자화양(Ms)이 800emu/cm3이하인 것을 특징으로 하는 자기저항 메모리.
  2. 제 1 항에 있어서,
    상기 제2자성층은 장축 대 단축의 비(AR)가 1.5이하인 것을 특징으로 하는 자기저항 메모리.
  3. 제 1 항에 있어서,
    상기 제2자성층은 장축 대 단축의 비(AR)가 1.4이하인 것을 특징으로 하는 자기저항 메모리.
  4. 제 1 항에 있어서,
    상기 제2자성층은 장축 대 단축의 비(AR)가 1.3이하인 것을 특징으로 하는 자기저항 메모리.
  5. 제 1 항에 있어서,
    상기 제2자성층은 장축 대 단축의 비(AR)가 1.2이하인 것을 특징으로 하는 자기저항 메모리.
  6. 제 1 항에 있어서,
    상기 제2자성층은 장축 대 단축의 비(AR)가 1.1이하인 것을 특징으로 하는 자기저항 메모리.
  7. 제 1 항에 있어서,
    상기 제2자성층은 장축 대 단축의 비(AR)가 1.0이하인 것을 특징으로 하는 자기저항 메모리.
  8. 선행하는 항 중 어느 한 항에 있어서,
    상기 제2자성층은 두께(t)가 4nm이하인 것을 특징으로 하는 자기저항 메모리.
  9. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 제2자성층은 두께(t)가 3nm이하인 것을 특징으로 하는 자기저항 메모리.
  10. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 제2자성층은 포화자화양(Ms)이 700emu/cm3이하인 것을 특징으로 하는 자기저항 메모리.
  11. 제 8 항에 있어서,
    상기 제2자성층은 포화자화양(Ms)이 700emu/cm3이하인 것을 특징으로 하는 자기저항 메모리.
  12. 제 9 항에 있어서,
    상기 제2자성층은 포화자화양(Ms)이 700emu/cm3이하인 것을 특징으로 하는 자기저항 메모리.
  13. 제 1 항 내지 제7 항 중 어느 한 항에 있어서,
    상기 제2자성층은 포화자화양(Ms)이 600emu/cm3이하인 것을 특징으로 하는 자기저항 메모리.
  14. 제 8 항에 있어서,
    상기 제2자성층은 포화자화양(Ms)이 600emu/cm3이하인 것을 특징으로 하는 자기저항 메모리.
  15. 제 9 항에 있어서,
    상기 제2자성층은 포화자화양(Ms)이 600emu/cm3이하인 것을 특징으로 하는 자기저항 메모리.
  16. 제 1 항에 있어서,
    상기 제1 및 제2자성층은 다중층으로 형성되는 것을 특징으로 하는 자기저항 메모리.
  17. 제 1 항에 있어서,
    상기 비자성층은 다중층으로 형성되는 것을 특징으로 하는 자기저항 메모리.
  18. 제 1 항 또는 제 17 항에 있어서,
    상기 비자성층은 전기적으로 도전성 물질로 형성되는 것을 특징으로 하는 자기저항 메모리.
KR10-2003-0000778A 2003-01-07 2003-01-07 고선택성을 가지는 자기저항 메모리 KR100468861B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR10-2003-0000778A KR100468861B1 (ko) 2003-01-07 2003-01-07 고선택성을 가지는 자기저항 메모리
EP04250030A EP1437747B1 (en) 2003-01-07 2004-01-06 Magnetoresistive random access memory with high selectivity
DE602004010316T DE602004010316T2 (de) 2003-01-07 2004-01-06 Magnetischer Direktzugriffspeicher mit hoher Selektivität
CNB2004100036141A CN100456385C (zh) 2003-01-07 2004-01-07 具有高选择性的磁致电阻随机存取存储器
US10/751,886 US7015555B2 (en) 2003-01-07 2004-01-07 Magnetoresistive random access memory with high selectivity
JP2004001984A JP2004214687A (ja) 2003-01-07 2004-01-07 高選択性を有する磁気抵抗メモリ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0000778A KR100468861B1 (ko) 2003-01-07 2003-01-07 고선택성을 가지는 자기저항 메모리

Publications (2)

Publication Number Publication Date
KR20040063382A KR20040063382A (ko) 2004-07-14
KR100468861B1 true KR100468861B1 (ko) 2005-01-29

Family

ID=32501484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0000778A KR100468861B1 (ko) 2003-01-07 2003-01-07 고선택성을 가지는 자기저항 메모리

Country Status (6)

Country Link
US (1) US7015555B2 (ko)
EP (1) EP1437747B1 (ko)
JP (1) JP2004214687A (ko)
KR (1) KR100468861B1 (ko)
CN (1) CN100456385C (ko)
DE (1) DE602004010316T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170001272A (ko) 2015-06-26 2017-01-04 심광선 목재 체결방법 및 장치

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100988086B1 (ko) 2003-11-14 2010-10-18 삼성전자주식회사 자기 모멘트가 낮은 프리 자성막을 구비하는 자기터널접합셀 및 이를 포함하는 자기램
US7061797B1 (en) * 2004-12-30 2006-06-13 Infineon Technologies Ag Hybrid memory cell for spin-polarized electron current induced switching and writing/reading process using such memory cell
US7630231B2 (en) * 2004-12-30 2009-12-08 Infineon Technologies Ag Hybrid memory cell for spin-polarized electron current induced switching and writing/reading process using such memory cell
JP5796349B2 (ja) * 2011-05-23 2015-10-21 ソニー株式会社 記憶素子の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5757695A (en) * 1997-02-05 1998-05-26 Motorola, Inc. Mram with aligned magnetic vectors
US5959880A (en) * 1997-12-18 1999-09-28 Motorola, Inc. Low aspect ratio magnetoresistive tunneling junction
US6166948A (en) * 1999-09-03 2000-12-26 International Business Machines Corporation Magnetic memory array with magnetic tunnel junction memory cells having flux-closed free layers
JP2001196661A (ja) * 1999-10-27 2001-07-19 Sony Corp 磁化制御方法、情報記憶方法、磁気機能素子および情報記憶素子
JP2001217482A (ja) * 2000-02-03 2001-08-10 Fujitsu Ltd 磁気センサ及びそれを使用する磁気記憶装置
EP1187103A3 (en) * 2000-08-04 2003-01-08 Matsushita Electric Industrial Co., Ltd. Magnetoresistance effect device, head, and memory element
JP3848072B2 (ja) * 2000-09-29 2006-11-22 富士通株式会社 磁気記録媒体及びこれを用いた磁気記憶装置
US6515341B2 (en) * 2001-02-26 2003-02-04 Motorola, Inc. Magnetoelectronics element having a stressed over-layer configured for alteration of the switching energy barrier
JP2002299725A (ja) * 2001-03-30 2002-10-11 Matsushita Electric Ind Co Ltd 磁気抵抗デバイス
JP3854836B2 (ja) * 2001-09-28 2006-12-06 キヤノン株式会社 垂直磁化膜を用いた磁気メモリの設計方法
US6760266B2 (en) * 2002-06-28 2004-07-06 Freescale Semiconductor, Inc. Sense amplifier and method for performing a read operation in a MRAM

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170001272A (ko) 2015-06-26 2017-01-04 심광선 목재 체결방법 및 장치

Also Published As

Publication number Publication date
US20040188830A1 (en) 2004-09-30
KR20040063382A (ko) 2004-07-14
US7015555B2 (en) 2006-03-21
CN100456385C (zh) 2009-01-28
JP2004214687A (ja) 2004-07-29
DE602004010316D1 (de) 2008-01-10
EP1437747B1 (en) 2007-11-28
CN1558422A (zh) 2004-12-29
DE602004010316T2 (de) 2008-10-02
EP1437747A1 (en) 2004-07-14

Similar Documents

Publication Publication Date Title
US10020039B2 (en) Three terminal magnetoresistive devices, magnetoresistive random access memory and magnetic recording method
CN108538328B (zh) 一种磁性存储器的数据写入方法
US7235408B2 (en) Synthetic antiferromagnetic structure for magnetoelectronic devices
EP1248273B1 (en) Cladded read conductor for a tunnel junction memory cell
KR100515532B1 (ko) 자기 기억 장치 및 그 제조 방법
EP1248265A2 (en) Magnetic memory cell
US7613036B2 (en) Memory element utilizing magnetization switching caused by spin accumulation and spin RAM device using the memory element
US20010035545A1 (en) MRAM memory
JPWO2006092849A1 (ja) 磁気抵抗効果素子及び磁気メモリ装置
KR20030069055A (ko) 자기저항 효과 소자 및 자기 메모리 장치
KR100870320B1 (ko) 비트 수율을 증가시키기 위한 비대칭 엠램 셀과 비트 설계
JP2006005308A (ja) 不揮発性磁気メモリ
US20130113058A1 (en) Magnetic memory element, magnetic memory and manufacturing method of the same
KR20010070246A (ko) 자기 소자 및 자기 기억 장치
KR20030089078A (ko) 자기터널접합소자를 갖는 자기메모리셀
JP4448485B2 (ja) 磁気メモリアレイ
KR100468861B1 (ko) 고선택성을 가지는 자기저항 메모리
CN113451355B (zh) 基于自旋轨道矩的磁性存储器件
KR100684893B1 (ko) 자기 메모리 장치 및 그 제조방법
JP2004296858A (ja) 磁気記憶素子及び磁気記憶装置
KR101095079B1 (ko) 자기 저항 소자를 이용한 멀티 비트 기록 방법 및 이를이용한 ｍｒａｍ
JP3872962B2 (ja) 磁気抵抗効果素子及び磁気記憶装置
US20080055789A1 (en) Magnetic random access memory device using current induced switching
JP4124844B2 (ja) 磁気薄膜メモリ
US20050285093A1 (en) Magnetic storage device using ferromagnetic tunnel junction element

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 13