KR100467951B1 - 전기 및 광 신호용 인쇄배선회로기판 및 이를 제조하는 방법 - Google Patents

전기 및 광 신호용 인쇄배선회로기판 및 이를 제조하는 방법 Download PDF

Info

Publication number
KR100467951B1
KR100467951B1 KR10-2001-7009121A KR20017009121A KR100467951B1 KR 100467951 B1 KR100467951 B1 KR 100467951B1 KR 20017009121 A KR20017009121 A KR 20017009121A KR 100467951 B1 KR100467951 B1 KR 100467951B1
Authority
KR
South Korea
Prior art keywords
circuit board
thin glass
glass layer
optical
light
Prior art date
Application number
KR10-2001-7009121A
Other languages
English (en)
Other versions
KR20020003190A (ko
Inventor
스트라우브페터레오
Original Assignee
페페체 엘렉트로닉 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페페체 엘렉트로닉 악티엔게젤샤프트 filed Critical 페페체 엘렉트로닉 악티엔게젤샤프트
Publication of KR20020003190A publication Critical patent/KR20020003190A/ko
Application granted granted Critical
Publication of KR100467951B1 publication Critical patent/KR100467951B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Communication System (AREA)
  • Electroluminescent Light Sources (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 발명은 전기 신호 및/또는 전류를 릴레이하는 적어도 하나의 전기 전도 레벨(EL) 및 광 신호를 릴레이하는 적어도 하나의 광 전도 레벨(OL)을 갖는 인쇄배선회로기판에 관한 것이다. 상기 전도 레벨(EL, OL)은 인쇄배선회로기판(30)내에 스택으로 서로의 상측에 놓이고 상호연결된다. 본 발명의 목적은 특히 적응성 있고 단순한 구조 및 단순화된 제조 방법을 제공하는 것이다. 끝으로, 광 전도 레벨(OL)은 전도체 소자로서 적어도 하나의 얇은 유리층을 포함한다.

Description

전기 및 광 신호용 인쇄배선회로기판 및 이를 제조하는 방법{PRINTED CIRCUIT BOARD FOR ELECTRICAL AND OPTICAL SIGNALS AND METHOD FOR PRODUCING THE SAME}
결국, 더 높은 클록률 및 더 빠른 신호 전송에 대한 요구는 구리선을 사용하여서 충분한 품질로 충족될 수 없다. 광 전송 경로(광섬유)의 사용을 통해 백플레인내 그리고 시스템 기판에서 지극히 높은 전송 속도로 신호를 전송하는 것은 가능하다. 전자석 간섭에 대한 높은 간섭 면역성(interference immunity)은 매우 다행한 부수적인 효과인데, 이것은 전기 백플레인에 특별히 중요하다. 그러한 백플레인은 예를 들어 멀티프로세서 고성능 컴퓨터의 개별적인 프로세서 카드 사이의 데이터 교환을 책임진다.
다양한 제안들이 다층 회로기판내에 광 데이터 전송 경로를 통합하기 위해 이미 만들어졌다. 예를 들어, 미국 특허 제 5,230,030 A호에는 다중칩 모듈의 형태로 전자 회로에 연결하기 위한 광 인터페이스가 개시되어 있다. 개별적인 ICs가 전기를 전도하는 층으로 구성되는 다층 회로기판상에 장착되고, 스택의 형태로 절연층과 교대로 배열된다. 채널은 낮은 굴절률을 갖는 광학적으로 투명한 물질로 이루어진 절연층내에 제조되고 그다음에 높은 굴절률을 갖는 또 다른 투명한 플라스틱으로 충전된다. 그다음에 이러한 충전은 한편으로 ICs에 연결되고, 다른 한편으로 적당한 플러그에 의해 외부에서 연결될 수 있는 스택의 에지에 이르는 광 전도체를 형성한다. 광 전도체를 회로기판내에 통합하는 이러한 방법은 회로기판이 빌드 업되고 연속으로 층별로 구성되어야 하기 때문에 복잡할 뿐만 아니라, 이러한 방법으로 제조된 광 전도체의 품질 또한 광학활성체로 채널을 충전할 때 균일한 동종의 전도체 구조를 얻는 것이 매우 어렵기 때문에 개선될 여지가 많다.
상기 인용된 미국 특허 제 5,408,568 A호에 개시된 또 다른 제안은 전체 면적의 광학층을 매개층으로서 다층 회로기판내에 통합한다. 광학층은 일단부에서 블런트 접속(blunt connection)으로 광섬유에 의해 외부에 연결된다. 회로기판의 상측에 놓인 칩은 칩 바로 밑의 구멍을 통해 접속되어 광학층으로 뻗는다. 광학층은 모든 칩이 서로 또는 외부 세계와 데이터를 교환할 수 있는 균일한 광 데이터버스로서 동작한다. 이러한 광학층의 두께 또는 재료에 관하여는 상기 공보에서 아무런 언급이 없었다. 상기 공보의 도 1은 광학층이 인쇄배선회로기판 사이에 배열된 인쇄배선회로기판과 동일한 두께를 갖는 광학층을 도시한다. 그러므로, 이러한 종류의 설계는 다중 광 레벨 및, 선택된 칩 사이에 구성된 광 접속부를 갖는 회로기판에 적당할 수 없었다.
본 발명은 회로기판 기술분야에 관한 것이다. 본 발명은 전기 신호 및/또는 전류를 릴레이(relay)하는 적어도 하나의 전기 전도 레벨 및 광 신호를 릴레이하는 적어도 하나의 광 전도 레벨을 갖는 회로기판으로서, 상기 전도 레벨은 상호 연결되고 인쇄배선회로기판내에 스택으로 하나 위에 다른 하나를 배열한 회로기판에 관한 것이다.
그러한 회로기판은 예를 들어 미국 특허 공보 제 5,408,568 A호에 개시되어 있다.
또한 본 발명은 그러한 회로기판을 제조하는 방법에 관한 것이다.
도 1A 내지 도 1D는 본 발명의 바람직한 실시예에 따라 구성된 얇은 유리층을 갖는 "광 샌드위치"의 제조에 있어서의 다양한 단계를 도시하는 부분 절결 사시도,
도 2는 2개의 캐리어판 사이에 얇은 유리층을 갖는 도 1D의 대안적인 실시예를 도시하는 도면,
도 3은 캐리어판의 일측상에 서로의 위에 배열된 2개의 얇은 유리층을 갖는 도 1D의 대안적인 실시예를 도시한 도면,
도 4는 캐리어판의 양편의 2개의 얇은 유리층을 갖는 도 1D의 대안적인 실시예를 도시한 도면,
도 5는 광학적으로 적용된 충전재에 의해 충전된 구성된 얇은 유리층의 인터스페이스를 갖는 도 1D에 따른 광 샌드위치의 확대단면도,
도 6은 반사층에 의해 형성된 구성된 얇은 유리층 상에 커버를 갖는 도 5B의 대안적인 실시예를 도시한 도면, 및
도 7은 광 전도레벨 사이에 배열된 2개의 전도 레벨에 의해 서로로부터 분리된, 도 2에 따른 3개의 광 전도 레벨을 갖는 본 발명에 따른 회로기판의 실시예를도시한 도면.
따라서, 본 발명의 목적은 고품질의 광 접속, 융통성 있게 적용가능하고 용이하게 변경되는 설계 및 다층 회로기판의 공지된 제조 방법으로의 단순한 통합으로 특징지어지는 전기 및 광 신호용 회로기판을 제조하는 것이다.
이러한 목적은 광 전도 레벨이 전도 소자로서 적어도 하나의 얇은 유리층을 포함한다는 사실에 의해 앞에서 정의된 종류의 회로기판으로 얻어진다. 얇은 유리층은 작은 두께(약 1mm 이하의 두께)를 갖는 시트 형상의 유리층을 언급하는 것으로 이해되지만, 동시에 LCD 디스플레이, 태양 전지 또는 CCD 회로용 커버에 사용되는 것과 같은 높은 광학 품질(표면의 평면성)의 유리층을 언급하는 것으로 이해되어진다. 그러한 얇은 유리층의 사용으로 인해, 회로기판내에 배치된 광 접속을 실현하기 위해 필요되는 대로 역시 용이하게 구성될 수 있는 고전송 품질의 하나 이상의 공간절약 광 전도 레벨을 회로기판내에 제공하는 것이 가능하다.
본 발명에 따른 회로기판의 제1 바람직한 실시예는 광 전도 레벨이, 적어도 하나의 얇은 유리층에 더하여, 표면상에서 적어도 하나의 얇은 유리층에 연결되는 적어도 하나의 캐리어판(carrier plate)을 포함하는 광 샌드위치(optical sandwich)에 의해 형성되는 것을 특징으로 한다. 캐리어판과 얇은 유리층의 조합으로 인해, 실제 회로기판의 제조로부터 별도로 최종 광 샌드위치를 사전제조하고 회로의 일반적인 필요에 대해 융통성 있는 방식으로 이 광샌드위치를 적용하는 것이 가능하다. 사전제조된 광 샌드위치는 공정 관리에 있어서의 임의의 상당한 변화의 필요없이 다층 회로기판에 대해 추가적인 전도 레벨 또는 층으로서 전통적인 제조 공정에 도입될 수 있다.
여기서 광 샌드위치가 적어도 2개의 캐리어판 사이에 배열된 적어도 하나의 얇은 유리층을 구비한 상기 적어도 2개의 캐리어판을 포함하는 것이 가능하다. 그후 얇은 유리층은 뒤따르는 공정에 대해 완전히 보호된다. 그러나, 적어도 2개의 얇은 유리층이 적어도 하나의 캐리어판의 일측상에 배열되어 전 면적에 걸쳐 함께 결합하거나 적어도 2개의 유리층이 적어도 하나의 캐리어판의 양편에 배열되는 상태로, 전 면적에 걸쳐 적어도 하나의 캐리어판에 연결되는 적어도 2개의 얇은 유리층을 포함하는 것 역시 가능하다. 이러한 방법으로, 별도로 설계될 수 있는 2개의 다른 광 전도 레벨은 광 샌드위치에 대한 회로기판내에 통합될 수 있다. 물론 이것이 제조를 더 복잡하게 만들지 모르지만 캐리어판 및 광 샌드위치에 대한 얇은 유리층의 수 역시 본 발명의 범위에서 더 증가될 수 있다.
본 발명에 따른 제2 바람직한 실시예는 캐리어판이 전기 회로기판의 제조를 위한 기본 재료로서 사용되는 전기 절연재, 바람직하게는 아라미드 강화 수지로 만들어지는 것을 특징으로 한다. 이것은 광 샌드위치가 다층 회로기판을 위한 전통 제조 공정에 특별히 잘 도입될 수 있도록 보장한다.
얇은 유리층이 1.1mm 이하의 두께이고 보로실리케이트 유리로 만들어지는 것은 바람직하다. 예를 들어, LCD 디스플레이 또는 태양 전지에 사용되는 독일 회사 DESAG의 상표명 AF 45 및 D 263에서 입수가능하고 두께가 30㎛ 및 1.1mm 사이에서 사용가능한 그러한 얇은 유리는 높은 광학 품질 때문에 특별히 광 전도층으로서 적당하다.
본질적으로 얇은 유리층은 구성되지 않은 채로 단일, 연속적, 응집(cohesive) 광학층을 형성할 수 있다. 그러나, 본 발명에 따른 회로기판의 또 다른 바람직한 실시예는 적어도 개별적인 얇은 유리층이 인터스페이스에 의해 서로 분리되어 얇은 유리층내에 개별적인 광 전도체를 형성하도록 하는 그런 방법으로 구성되는 것을 특징으로 한다. 이러한 방법으로, 다양한 독립적인 광 전도체가 하나의 레벨로 제조될 수 있고 임의의 상호 간섭을 야기하지 않고 다른 전송 기능을 얻을 수 있다.
개별적인 광 전도체의 광학 특성은 굴절층으로 개별적인 광 전도체의 노출된 표면을 덮거나 특별히 얇은 유리층의 유리의 굴절률 보다 낮은 굴절률을 갖는 충전재로 광 전도체 사이의 인터스페이스를 충전시킴으로써 최적화될 수 있다.
본 발명에 따른 회로기판의 또 다른 바람직한 실시예는 커플링 개구부가 회로기판의 상부 및/또는 하부측 상에 배열된 광학활성소자를 광학적으로 결합하기 위해 제공되어 광 전도 레벨내의 개재된 얇은 유리층 또는 광 전도체가 외부로부터 접근가능한 것을 특징으로 한다.
회로기판을 제조하기 위한 본 발명에 따른 방법은 제1 단계에서, 적어도 하나의 얇은 유리층이 광 샌드위치를 형성하기 위해 전 면적에 걸쳐 적어도 하나의캐리어판에 결합하고 제2 단계에서 광 샌드위치는 얇은 유리층 및 캐리어판이 가압하거나 접착함으로써 함께 결합하여, 스택 배열의 하나 이상의 전기 전도 레벨을 갖는 광전도 레벨로서 회로기판에 연결되는 것을 특징으로 한다. 추가적인 실시예가 독립적인 청구항으로부터 얻어진다.
본 발명에 따른 회로기판의 제조에 있어서, 먼저 별개의 소위 "광 샌드위치"가 제조되어 추후 회로기판에서의 광 전도레벨을 형성한다. 광 샌드위치는 상하측상에 편평한(planar) 평면을 갖고 전기 회로기판의 제조에서 사용된 것과 같은 전기 절연재로 만들어지는 캐리어판(10; 도 1A)으로 시작하는 도 1A-도 1D에 예로서 도시된 몇 개의 단계로 제조된다. 이것은 완성된 광 샌드위치가 그 재료 특성의 견지에서 기존의 회로기판 공정으로 잘 통합될 수 있도록 보장한다. 바람직하게 이것을 위해 사용된 재료는 아라미드 강화 수지이다. 그러한 캐리어판은 예를 들어 독일 회사 Isola의 상표명 Duramid-P-Cu 115ML에서 입수가능하다. 그러나, 유리의 것과 같은 등방성 특성 및 팽창 계수를 갖는 임의의 다른 절연재가 또한 사용될 수 있다. 캐리어판(10)의 두께는 광 샌드위치에 충분한 기계적 안정도를 주도록 선택되지만, 한편으로 회로기판내로의 후속적인 통합에서 불필요한 양의 높이를 차지하지 않는다.
그후, 캐리어판(10)은 도 1B에 따라 전체 면적을 가압하거나 접착함으로써 얇은 유리층(11)에 결합된다. 얇은 유리층(11)이 보로실리케이트 유리로 만들어지고 1.1mm 이하의 (30㎛ 내지 1.1mm) 두께를 갖는 것은 바람직하다. 이러한 종류의 얇은 유리는 예를 들어 독일 회사 DESAG의 상표명 AF 45 및 D 263에서 입수가능하다. 얇은 유리 AF 45는 BaO 및 Al2O3의 함유량이 높은 변형된 보로실리케이트 유리이고 낮은 열팽창 계수 및 높은 광전송값의 특징이 있다. 낮은 내성 및 불꽃 연마된 표면으로 인해, 이러한 종류의 유리는 LCD 디스플레이, CCD 소자용 커버, 태양 전지 또는 그와 같은 것과 광범위한 광학 애플리케이션에 특별히 적당하다. 얇은 유리 D263은 광학 특성에 상응하는 보로실리케이트 유리이다. 이러한 얇은 유리 양쪽 모두는 30㎛ 내지 1.1mm 범위의 두께에서 사용가능하다.
광 전도 레벨이 후속 회로기판에서 공통 데이터베이스로서만 제공된다면, 광 샌드위치는 도 1B에 따른 구성되지 않은 얇은 유리층으로 회로기판내에 직접 통합될 수 있다(도 7 참조). 그러나, 개별적인 광 전도 접속부가 플레이트에서 다른 포인트 사이에서 필요하다면, 얇은 유리층은 개별적인 광 전도체(13) 사이에 인터스페이스(12)를 형성하기 위해 어떤 면적에서 얇은 유리층을 완전히 제거함으로써 광 샌드위치의 제조후에 도 1C에 따라 구성된다. (도 1C에 도시된 바와 같이) 개별적인 광 전도체(13)는 다른 면적을 가질 수 있다. 그들은 서로에 대해 병렬로 통하고(run) 동일하거나 다른 길이를 가질 수 있지만, 또한 그들은 광 전도체로서의 그들의 기능과 일치하는 한 다른 방식으로 구부러지거나 형상지어질 수 있다. 인터스페이스(12)는 다른 기술로 생성될 수 있다. 연삭 또는 밀링에 의해 제조하는 기계적 방법을 생각할 수 있지만 레이저에 의하거나 화학적 방법에 의한 제거 또한 생각해 볼 수 있다.
얇은 유리층(11)이 구성된 후에, 최종 인터스페이스(13)는 광 샌드위치(15)를 완성하기 위해 충전재(14)로 충전된다(도 1D 및 도 5). 이러한 충전 작업은 기계적으로 안정한 편평한 표면이 얇은 유리층(11)의 상측상에 형성되는 장점을 갖는다. 다른 한편 충전재(14)가 얇은 유리층(11)의 굴절률 보다 낮은 굴절률을 가진다면, 이러한 충전재는 광 전도체(13)에서의 전체 반사를 보장하여 양호한 광 전도 특성을 보장한다. 그러나, 또한 동일한 양호한 광 전도 특성은 구성된 얇은 유리층(11) 또는 광 전도체(13)의 자유표면이 도 6에 도시된 바와 같이 광 샌드위치(15.4)에서 기상 증착 또는 갈바닉 또는 화학적 증착(chemical deposition)에 의해 바람직하게는 금속 반사층(29)으로 도금된다. 이런 경우 역시, 남아 있는 인터스페이스는 기계적 이유로 충전재로 연속적으로 충전될 수 있다.
2개의 층(10, 11)으로 구성된 도 1B의 광 샌드위치 대신에, 2개 보다 더 많은 층을 포함하는 광 샌드위치가 또한 사용될 수 있다. 도 2의 광 샌드위치(15.1)의 경우에, 얇은 유리층(11)은 양측상에서 캐리어판(10, 16)과 결합한다. 이것은 얇은 유리층의 기계적 안정도를 증가시킨다. 동시에 광 샌드위치(15.1)는 상하측상의 접속면과 같이 캐리어판(10, 16)의 회로기판재를 가져서 회로기판 제조공정으로 특별히 잘 통합될 수 있다.
도 3의 광 샌드위치(15.2)의 경우에, 제2 구성된 얇은 유리층(17)은 얇은 유리층(11)상에 배열되어 많은 공간을 차지함 없이 회로기판내에 추가적인 광 접속을 제공한다. 제2 얇은 유리층(17)의 경우에, 인터스페이스가 또한 충전재(18)에 의해 충전되는 것이 바람직하다.
최종적으로, 도 4의 광 샌드위치(15.3)의 경우에, 구성된 얇은 유리층(11, 17)은 캐리어판(10)의 양편에 인터스페이스가 충전재(14,18)로 충전되어 제공되어져 얇은 유리층(11, 17) 사이를 분명하게 격리시킨다. 얇은 유리층 및 캐리어판의 다른 조합이 본 발명의 범위내에서 생각될 수 있다는 것이 자명하다.
그후에, 완성된 광 샌드위치(15, 15.1∼15.4)는 광 신호 및 전기 신호를 위한 완성된 회로기판을 형성하기 위해 양측상에서 금속화되고 연결된 전통적인 전기 회로기판과 스택으로 조합될 수 있다. 이러한 샌드위치의 기계적 안정도로 문제없이 제조 공정에 통합될 수 있다. 예로서 도시된 하나의 그러한 회로기판(30)은 도 7에 단면이 도시된 것처럼 3개의 광 전도 레벨 및 2개의 전기 전도 레벨을 갖는다. 회로기판(30)의 (3개의) 광 전도 레벨(OL)은 도 2에 따라 3개의 광 샌드위치(15.1)에 의해 형성된다. 2개의 전기 전도 레벨(OL)은 광 전도 레벨(OL) 사이에 교대로 배열되고, 각각은 전통적 방식으로 유전체층(19, 20)으로 구성되고, 금속층(21, 22 및 23, 24; 예를 들어 구리 래미네이션)으로 양측상이 도금된다. 모든 층은 함께 가압되거나 접착된다. 광 전도 레벨(OL)의 얇은 유리층 및 전기 전도 레벨(EL)의 금속층은 회로기판(30)의 필요에 따라 구성되고, 여기서 전기 전도 레벨(EL)의 구조는 공지된 방식(예를 들어 금속층(21-24)를 에칭함으로써)으로 이루어지며, 금속층(21-24)의 구조는 단순화를 위해 도 7에 도시하지 않았다. 물론 다층 회로기판의 기술에서 공지되고 종래에 사용되었던 것과 같은 스루 콘택트(through-contacts)가 전기 전도 레벨(EL) 사이에 제공될 수 있다.
광학활성소자 또는 광학활성칩(25, 27)이 광 전도 레벨(OL)을 통해 서로에게 또는 광 입력 또는 출력, 플러그 접속부 또는 그와 같은 것에 연결될 것이라면, 커플링 개구부(26, 28)는 회로기판(30)의 상측 및/또는 하측상에 배열된 소자(25, 27)의 광결합을 위해 회로기판(30)으로 도입되고, 이러한 커플링 개구부는 외부로부터, 광 전도 레벨(OL)내에 개재하고 위치된 얇은 유리층(11) 및 광 전도체(13)로 접근하게 한다. 따라서 회로기판상에 배열된 전자칩은 순수하게 스루-콘택트(도 7에 도시되지 않음)에 의해 전기 전도 레벨(EL)에 연결될 수 있다.
부재번호 리스트
10,16 캐리어판
11,17 얇은 유리층
12 인터스페이스
13 광 전도체
14,18 충전재
15;15.1-15.3 광 샌드위치
19,20 유전체층
21-24 금속층(예를 들어, 구리)
25,27 광학활성소자(광학칩)
26,28 커플링 개구부
29 반사층
30 회로기판
EL 전기 전도 레벨
OL 광 전도 레벨

Claims (21)

  1. 광 신호를 릴레이하는 적어도 하나의 광 전도 레벨(OL)뿐만 아니라 전기 신호 및/또는 전류를 릴레이하는 적어도 하나의 전기 전도 레벨(EL)을 갖고, 상기 전도 레벨(EL, OL)은 상호 연결되고 회로기판내에서 하나 위에 다른 하나를 스택으로 배열하고, 전도 소자로서 상기 광 전도 레벨(OL)이 적어도 하나의 얇은 유리층(11, 17)을 포함하는 회로기판(30)에 있어서, 상기 얇은 유리층(11, 17)은 1.1mm 이하의 두께를 갖고 있고 보로실리케이트 유리로 만들어지는 것을 특징으로 하는 회로기판.
  2. 제 1 항에 있어서, 광 전도 레벨(OL)은 적어도 하나의 얇은 유리층(11, 17)에 더하여, 전 면적에 걸쳐서 적어도 하나의 얇은 유리층(11, 17)에 결합되는 적어도 하나의 캐리어판(10, 16)을 포함하는 광 샌드위치(15; 15.1,..., 15.3)에 의해 형성되는 것을 특징으로 하는 회로기판.
  3. 제 2 항에 있어서, 광 샌드위치(15.1)는 적어도 2개의 캐리어판(10, 16) 사이에 배열된 적어도 하나의 얇은 유리층(11)을 갖는 상기 적어도 2개의 캐리어판(10, 16)을 포함하는 것을 특징으로 하는 회로기판.
  4. 제 2 항에 있어서, 광 샌드위치(15.2, 15.3)는 적어도 하나의 캐리어판(10)에 전 면적에 걸쳐 결합되는 적어도 2개의 얇은 유리층(11, 17)을 포함하는 것을특징으로 하는 회로기판.
  5. 제 4 항에 있어서, 적어도 2개의 얇은 유리층(11, 17)은 전 면적에 걸쳐 함께 결합하고 적어도 하나의 캐리어판(10)의 일측상에 배열되는 것을 특징으로 하는 회로기판.
  6. 제 4 항에 있어서, 적어도 2개의 얇은 유리층(11, 17)은 적어도 하나의 캐리어판(10)의 양편에 배열되는 것을 특징으로 하는 회로기판.
  7. 제 2 항 내지 제 6 항중 어느 한 항에 있어서, 상기 캐리어판(10, 16) 각각은 전기 회로기판의 제조를 위한 기재로서 사용되는 전기 절연재, 바람직하게는 아라미드 강화 수지로 만들어지는 것을 특징으로 하는 회로기판.
  8. 삭제
  9. 제 1 항 내지 제 6 항중 어느 한 항에 있어서, 얇은 유리층(11, 17) 및 캐리어판(10, 16)은 함께 접착되거나 압착되는 것을 특징으로 하는 회로기판.
  10. 제 1 항 내지 제 6 항중 어느 한 항에 있어서, 얇은 유리층(11, 17)의 적어도 개별적인 층들은 연속층으로 설계되는 것을 특징으로 하는 회로기판.
  11. 제 1 항 내지 제 6 항중 어느 한 항에 있어서, 얇은 유리층(11, 17)의 적어도 개별적인 층들은 인터스페이스(12)에 의해 서로 분리된 개별적인 광 전도체(13)를 층내에 형성하도록 구성되는 것을 특징으로 하는 회로기판.
  12. 제 11 항에 있어서, 개별적인 광 전도체(13)의 노출된 표면은 반사층(29)으로 덮여져 있는 것을 특징으로 하는 회로기판.
  13. 제 11 항에 있어서, 광 전도체(13) 사이의 인터스페이스(12)는 충전재(14, 18)로 충전되는 것을 특징으로 하는 회로기판.
  14. 제 1 항 내지 제 6 항중 어느 한 항에 있어서, 커플링 개구부(26, 28)가 회로기판(30)의 상측 및 또는 하측상에 배열된 광학활성소자(25, 27)의 광결합을 위해 제공되어 광 전도 레벨(OL)내에 위치되어 개재된 얇은 유리층(11, 17) 또는 광 전도체(13)가 이러한 커플링 개구부를 통해 외부로부터 접근가능한 것을 특징으로 하는 회로기판.
  15. 제 1 항 내지 제 6 항중 어느 한 항에 따른 회로기판을 제조하는 방법에 있어서, 제1 단계에서 적어도 하나의 얇은 유리층(11, 17)은 광 샌드위치(15; 15.1,...,15.3)를 형성하기 위해 적어도 하나의 캐리어판(10, 16)에 전 면적에 걸쳐 결합되고, 제2 단계에서, 광 샌드위치(15; 15.1,...,15.3)는 스택 배열로 하나 이상의 전기 전도 레벨(EL)을 갖는 광 전도 레벨(OL)로서 회로기판(30)에 연결되는 것을 특징으로 하는 회로기판을 제조하는 방법.
  16. 제 15 항에 있어서, 얇은 유리층(11, 17) 및 캐리어판(10, 16)은 압착하거나 접착함으로써 서로 결합하는 것을 특징으로 하는 회로기판을 제조하는 방법.
  17. 제 15 항에 있어서, 캐리어판(10, 16)에 결합된 얇은 유리층(11, 17)은 제1 단계 및 제2 단계 사이에서 구성되는 것을 특징으로 하는 회로기판을 제조하는 방법.
  18. 제 17 항에 있어서, 얇은 유리층은 인터스페이스(12)에 의해 서로 분리된 별개의 광 전도체(13)를 형성하기 위해 얇은 유리층(11, 17)을 구성하도록 소정의 면적만큼 제거되는 것을 특징으로 하는 회로기판을 제조하는 방법.
  19. 제 18 항에 있어서, 얇은 유리층(11, 17)의 제거는 레이저에 의해 또는 기계적 또는 화학적 방법에 의해 이루어지는 것을 특징으로 하는 회로기판을 제조하는 방법.
  20. 제 17 항에 있어서, 구성된 얇은 유리층(11)의 자유표면적은 기상 증착, 갈바닉 또는 화학적 증착에 의해 반사층(29)으로 도금되고, 바람직하게는 금속으로 만들어지는 것을 특징으로 하는 회로기판을 제조하는 방법.
  21. 제 17 항에 있어서, 구성된 얇은 유리층(11, 17)내의 인터스페이스(12)는 얇은 유리층(11, 17)의 유리의 굴절률 보다 낮은 굴절률을 갖는 충전재(14, 18)로 충전되는 것을 특징으로 하는 회로기판을 제조하는 방법.
KR10-2001-7009121A 1999-02-23 2000-02-02 전기 및 광 신호용 인쇄배선회로기판 및 이를 제조하는 방법 KR100467951B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CH33599 1999-02-23
CH335/99 1999-02-23

Publications (2)

Publication Number Publication Date
KR20020003190A KR20020003190A (ko) 2002-01-10
KR100467951B1 true KR100467951B1 (ko) 2005-01-24

Family

ID=4184679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7009121A KR100467951B1 (ko) 1999-02-23 2000-02-02 전기 및 광 신호용 인쇄배선회로기판 및 이를 제조하는 방법

Country Status (13)

Country Link
US (1) US6760497B1 (ko)
EP (1) EP1155348B1 (ko)
JP (1) JP2002538490A (ko)
KR (1) KR100467951B1 (ko)
AT (1) ATE242494T1 (ko)
AU (1) AU2090400A (ko)
DE (2) DE10080449D2 (ko)
DK (1) DK1155348T3 (ko)
ES (1) ES2195856T3 (ko)
FI (1) FI20011614A (ko)
GB (1) GB2363522B (ko)
SE (1) SE521674C2 (ko)
WO (1) WO2000050946A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW460717B (en) * 1999-03-30 2001-10-21 Toppan Printing Co Ltd Optical wiring layer, optoelectric wiring substrate mounted substrate, and methods for manufacturing the same
TWI239798B (en) * 1999-05-28 2005-09-11 Toppan Printing Co Ltd Photo electric wiring substrate, mounted substrate, and the manufacture method of the photo electric wiring substrate
WO2002031566A1 (de) * 2000-10-10 2002-04-18 Siemens Aktiengesellschaft Leiterplatte mit optischen lagen aus glas
JP2004511111A (ja) 2000-10-13 2004-04-08 ペーペーツェー　エレクトロニック　アーゲー プリント回路基板，そのようなプリント回路基板の製造方法，及びそのようなプリント回路基板用の層状複合材料
CN1281367C (zh) * 2001-07-06 2006-10-25 惠亚集团公司 对用于电路板间通信的pcb中的光层进行集成的方法
DE10151859A1 (de) * 2001-10-24 2003-05-08 Buerkle Gmbh Robert Verfahren und Vorrichtung zum Herstellen mehrlagiger Leiterplatten
JP3768901B2 (ja) * 2002-02-28 2006-04-19 松下電器産業株式会社 立体光導波路の製造方法
US7367718B2 (en) * 2002-09-06 2008-05-06 Sumitomo Electric Industries, Ltd. Optical module
DE10262143B4 (de) * 2002-12-20 2011-01-20 Ksg Leiterplatten Gmbh Lichtemittierende Anordnung
US20040218848A1 (en) * 2003-04-30 2004-11-04 Industrial Technology Research Institute Flexible electronic/optical interconnection film assembly and method for manufacturing
US7286770B2 (en) 2003-07-18 2007-10-23 International Business Machines Corporation Fiber optic transmission lines on an SOC
KR20050040589A (ko) * 2003-10-29 2005-05-03 삼성전기주식회사 광도파로가 형성된 인쇄회로 기판 및 그 제조 방법
KR20050046356A (ko) * 2003-11-14 2005-05-18 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
TWI282633B (en) * 2005-08-29 2007-06-11 Phoenix Prec Technology Corp Optical electronics integrated semiconductor device and method for fabricating the same
TWI264762B (en) * 2005-09-05 2006-10-21 Phoenix Prec Technology Corp Optical electronics integrated semiconductor package
JP4934070B2 (ja) * 2008-01-24 2012-05-16 日東電工株式会社 光電気混載基板の製造方法
US9081137B2 (en) 2013-01-21 2015-07-14 International Business Machines Corporation Implementing embedded hybrid electrical-optical PCB construct
DE102014015393A1 (de) 2014-10-17 2016-04-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Bereitstellung eines Mehrlagenverbundes mit optischer Glaslage
US10459160B2 (en) 2017-01-31 2019-10-29 Corning Optical Communications LLC Glass waveguide assemblies for OE-PCBs and methods of forming OE-PCBs

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1990001176A1 (en) * 1988-07-18 1990-02-08 Konechny Edward Thomas Jr Optical device and circuit board set

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5271083A (en) * 1992-07-27 1993-12-14 Motorola, Inc. Molded optical waveguide with contacts utilizing leadframes and method of making same
US5249245A (en) * 1992-08-31 1993-09-28 Motorola, Inc. Optoelectroinc mount including flexible substrate and method for making same
JPH06167622A (ja) * 1992-11-30 1994-06-14 Kyocera Corp 光素子用回路基板及びその製造方法
DE19826658A1 (de) * 1998-06-16 1999-12-30 Siemens Ag Schaltungsträger mit integrierten, aktiven, optischen Funktionen
US6785447B2 (en) * 1998-10-09 2004-08-31 Fujitsu Limited Single and multilayer waveguides and fabrication process
TW460717B (en) * 1999-03-30 2001-10-21 Toppan Printing Co Ltd Optical wiring layer, optoelectric wiring substrate mounted substrate, and methods for manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1990001176A1 (en) * 1988-07-18 1990-02-08 Konechny Edward Thomas Jr Optical device and circuit board set

Also Published As

Publication number Publication date
DK1155348T3 (da) 2003-09-15
FI20011614A (fi) 2001-08-08
DE50002445D1 (de) 2003-07-10
SE521674C2 (sv) 2003-11-25
GB0119556D0 (en) 2001-10-03
DE10080449D2 (de) 2001-11-22
AU2090400A (en) 2000-09-14
WO2000050946A1 (de) 2000-08-31
SE0102784L (sv) 2001-08-22
SE0102784D0 (sv) 2001-08-22
KR20020003190A (ko) 2002-01-10
GB2363522B (en) 2003-06-25
EP1155348A1 (de) 2001-11-21
ATE242494T1 (de) 2003-06-15
ES2195856T3 (es) 2003-12-16
EP1155348B1 (de) 2003-06-04
GB2363522A (en) 2001-12-19
JP2002538490A (ja) 2002-11-12
US6760497B1 (en) 2004-07-06

Similar Documents

Publication Publication Date Title
KR100467951B1 (ko) 전기 및 광 신호용 인쇄배선회로기판 및 이를 제조하는 방법
US6343164B1 (en) Optoelectric multichip module
JP3244205B2 (ja) 半導体装置
US9985412B2 (en) Active silicon optical bench
JPH09270752A (ja) 信号伝送バス及び信号処理装置
US5659648A (en) Polyimide optical waveguide having electrical conductivity
CN211856976U (zh) 光子集成电路芯片和用于光子集成电路的组件
CA2375166A1 (en) Optical-electric printed wiring board, printed circuit board, and method of fabricating optical-electric printed wiring board
CN110308519B (zh) 光纤线路板及其制造方法、光传输装置
US6324328B1 (en) Circuit carrier with integrated, active, optical functions
JPH0878940A (ja) マイクロストリップ伝送線路基板およびその製造方法とそれを用いた回路モジュール
CN104115043A (zh) 光学印刷电路板及其制造方法
EP0272027A2 (en) Printed circuit board
JP4012256B2 (ja) １つの部分と他の１つの部分との小型の接続のための電気的端部接触体と光学的端部接触体との組合せ、その利用とこのような相互接続体の製造法
JPS6179290A (ja) 光・電子プリント基板
JP3343837B2 (ja) 電気光混載モジュールの製造方法
GB2096401A (en) Improvements in or relating to electro-optical systems
TWI762308B (zh) 光電複合電路板以及光電複合電路板的製作方法
WO2021029339A1 (ja) 光電気複合伝送モジュール
CN218497188U (zh) 双层光芯片及光芯片与光纤耦合的耦合接口结构
JP3978595B2 (ja) 光集積回路モジュールの製造方法
JP2005142849A (ja) 多チャンネル伝送線路基板及びそれを用いた高速光通信モジュール
CN116344629A (zh) 一种基于玻璃波导的光电混合器件及其制作方法
JP2005005505A (ja) 多層配線基板及びその製造方法
US20030152309A1 (en) Printed circuit board containing optical elements

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110112

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee