KR100455114B1 - 비디오용디지탈/아날로그변환기 - Google Patents

Abstract

본 발명은 디지탈신호를 아날로그신호로 변환하는 기술에 관한 것으로, 종래의 변환기에 있어서는 D/A변환기의 주요 DC스펙인 DNL특성이 불량하고, 하이 비트의 D/A변환기가 될 수록 최종 출력단에서 본 콘덴서 용량이 늘어나 AC 스펙인 셋틀링 타임이 증가되고 이에 의해 변환속도가 저하되는 결함이 있었다.

따라서, 본 발명은 이를 해결하기 위하여, 입력 디지탈코드(D0～D3)를 근거로 상위 디코더(61)의 출력이 바뀌는 지점에서 보정 인에이블신호(EN)를 출력하는 상위디코더 천이검출부(71A)와; 상기 보정 인에이블신호(EN)에 의해 구동되고, 제어입력(T_(+1/4),(T_(+1/8),(S)에 따라 증가분(DNL) 보정을 위한 제어출력(Q_(+1/4)),(Q_(+1/8)),(Q_(-1/4)),(Q_(-1/8))을 발생하는 보정치 수행부(71B)와; 상기 제어출력(Q_(+1/4)),(Q_(+1/8)),(Q_(-1/4)),(Q_(-1/8))에 따라 증가분 보정용 커런트셀(1/4X₁),(1/8X₁),(1/4X₂),(1/8X₂)을 선택적으로 구동시켜 증가분(DNL)을 보정하는 보정부(72)로 구성된 보정회로를 포함하여 구성한 것이다.

Description

비디오용 디지탈/아날로그변환기

본 발명은 디지탈신호를 아날로그신호로 변환하는 기술에 관한 것으로, 특히 반도체의 구현면적을 줄이고, 변환속도를 증가시키며, DC 특성인 선형성(DNL)을 향상시키는데 적당하도록한 비디오용 디지탈/아날로그변환기에 관한 것이다.

도 1은 종래기술에 의한 비디오용 디지탈/아날로그변환기의 블록도로서 이에 도시한 바와 같이, 입력되는 상,하위 디지탈코드를 다음단에 위치한 커런트 셀 매트릭스(13)에 알맞는 코드(온도계 부호)로 변환해주는 상,하위 디코더(11),(12)와; 상기 상,하위 디코더(11),(12)의 출력신호에 따라 단위 커런트를 출력부(14)측으로 출력하는 커런트 셀 매트릭스(13)와; 상기 커런트 셀 매트릭스(13)에서 출력되는 단위 커런트 셀의 출력을 합하여 그에 상응되는 출력전압을 발생하는 출력부(14)로 구성된 것으로, 이의 작용을 도 2 내지 도 5를 참조하여 설명하면 다음과 같다.

입력 디지탈코드(D0～D7)가 공급되면 그 코드값(00000000～11111111)에 따라 상,하위 디코더(11),(12)가 구동되어 디코딩된 출력(Y0～Y15),(X0～X15) 중 임의의 디코딩 출력이 액티브된다.

예로써, 상위 디코더(11)의 입력 디지탈코드(D4～D7)가 1010(10)이면 이의 출력(Y0～Y9)이 액티브(High)되는 반면, 나머지 출력(Y10～Y15)은 인액티브(Low)되며, 만약, 입력 디지탈코드(D4～D7)가 0101(5)이면 이의 출력(Y0～Y4)이액티브(active)되는 반면, 나머지 출력(Y5～Y15)은 인액티브(inactive)된다.

상기 하위 디코더(12)의 동작원리도 상기 상위 디코더(11)의 동작원리와 유사하며, 이와 같이 동작하는 디코더를 온도계부호화 디코더라고 한다. 원래 디지탈코드(D0～D7)에 의한 하나의 온도계부호화 디코더가 필요한 것이지만 상기와 같이 상,하위 디코더(11),(12)로 분류하여 사용하는 이유는 디코더의 크기를 줄이기 위함이다.

이와 같은 방식으로 상,하위 디코더(11),(12)의 출력이 결정되어 다음단 블록인 상기 커런트 셀 매트릭스(13)에 전달되고, 이에 따라 그 커런트 셀 매트릭스(13)는 입력신호(Y0～Y15),(X0～X15) 중에서 액티브된 입력신호에 해당되는 단위 커런트 셀을 스위칭하여 즉, 도 4에서와 같이, 임의의 입력신호(Y_(N))_,(Y_(N-1)),(X_(M))에 따라 출력전압단자(V_OUT)의 반대쪽(up-swing의 경우)에 있는 엔모스(NM1),(NM2),(NM3)를 스위칭하여 해당 셀전류가 출력부(14)측으로 전달된다.

이와 같이 액티브된 개수에 비례하는 단위 커런트 셀 전류가 출력부(14)측으로 공급되어 그 출력부(14)에서는 디지탈(D)/아날로그(A)변환기의 입력 디지탈코드에 반비례하는 출력전류(I_OUT)가 발생되고, 입력 디지탈코드에 비례하는 출력전압(V_OUT)이 발생된다. 이와 같은 방식으로 D/A변환된 디지탈 입력과 출력전류(I_OUT),출력전압(V_OUT)의 관계를 도 5에 나타내었다.

그런데, 상기 입력 디지탈코드(D4～D7)가 LSB만큼 증가하는 경우, 상기 디코더(11)의 출력이 바뀌는 시점(00001111→00010000, 00011111→00100000등 전체 구간에서 15군데)에서의 증가분(DNL)이 다른 코드의 증가시점에서의 증가분보다 크다. 그 이유는 구현되어지는 반도체 칩(도 2 참조)상에서 상위 디코더(11)의 천이되는 부분의 커런트 셀간의 위치가 상대적으로 크게 떨어져 있기 때문에 커런트 셀을 구성하는 트랜지스터의 불일치(Mismatch:Cox,Vt 등) 때문이다.

따라서, 공간적인 거리가 더 먼 경우, 예로써, 도 1과 같은 8비트의 D/A변환기보다 더 분해도가 높은 12비트의 D/A변환기를 구현할때에는 더 많은 커런트 셀을 필요로 하기 때문에 거리가 더 길어진다. 이러한 불일치 현상에 의하여 D/A변환기의 주요 DC스펙인 DNL특성이 더욱 악화된다.

또한, 하이 비트 D/A변환기가 되면 될 수록 D/A변환기의 주요 AC스펙인 셋틀링 타임(settling time)이 증가되는데, 그 이유는 D/A변환기의 디지탈 비트수가 늘어나면 늘어날수록(예: 8bits→10bits→12bits) 커런트 셀의 개수가 늘어나고 이에 따라 최종 출력단에서 본 콘덴서 성분이 증가되어 셋틀링 타임이 증가되며, 이로 인하여 변환속도(Conversion)가 저하되기 때문이다.

상기에서 미설명된 도 2a는 입력코드가 1110 0000의 경우 커런트 셀이 16개가 액티브됨을 보인 것이고, 도 2b는 입력코드가 1110 0001의 경우 커런트 셀은 17개가 액티브됨을 보인 것이다.

이와 같이 종래의 변환기에 있어서는 디지탈코드가 LSB만큼 증가되는 경우, 상위 디코더의 출력이 변화되는 시점에서의 증가분이 다른 코드의 증가분보다 상대적으로 커 D/A변환기의 주요 DC스펙인 DNL특성이 불량해지고, 하이 비트의 D/A변환기가 될 수록 최종 출력단에서 본 콘덴서 용량이 늘어나 AC 스펙인 셋틀링 타임이 증가되고 이에 의해 변환속도가 저하되는 결함이 있었다.

따라서, 본 발명이 이루고자 하는 기술적 과제는 입력 디지탈코드가 LSB만큼씩 증가하는 경우 상위 디코더의 출력이 바뀌는 시점에서의 증가분을 작게 하는 방향으로 보정하는 보정회로가 추가된 구성의 비디오용 디지탈/아날로그변환기를 제공함에 있다.

도 1은 종래기술에 의한 비디오용 디지탈/아날로그변환기의 블록도.

도 2a는 입력코드(1110 0000)에 대해 16개가 액티브됨을 보인 커런트 셀.

도 2b는 입력코드(1110 0001)에 대해 17개가 액티브됨을 보인 커런트 셀.

도 3은 종래 디지탈/아날로그 변환기의 증가분(DNL) 표.

도 4는 도 1에서 커런트 셀의 전류출력경로를 보인 회로도.

도 5는 종래 D/A 변환기의 디지탈 입,출력 전류 및 출력전압 관계 표.

도 6은 본 발명 비디오용 디지탈/아날로그변환기의 일실시 예시도.

도 7은 도 6에서 제1보정회로의 상세 회로도.

도 8은 본 발명 비디오용 디지탈/아날로그변환기의 다른 실시 예시도.

도 9는 도 8에서 제2보정회로의 상세 회로도.

도 10은 본 발명에 의한 증가분(DNL) 보정 예시도.

도 11은 테스트에 의한 16,17번 코드의 결과치와 그에 다른 보정코드 예시표.

***도면의 주요 부분에 대한 부호의 설명***

61 : 상위 디코더 62 : 하위 디코더

63 : 커런트 셀 매트릭스 64 : 출력부

65 : 제1보정회로

도 6은 본 발명 비디오용 디지탈/아날로그변환기의 일실시(8bits) 예시도로서 이에 도시한 바와 같이, 입력되는 상,하위 디지탈코드를 다음단에 위치한 커런트 셀 매트릭스(63)에 알맞는 코드로 변환해주는 상,하위 디코더(61),(62)와; 상기 상,하위 디코더(61),(62)의 출력신호에 따라 단위 커런트를 출력부(64)측으로 출력하는 커런트 셀 매트릭스(63)와; 상기 커런트 셀 매트릭스(63)에서 출력되는 단위 커런트 셀의 출력을 합하여 그에 상응되는 출력전압을 발생하는 출력부(64)와; 입력 디지탈코드에 의해 상기 상위 디코더(61)의 출력이 바뀌는 시점에서의 증가분을 작게 하는 방향으로 보정하는 제1보정회로(65)로 구성하였다.

도 8은 본 발명 비디오용 디지탈/아날로그변환기의 다른 실시(8bits) 예시도로서 이에 도시한 바와 같이, 입력되는 상,하위 디지탈코드를 다음단에 위치한 커런트 셀 매트릭스(83)에 알맞는 코드로 변환해주는 상,하위 디코더(81),(82)와; 상기 상,하위 디코더(81),(82)의 출력신호에 따라 단위 커런트를 출력부(84)측으로출력하는 커런트 셀 매트릭스(83)와; 상기 커런트 셀 매트릭스(83)에서 출력되는 단위 커런트 셀의 출력을 합하여 그에 상응되는 출력전압을 발생하는 출력부(84)와; 입력 디지탈코드에 의해 상기 상위 디코더(81)의 출력이 바뀌는 시점에서의 증가분을 작게 하는 방향으로 보정하는 제2보정회로(85)와; 추가된 입력코드에 대응하여 변환비트수를 만족시켜 주기위해 하위 2bit의 입력 디지탈코드(D0),(D1)에 따라 출력단 전류를 제어하는 변환비트수 보상부(86)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용 및 효과를 첨부한 도 7, 도 9 내지 도 11을 참조하여 상세히 설명하면 다음과 같다.

예로써, 도 6과 같은 8bit의 D/A변환기에서, 입력 디지탈코드(D0～D7)가 공급되면 그 코드값에 따라 상,하위 디코더(61),(62)가 구동되어 디코딩된 출력(Y0～Y15),(X0～X15)중 임의의 출력이 액티브되고, 이에 의해 커런트 셀 매트릭스(63)에서 해당 단위 커런트 셀의 출력전류가 발생되며, 그 각각의 출력전류가 출력부(64)에서 합해져 그에 상응되는 출력전압(V_OUT)이 발생된다.

그런데, D/A변환기의 특성상 상위 디코더(61)의 출력이 바뀌는 지점인 16XN(N=1～16)에서의 DNL이 커지므로 본 발명에서는 이 부분을 작게 하는 방향으로 보정하여 전반적인 DNL특성이 개선되게 하였는데, 이를 수행하는 것이 제1보정회로(65)이다. 이하, 제1보정회로(65)에서의 보정과정에 대해 도 7, 도 10 및 도 11을 참조하여 상세히 설명하면 다음과 같다.

먼저, 제1보정회로(65)를 오프시킨 상태에서 보정치 수행부(71B)의제어입력(T_(+1/4),(T_(+1/8),(S)을 모두 "하이"로 공급하면, 그 보정치 수행부(71B)가 디스에이블되므로 이의 출력(Q_(+1/4)),(Q_(+1/8)),(Q_(-1/4)),(Q_(-1/8))이 "로우"로 인액티브되고, 이로 인하여 보정부(72)내의 1/4,1/8커런트셀(1/4X₁),(1/8X₁),(1/4X₂),(1/8X₂)이 모두 오프되어 이들의 출력전류는 제로("0")가 된다. 이와 같은 상태에서, D/A변환기를 테스트하여 도 3과 같은 DNL특성을 구한다.

이후, 상기 구해진 DNL특성을 근거로 상기 보정치 수행부(71B)의 제어입력을 이용하여 증가분(DNL)을 작게 하는 방향으로 보정한다. 예로써, 상위디코더 천이검출부(71A)에서는 입력 디지탈코드(D0～D3)를 근거로 상위 디코더(61)의 출력이 바뀌는 지점인 16XN(N=1～16)에서 보정 인에이블신호(EN)를 출력하고, 이때, 상기 보정치 수행부(71B)는 출력(Q_(+1/4)),(Q_(+1/8))을 "하이"로 액티브시킨다.

이에 따라 드레인이 전원단자(V_DD)와 출력단자(V_OUT)에 각기 접속되고, 소오스가 1/4,1/8커런트셀(1/4X₁),(1/8X₁)의 드레인측에 공통접속된 형태로 차동결합된 엔모스(NM71,NM72),(NM73,NM74) 중에서 엔모스(NM71),(NM73)가 온된다.

이로 인하여, 도 10에서와 같이 16번째 코드 천이지점(0000 1111 →0001 0000)의 DNL이 +0.5LSB이고, 첫 번째 코드에서의 DNL이 +0.15LSB인 경우, 16번째 코드에서의 DNL이 단위 LSB만큼 즉, +0.15만큼 감소되어 +0.35LSB로 출력되고, 이에 따라 17번째 DNL은 자동적으로 커지지만 전체적인 DNL 특성은 개선되며, 이후의 코드(32,48,…,512)에 대해서도 동일한 방식으로 보정된다.

도 11은 테스트에 의한 16번째 코드의 결과치와 그에 따른 보정 코드의 예를 보인 것이다.

도 8은 10bit D/A변환기에 적용된 예를 보인 것으로, 도 6과 비교할 때 전반적인 보정과정은 동일하다. 단, 커런트 셀(1X),(2X)을 출력단자(V_OUT)에 접속하고, 하위의 입력 디지탈코드(D0,D1)를 그 커런트 셀(1X),(2X)에 공급하도록 한 것이 다른 점이다.

참고로, 상기와 같이 디코더의 출력이 바뀌는 시점에서의 증가분을 작게 하는 방향으로 보정하는 보정함에 있어서, 1/4,1/8커런트셀(1/4X₁),(1/8X₁)을 이용하기 때문에 제1,2보정회로(65),(85)의 추가로 인한 별다른 악영향은 발생되지 않는다.

참고로, 상기 제1보정회로(65) 또는 제2보정회로(85)를 R2R 래더형태의 D/A변환기에 적용하는 경우에도 상기와 동일한 효과를 얻을 수 있다.

이상에서 상세히 설명한 바와 같이, 본 발명은 디지탈/아날로그 변환기에 있어서, 입력 디지탈코드가 LSB만큼씩 증가하는 경우 상위 디코더의 출력이 바뀌는 시점에서의 증가분을 작게 하는 방향으로 보정하는 보정회로를 추가함으로써 반도체의 구현면적이 줄어들고, 셋틀링 타임의 단축으로 인해 상대적인 변환속도가 개선되며, DC특성 DNL을 개선할 수 있는 효과가 있다.

Claims (3)

1. 입력되는 상,하위 디지탈코드를 다음단에 위치한 커런트 셀 매트릭스(13)에 알맞는 코드로 변환해주는 상,하위 디코더(61),(62)와; 상기 상,하위 디코더(61),(62)의 출력신호에 따라 단위 커런트를 출력부(64)측으로 출력하는 커런트 셀 매트릭스(63)와; 상기 커런트 셀 매트릭스(63)에서 출력되는 단위 커런트 셀의 출력을 합하여 그에 상응되는 출력전압을 발생하는 출력부(64)와; 입력 디지탈코드에 의해 상기 상위 디코더(61)의 출력이 바뀌는 시점에서의 증가분(DNL)을 작게 하는 방향으로 보정하는 제1보정회로(65)로 구성한 것을 특징으로 하는 비디오용 디지탈/아날로그변환기.
2. 제1항에 있어서, 제1보정회로(65)는 입력 디지탈코드(D0～D3)를 근거로 상위 디코더(61)의 출력이 바뀌는 지점에서 보정 인에이블신호(EN)를 출력하는 상위디코더천이검출부(71A)와; 상기 보정 인에이블신호(EN)에 의해 구동되고, 제어입력(T_(+1/4),(T_(+1/8),(S)에 따라 증가분(DNL) 보정을 위한 제어출력(Q_(+1/4)),(Q_(+1/8)),(Q_(-1/4)),(Q_(-1/8))을 발생하는 보정치 수행부(71B)와; 상기 제어출력(Q_(+1/4)),(Q_(+1/8)),(Q_(-1/4)),(Q_(-1/8))에 따라 증가분 보정용 커런트셀(1/4X₁),(1/8X₁),(1/4X₂),(1/8X₂)을 선택적으로 구동시켜 증가분(DNL)을 보정하는 보정부(72)로 구성한 것을 특징으로 하는 비디오용 디지탈/아날로그변환기.
3. 제2항에 있어서, 보정부(72)는 드레인이 전원단자(V_DD),출력전압단자(V_OUT)에 각기 접속되고, 게이트가 상기 제어출력단자(Q_(+1/4)), 고정바이어스단자(BU)에 각기 접속되며, 소오스가 1/4커런트셀(1/4X₁)에 공통접속된 엔모스(NM71),(NM72)와; 드레인이 전원단자(V_DD),출력전압단자(V_OUT)에 각기 접속되고, 게이트가 상기 제어출력단자(Q_(+1/8)), 고정바이어스단자(BU)에 각기 접속되며, 소오스가 1/8커런트셀(1/8X₁)에 공통접속된 엔모스(NM73),(NM74)와; 드레인이 출력전압단자(V_OUT),전원단자(V_DD)에 각기 접속되고, 게이트가 상기 제어출력단자(Q_(-1/4)), 고정바이어스단자(BU)에 각기 접속되며, 소오스가 1/4커런트셀(1/4X₂)에 공통접속된 엔모스(NM75),(NM76)와; 드레인이 출력전압단자(V_OUT),전원단자(V_DD)에 각기 접속되고, 게이트가 상기 제어출력단자(Q_(-1/8)), 고정바이어스단자(BU)에 각기 접속되며, 소오스가 1/8커런트셀(1/8X₂)에 공통접속된 엔모스(NM77),(NM78)로 구성한 것을 특징으로 하는 비디오용 디지탈/아날로그변환기.

Images