KR100455093B1 - 반도체 소자의 소자 분리막 형성 방법 - Google Patents
반도체 소자의 소자 분리막 형성 방법 Download PDFInfo
- Publication number
- KR100455093B1 KR100455093B1 KR10-2002-0084332A KR20020084332A KR100455093B1 KR 100455093 B1 KR100455093 B1 KR 100455093B1 KR 20020084332 A KR20020084332 A KR 20020084332A KR 100455093 B1 KR100455093 B1 KR 100455093B1
- Authority
- KR
- South Korea
- Prior art keywords
- pad nitride
- film
- device isolation
- forming
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 77
- 238000002955 isolation Methods 0.000 title claims abstract description 61
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 150000004767 nitrides Chemical class 0.000 claims abstract description 52
- 238000005530 etching Methods 0.000 claims abstract description 29
- 239000011810 insulating material Substances 0.000 claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 229920005591 polysilicon Polymers 0.000 claims abstract description 18
- 238000004140 cleaning Methods 0.000 claims abstract description 15
- 230000015572 biosynthetic process Effects 0.000 claims abstract 2
- 239000000758 substrate Substances 0.000 claims description 16
- 239000000126 substance Substances 0.000 claims description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 238000007517 polishing process Methods 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 abstract description 10
- 238000007254 oxidation reaction Methods 0.000 abstract description 10
- 238000005406 washing Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
- H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Element Separation (AREA)
Abstract
Description
Claims (5)
- 소자 분리 영역에 개구부가 형성된 패드 산화막 및 패드 질화막을 반도체 기판 상부에 적층 구조로 형성하는 단계;상기 소자 분리 영역에 트렌치를 형성하는 단계;상기 패드 질화막의 전체 표면을 소정 두께만큼 균일하게 식각하는 단계;상기 패드 질화막의 측벽을 포함한 전체 표면에 폴리실리콘막을 형성하는 단계;전체 상부에 절연 물질층을 형성한 후 화학적 기계적 연마 공정으로 상기 패드 질화막 상부의 상기 절연 물질층을 제거하는 단계;상기 패드 질화막을 제거하는 단계; 및상기 패드 질화막이 제거되면서 노출된 상기 폴리실리콘막을 산화시켜 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
- 제 1 항에 있어서, 상기 트렌치를 형성한 후 상기 패드 질화막을 식각하기 전에,세정 공정을 실시한 후 측벽 산화 공정으로 상기 트렌치의 측벽 및 저면을 산화시켜 상기 트렌치를 형성하면서 발생된 식각 손상을 보상하고 상기 트렌치의측벽 및 저면을 둥글게 라운딩 처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
- 제 1 항에 있어서,상기 패드 질화막의 식각 공정은 인산 용액을 이용한 에치 백 공정으로 실시하며, 상기 패드 질화막을 제거하는 공정, 후속 세정공정 및 후속 산화막 식각 공정 시 소자 분리막의 측벽이 식각되는 두께만큼 상기 패드 질화막의 전체 표면을 균일하게 식각하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
- 제 1 항에 있어서,상기 화학적 기계적 연마 공정은 상기 패드 질화막의 상부를 연마하여 상기 반도체 기판 상부로 돌출되는 상기 소자 분리막의 높이가 500 내지 700Å이 되도록 과도하게 진행되는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
- 제 1 항에 있어서,상기 패드 질화막을 제거하고 상기 폴리실리콘막을 산화시키기 전에,세정 공정을 실시하여 상기 패드 산화막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0084332A KR100455093B1 (ko) | 2002-12-26 | 2002-12-26 | 반도체 소자의 소자 분리막 형성 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0084332A KR100455093B1 (ko) | 2002-12-26 | 2002-12-26 | 반도체 소자의 소자 분리막 형성 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040057571A KR20040057571A (ko) | 2004-07-02 |
KR100455093B1 true KR100455093B1 (ko) | 2004-11-06 |
Family
ID=37350136
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0084332A KR100455093B1 (ko) | 2002-12-26 | 2002-12-26 | 반도체 소자의 소자 분리막 형성 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100455093B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10062581B2 (en) | 2015-07-09 | 2018-08-28 | Samsung Electronics Co., Ltd. | Methods of forming an isolation structure and methods of manufacturing a semiconductor device including the same |
-
2002
- 2002-12-26 KR KR10-2002-0084332A patent/KR100455093B1/ko active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10062581B2 (en) | 2015-07-09 | 2018-08-28 | Samsung Electronics Co., Ltd. | Methods of forming an isolation structure and methods of manufacturing a semiconductor device including the same |
Also Published As
Publication number | Publication date |
---|---|
KR20040057571A (ko) | 2004-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6277709B1 (en) | Method of forming shallow trench isolation structure | |
US7611950B2 (en) | Method for forming shallow trench isolation in semiconductor device | |
US6191000B1 (en) | Shallow trench isolation method used in a semiconductor wafer | |
KR100455093B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
KR20010046153A (ko) | 반도체장치의 트렌치 구조의 소자분리막 형성방법 | |
KR100703836B1 (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
KR100921329B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
KR100733693B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
KR101127033B1 (ko) | 반도체 소자 및 반도체 소자의 sti형 소자분리막 형성방법 | |
KR100461328B1 (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
KR100486875B1 (ko) | 반도체 소자의 소자 분리막 및 그 형성 방법 | |
KR100552852B1 (ko) | 얕은 트렌치 소자 분리 제조 방법 | |
KR100474863B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
KR100561974B1 (ko) | 반도체 소자의 제조방법 | |
KR100545211B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
KR100575080B1 (ko) | 소자 분리막 형성 방법 | |
KR960013501B1 (ko) | 반도체 소자의 필드산화막 형성 방법 | |
KR101006510B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
KR100984854B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR100587597B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR100944667B1 (ko) | Sti 에지 모트 방지 방법 | |
KR19990004549A (ko) | 반도체 소자의 소자분리막 제조방법 | |
KR20040050554A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
KR19990000070A (ko) | 반도체소자의 소자분리막 제조방법 | |
KR19990015449A (ko) | 반도체 장치의 소자분리방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120924 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20130916 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20140917 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20150923 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20160926 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20170920 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20180918 Year of fee payment: 15 |