KR100447232B1 - 듀얼 다머신 구조의 금속 배선 형성 방법 - Google Patents
듀얼 다머신 구조의 금속 배선 형성 방법 Download PDFInfo
- Publication number
- KR100447232B1 KR100447232B1 KR10-2001-0087094A KR20010087094A KR100447232B1 KR 100447232 B1 KR100447232 B1 KR 100447232B1 KR 20010087094 A KR20010087094 A KR 20010087094A KR 100447232 B1 KR100447232 B1 KR 100447232B1
- Authority
- KR
- South Korea
- Prior art keywords
- copper
- thin film
- precursor
- copper thin
- depositing
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
Claims (9)
- 기판상에 증착된 층간 절연막을 듀얼 다머신 구조로 제거하여 하부 금속 배선과의 콘택 영역 및 트렌치를 형성하는 단계;상기 콘택 영역 및 트렌치 내부에 확산 방지막을 증착하는 단계;상기 확산 방지막 상에 1가 구리(Ⅰ) 전구체의 제 1 구리 박막을 증착하고, 계속하여 2가 구리(Ⅱ) 전구체의 제 2 구리 박막을 증착하는 단계;상기 제 1, 제 2 구리 박막을 씨드층으로 하여 상기 콘택 영역 및 트렌치 내부를 구리 금속으로 매립하는 단계를 포함하여 구성됨을 특징으로 하는 듀얼 다머신 구조의 금속 배선 형성 방법.
- 삭제
- 제 1항에 있어서, 상기 확산 방지막상에 제 1 구리 박막과 제 2 구리 박막을 증착하는 단계는 동일한 반응기에 1가 전구체 및 2가 전구체를 각각 연결시켜 히터를 통해 내부 온도를 조절함으로써 연속적으로 증착하여 진행함을 특징으로 하는 듀얼 다머신 구조의 금속 배선 형성 방법.
- 제 3항에 있어서, 상기 반응기는 0.01 내지 100 Torr의 압력과, 1 내지 5000sccm의 Ar, N2, H2의 수송 가스 분위기의 조건을 취함을 특징으로 하는 듀얼 다머신 구조의 금속 배선 형성 방법.
- 제 3항에 있어서, 상기 반응기는제 1 구리 박막을 증착시킬 때는 70 내지 200℃의 온도에서, 50 내지 500Å의 두께로 증착시키며,제 2 구리 박막을 증착시킬 때는 150 내지 400℃의 온도에서 50 내지 5000Å의 두께로 증착함을 특징으로 하는 듀얼 다머신 구조의 금속 배선 형성 방법.
- 삭제
- 제 1항에 있어서, 상기 확산 방지막상에 제 1 구리 박막과 제 2 구리 박막을 증착하는 단계는 1가 전구체가 연결된 제 1 반응기와 2가 전구체가 연결된 제 2 반응기를 통해 증착하여 진행함을 특징으로 하는 듀얼 다머신 구조의 금속 배선 형성 방법.
- 제 7항에 있어서, 상기 제 2 반응기는 상기 제 1 반응기보다 고온으로 유지됨을 특징으로 하는 듀얼 다머신 구조의 금속 배선 형성 방법.
- 기판상에 증착된 층간 절연막을 선택적으로 제거하여 하부 금속 배선과의 콘택 영역 및 트렌치를 형성하는 단계;상기 콘택 영역 및 트렌치 내부에 확산 방지막을 증착하는 단계;상기 확산 방지막 상에 1(Ⅰ)가 전구체의 제 1 구리 박막을 증착하고, 계속하여 2(Ⅱ)가 전구체의 제 2 구리 박막을 증착하는 단계를 연속하여 반복적으로 진행하여 상기 콘택 영역 및 트렌치 내부를 채우는 단계를 포함하여 구성됨을 특징으로 하는 듀얼 다머신 구조의 금속 배선 형성 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0087094A KR100447232B1 (ko) | 2001-12-28 | 2001-12-28 | 듀얼 다머신 구조의 금속 배선 형성 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0087094A KR100447232B1 (ko) | 2001-12-28 | 2001-12-28 | 듀얼 다머신 구조의 금속 배선 형성 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030056795A KR20030056795A (ko) | 2003-07-04 |
KR100447232B1 true KR100447232B1 (ko) | 2004-09-04 |
Family
ID=32214954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0087094A KR100447232B1 (ko) | 2001-12-28 | 2001-12-28 | 듀얼 다머신 구조의 금속 배선 형성 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100447232B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100523287C (zh) * | 2005-03-23 | 2009-08-05 | 东京毅力科创株式会社 | 成膜装置和成膜方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6130161A (en) * | 1997-05-30 | 2000-10-10 | International Business Machines Corporation | Method of forming copper interconnections with enhanced electromigration resistance and reduced defect sensitivity |
KR20010003614A (ko) * | 1999-06-24 | 2001-01-15 | 김영환 | 반도체 소자의 상감형 금속배선 형성방법 |
KR20010063028A (ko) * | 1999-12-21 | 2001-07-09 | 이경수 | 구리배선 형성방법 |
JP2001230219A (ja) * | 2000-02-18 | 2001-08-24 | Fujitsu Ltd | 配線の形成方法及び半導体装置 |
-
2001
- 2001-12-28 KR KR10-2001-0087094A patent/KR100447232B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6130161A (en) * | 1997-05-30 | 2000-10-10 | International Business Machines Corporation | Method of forming copper interconnections with enhanced electromigration resistance and reduced defect sensitivity |
KR20010003614A (ko) * | 1999-06-24 | 2001-01-15 | 김영환 | 반도체 소자의 상감형 금속배선 형성방법 |
KR20010063028A (ko) * | 1999-12-21 | 2001-07-09 | 이경수 | 구리배선 형성방법 |
JP2001230219A (ja) * | 2000-02-18 | 2001-08-24 | Fujitsu Ltd | 配線の形成方法及び半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
KR20030056795A (ko) | 2003-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0869544B1 (en) | Method for depositing a diffusion barrier | |
KR100583637B1 (ko) | 반도체 소자의 텅스텐 콘택 형성 방법 및 텅스텐 콘택형성 장비 | |
US7470612B2 (en) | Method of forming metal wiring layer of semiconductor device | |
KR100215846B1 (ko) | 반도체장치의 배선형성방법 | |
KR19990016693A (ko) | 반도체 장치의 금속 배선층을 형성하는 방법 | |
JP4168397B2 (ja) | 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層 | |
JPH11150087A (ja) | 窒化チタン障壁層の形成方法及び窒化チタン障壁層を含む半導体デバイス | |
JP2005322882A (ja) | 低温バリア金属層を用いた半導体素子の金属配線製造方法 | |
KR20050046056A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR100447232B1 (ko) | 듀얼 다머신 구조의 금속 배선 형성 방법 | |
KR100652317B1 (ko) | 반도체 소자의 금속 패드 제조 방법 | |
JPH09232313A (ja) | 埋め込み導電層の形成方法 | |
KR100499401B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
KR100307827B1 (ko) | 반도체소자의 금속배선 콘택 형성방법 | |
KR100587600B1 (ko) | 듀얼 다마신 공정을 이용한 금속배선 형성방법 | |
KR100247643B1 (ko) | 금속 배선 형성용 반응 챔버 및 이를 이용한 반도체 소자의 금속배선 형성방법 | |
KR100735524B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR100571387B1 (ko) | 반도체 소자의 구리 배선 제조 방법 | |
KR100275331B1 (ko) | 반도체소자의금속배선형성방법 | |
KR20040001523A (ko) | 적층된 에스아이엔을 이용한 구리확산방지막 형성방법 | |
KR100333392B1 (ko) | 금속 배선 형성 방법 | |
KR20030090872A (ko) | 반도체 소자의 콘택 형성 방법 | |
KR100197992B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
KR0168162B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
KR20020048720A (ko) | 구리를 사용한 대머신 금속배선 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120720 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20130821 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20150716 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20160718 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20170719 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20180717 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20190716 Year of fee payment: 16 |