KR100445286B1 - 액정 표시 장치 및 그 제조 방법 - Google Patents

액정 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100445286B1
KR100445286B1 KR10-2000-0008399A KR20000008399A KR100445286B1 KR 100445286 B1 KR100445286 B1 KR 100445286B1 KR 20000008399 A KR20000008399 A KR 20000008399A KR 100445286 B1 KR100445286 B1 KR 100445286B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
source
film
insulating film
Prior art date
Application number
KR10-2000-0008399A
Other languages
English (en)
Other versions
KR20000062586A (ko
Inventor
히비노요시따까
다루이데쯔야
히로베도시히꼬
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20000062586A publication Critical patent/KR20000062586A/ko
Application granted granted Critical
Publication of KR100445286B1 publication Critical patent/KR100445286B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

액정 표시 장치는, Al 또는 Al 합금층을 갖는 소스 전극(게이트 전극)과, 이 소스 전극(게이트 전극)의 상층 측에 설치된 화소 전극과, 소스 전극(게이트 전극)을 덮도록, 소스 전극(게이트 전극)과 화소 전극 사이에 소스 전극측으로부터 적어도 무기계 절연막으로서의 TFT 보호막과 유기계 절연막을 차례로 적층되어 이루어지는 층간 절연막을 구비하고 있다.

Description

액정 표시 장치 및 그 제조 방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은, TFT(Thin Film Transistor)를 갖는 액정 표시 장치 및 그 제조 방법에 관한 것이다.
종래, 고품질의 화상을 표시 가능한 것으로서, TFT 방식의 액정 표시 장치가 다용되고 있다. 이하, 이 액정 표시 장치가 구비하는 반도체 기판의 제조 방법에 대해 설명한다.
이 액정 표시 장치가 구비하는 TFT의 기본 구조는, 역스태거형이기 때문에, 최하층에 설치되는 게이트 전극에 대해서는, 에칭 선택성이 높은 금속을 사용하는 것이 바람직하다. 여기서는, 게이트 전극의 재료로서 Ta 금속막을 사용한 경우를 도 6a 내지 도 8b에 기초하여 설명한다.
우선, 도 6a에 도시한 바와 같이, 유리 기판(51) 상에 Ta 금속막으로 이루어지는 게이트 전극(52)을 PVD법(물리적 성막법: 스퍼터링법)에 의해 성막한다.
다음에, 도 6b에 도시한 바와 같이, 포토리소그래피법에 의해, 게이트 전극(52) 상에 설치한 레지스트(53)를 게이트 전극(52)의 원하는 전극 패턴으로 패터닝한다.
다음에, PE(플라즈마 에칭)법, RIE(리액티브 이온 에칭)법 또는 웨트 에칭법에 의해, 도 6c에 도시한 바와 같이, 게이트 전극(52)을 소정의 전극 패턴으로 형성하고, 레지스트(53)를 박리한다.
다음에, 통상, PE-CVD(Plasma-Enhanced Chemical Vapor Deposition technique)법을 이용하여, 도 6d에 도시한 바와 같이, 게이트 절연막(GI (게이트 인슐레이터)막: 통상 SiNX: 54), I-Si막(55) 및 n+막(56)을 연속적으로 성막한다.
이들 3층의 막을 성막 후, 게이트 전극(52)을 패터닝하였을 때와 마찬가지로 하여, 포토리소그래피법과, PE(플라즈마 에칭)법, RIE(리액티브 이온 에칭)법 또는 웨트 에칭법에 의해, 도 7a에 도시한 바와 같이, I-Si막(55) 및 n+막(56)으로 이루어지는 채널층을 하나의 섬 형상으로 패터닝하여, 반도체층을 형성한다.
그 후, 게이트 절연막(54) 상에 레지스트(도시하지 않음)를 패터닝하여, 게이트 전극(52)에 있어서의 접속 단자부 상의 게이트 절연막(54)을 에칭한다. 또, 상기 접속 단자에서는, 통상 게이트 전극(52)이 이용된다.
다음에, 도 7b에 도시한 바와 같이, Ti, Al, W 혹은 Ta 등으로 이루어지는 소스 전극(57)(엄밀하게는, 소스 및 드레인 전극이지만, 드레인 전극은 소스 전극과 함께 형성되는 것으로, 이하, 구별하지 않고 간단히 소스 전극이라 함)을 PVD법에 의해 성막하고, 게이트 전극(52)을 형성하였을 때의 상기 방법에 의해, 소스 전극(57)을 소정 형상으로 형성한다.
다음에, 도 7c에 도시한 바와 같이, 소스 전극(57)을 패터닝하였을 때의 소스 마스크를 이용하여, 채널부의 n+막(56)을 연속적으로 제거하고, TFT(Thin Film Transistor: 58)를 형성한다.
그 후, 도 7d에 도시한 바와 같이, 투명 도전막(통상, ITO막)으로 이루어지는 화소 전극(59)을 PVD법으로 성막하고, 도 8a에 도시한 바와 같이, 이 화소전극(59)을 웨트 에칭법에 의해 소정의 전극 패턴으로 형성한다.
마지막으로, 도 8b에 도시한 바와 같이, TFT 보호막(60)을 PE-CVD법에 의해 성막하고, TFT 어레이 기판의 제조 프로세스가 완료한다.
그런데, 최근에는, 고정밀의 액정 표시 패널의 전극 재료로서, Al, Al 합금 혹은 Cu 등의 저저항 금속이 사용되고 있다(예를 들면, 특개평6-148683호(공개일:1994/5/27), 특개평7-169967호(공개일: 1998/9/25) 혹은 특개평10-253976호(공개일: 1998/9/25) 참조). 그러나, 예를 들면 상기 게이트 전극(52)의 재료를 Ta로부터 상기 Al 재료로 치환함과 함께, 소스 전극(57)을 Al 재료로써 형성하는 경우, 소스 전극(57)의 에칭 시에, 소스 전극(57)의 하층에 있는 게이트 전극(52)이, 게이트 절연막(54)의 결함부를 통하여 부식되는 사태가 생긴다.
또한, 최종 공정인 ITO막의 웨트 에칭 시에는, 강산인 HC1 혹은 HBr 등을 이용하기 때문에, 상당히 두꺼운 절연막(예를 들면 게이트 절연막 54)을 형성하지 않으면, 소스 전극(57)에 가하여 게이트 전극(52)도 부식된다고 하는 문제점을 갖고 있다.
단, 두꺼운 무기계의 절연막을 형성하는 경우에는, 그 성막 및 에칭 공정에 장시간을 요할 뿐만 아니라, 그 절연막의 양측의 전극 사이에 불필요한 정전 용량이 생기기 때문에, 무기계의 절연막의 두께막화는 곤란하다.
또한, 화소 전극을 2층 구조의 층간 절연막을 통해 형성함으로써, 화소 전극의 패터닝 시의 박리를 방지하는 기술이, 특개평4-163528호(공개일:1992/6/09)에개시되어 있다. 이 구성에 있어서의 층간 절연막은, 유기계 절연막 상에 무기계 절연막이 형성된 2층 구조를 갖고 있다.
따라서, 이 층간 절연막의 에칭 공정에 있어서, 우선, 무기막을 드라이 에칭에 의해(총 막두께 3.13㎛) 에칭하고, 그 후, 유기막의 에칭을 행하게 된다. 여기서, 유기막은, 막 두께가 두껍기 때문에, 유액에 의한 처리에 의지하게 된다. 그러나 유액에 의한 처리를 행할 때에, 산·알칼리성 용액 등의 Al 전극의 Al 재료를 부식하는 유액은 이용하는 것이 불가능하다고 하는 문제가 발생된다. 또한, 소스-드레인 누설의 문제가 무기막에 비교하면 생기기 쉽다.
소스 전극(57) 및 게이트 전극(52)을 Al 재료로 형성하는 경우의 상기 문제점을 통합하면 하기와 같다.
① 소스 전극(57)을 패턴 형성할 때에, 게이트 절연막(54)의 결함부를 통해, 게이트 전극(52) 및 이 게이트 전극(52)의 단자부가 동시에 에칭된다.
② ITO막으로 이루어지는 화소 전극(59)을 패턴 형성할 때에, 화소 전극(59)의 에칭액인 HC1 등의 강산에 의해, 소스 전극(57) 및 게이트 전극(52)이 막 결함부에 의해 부식된다. 또, Al 전극의 부식 방지를 위해, 상기 제조 프로세스를 변경하여, TFT 보호막 상에 ITO막을 형성하는 일도 고려되지만, 단순한 프로세스의 교체만으로는, Al 전극의 부식을 충분히 방지하는 일은 불가능하다.
③ 화소 전극을 유기계 절연막 및 무기계 절연막이 차례로 적층되어 이루어지는 2층 구조의 층간 절연막을 통해 형성한 경우, 막 두께가 두꺼운 유기막의 에칭 처리 시에, Al 전극의 Al 재료의 부식을 방지하기 위해, 사용 가능한 약제가 한정된다.
그리고, 상기한 Al 전극, 즉 소스 전극(57) 혹은 게이트 전극(52)의 부식이라는 문제점에 의해, 액정 표시 장치의 양품율의 저하와, 이것에 의한 제품 비용의 상승을 초래한다.
본 발명의 목적은, 소스 전극 또는 게이트 전극을 Al 재료로 형성할 때에, 이 Al 재료가 부식하는 것을 방지 가능한 액정 표시 장치 및 그 제조 방법을 제공하는 것이다.
본 발명의 액정 표시 장치는, 상기한 목적을 달성하기 위해, Al 또는 Al 합금층을 갖는 제1 전극과, 상기 제1 전극의 상층 측에 설치된 화소 전극과, 상기 제1 전극을 덮도록, 상기 제1 전극과 상기 화소 전극 사이에 설치된 적어도 2층의 층간 절연층을 구비하고, 상기 2층의 층간 절연층은, 상기 제1 전극측으로부터 무기계 절연막으로 이루어지는 제1층과, 유기계 절연막으로 이루어지는 제2층이 순차 적층되어 이루어지는 것을 특징으로 한다.
또한, 본 발명의 액정 표시 장치의 제조 방법은, Al 또는 Al 합금층을 갖는 제1 전극을 형성하는 단계와,
상기 제1 전극의 상층 측에 상기 제1전극을 덮도록, 상기 제1 전극측으로부터 무기계 절연막으로 이루어지는 제1층과, 유기계 절연막으로 이루어지는 제2층을 순차 적층함으로써, 적어도 2층의 층간 절연층을 형성하는 단계와,
상기 층간 절연층의 상층 측에 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기한 구성에 따르면, 상기 화소 전극은, 적어도, 무기계 절연막으로 이루어지는 제1층과, 유기계 절연막으로 이루어지는 제2층이 상기 제1 전극측으로부터 순차 적층되어 이루어지는 2층의 층간 절연층을 통해 설치되어 있다. 따라서,예를 들면, 유기계 절연막을 약알칼리 용액으로 에칭할 때, 기초의 Al 또는 Al 합금층을 갖는 상기 제1 전극은, 무기계 절연막으로 보호되어 있기 때문에, 상기 제1전극에 에칭액이 침투하는 일은 없다. 따라서, 상기 제1전극의 부식이 방지된다.
또한, 상기 2층의 층간 절연층을 패터닝할 때, 상기 유기계 절연막(두께 3㎛)을 포토리소 공정으로 패터닝한 후에, 그 패턴을 이용하여 무기계 절연막(TFT 보호막: 두께 0.13㎛)을 드라이 에칭하여 패터닝함으로써, 포토마스크 매수를 1매 감소시킬 수 있다. 또한, 무기계 절연막의 에칭에서는, 기초의 Al 또는 Al 합금층을 갖는 상기 제1 전극과의 선택성이 충분히 취해지고 있기 때문에, 에칭이 가능해진다.
또한, 상기한 구성에 따르면, 상기 층간 절연층으로써, 화소 전극을 제1 전극, 예를 들면 소스 전극 또는 게이트 전극과 충분히 분리하는 것이 가능하다. 따라서, 복수의 층간 절연층 중 어느 하나에 막 결함이 존재하는 경우에서도, 화소 전극을 에칭할 때에, 상기 막 결함에 의해, 제1 전극의 Al 또는 Al 합금층이 부식하는 사태를 방지하는 것이 가능하다. 또한, 화소 전극과 제1 전극 사이의 누설을 방지하는 것이 가능하다.
상기한 구성에 있어서, 상기 무기계 절연막으로 이루어지는 제1층은, 상기Al 또는 Al 합금층으로 이루어지는 제1 전극(금속 전극) 상에 형성되어 있는 것이 바람직하다.
이 구성에 따르면, 상기 무기계 절연막으로 이루어지는 제1층은, 상기 Al 또는 Al 합금층으로 이루어지는 제1 전극(금속 전극) 상에 형성되어 있기 때문에, 종래의 유기계 절연막 상에 무기계 절연막을 피막하는 구성에 비교하여, 양호한 막질의 무기계 절연막을 성막하는 것이 가능하다. 또한, 제2층의 유기계 절연막을 무기계 절연막 상에 양호하게 적층할 수가 있다.
즉, 상기 제1 전극측으로부터 본원의 적층 순서(유기계 절연막/무기계 절연막)으로 층간 절연막을 성막하면, 각각의 층간 절연막의 막질을 양호하게 적층하는 것이 가능하다. 이 때문에, 층간 절연막의 막 결함이 적어지기 때문에, 화소 전극 패터닝 시의 에칭액이 막 결함으로부터 침투하여 금속 전극을 부식한다고 하는 문제를 회피하는 것이 가능하다.
또한, 상기한 구성에 있어서, 상기 무기계 절연막으로 이루어지는 제1층은, TFT 보호막인 것이 바람직하다.
상기한 구성에 따르면, 상기 제1 전극 상에 설치된 TFT 보호막이 무기계 절연막을 겸용하고 있기 때문에, 층간 절연막에 있어서의 층수의 증가, 즉, 액정 표시 장치의 구조의 복잡화를 억제할 수가 있다.
본 발명의 또 다른 목적, 특징, 및 우수한 점은, 이하에 설명하는 기재에 의해 충분히 알 수 있을 것이다. 또한, 본 발명의 이점은, 첨부 도면을 참조한 다음 설명에서 명백해질 것이다.
도 1은 본 발명의 실시의 일형태에 있어서의 액정 표시 장치의 TFT 어레이 기판의 구성을 나타낸 종단면도.
도 2a는 도 1에 도시한 TFT 어레이 기판의 단자부를 나타낸 평면도.
도 2b는 도 2a에 있어서의 A-A선 화살 표시 단면도.
도 3a는 도 1에 도시한 게이트 전극의 성막 공정을 나타낸 종단면도.
도 3b는 상기 게이트 전극을 소정 전극 패턴으로 패터닝하는 공정을 나타낸 종단면도.
도 3c는 게이트 절연막, I-Si막 및 n+막의 연속 성막 공정을 나타낸 종단면도.
도 3d는 TFT의 채널 부분의 형성 공정을 나타낸 종단면도.
도 4a는 상기 도 3d의 공정 후에 있어서의, 소스 전극의 성막 공정을 나타낸 종단면도.
도 4b는 소스 전극에 있어서의 Al막의 웨트 에칭 공정을 나타낸 종단면도.
도 4c는 소스 전극의 TiN막 및 채널부의 n+막의 연속 드라이 에칭 공정을 나타낸 종단면도.
도 4d는 TFT 보호막의 성막 공정을 나타낸 종단면도.
도 5a는 상기 도 4d의 공정 후에 있어서의, 층간 절연막으로서의 유기 절연막의 성막 공정을 나타낸 종단면도.
도 5b는 컨택트 홀을 사용한 TFT 보호막 및 소스 전극의 Al막의 드라이 에칭 공정을 나타낸 종단면도.
도 5c는 화소 전극의 성막 공정을 나타낸 종단면도.
도 6a는 종래의 TFT 어레이 기판의 제조 프로세스에 있어서의 게이트 전극의 성막 공정을 나타낸 종단면도.
도 6b는 레지스트를 상기 게이트 전극의 소정 전극 패턴으로 패터닝하는 공정을 나타낸 종단면도.
도 6c는 상기 게이트 전극을 소정 전극 패턴으로 패터닝하는 공정을 나타낸 종단면도.
도 6d는 게이트 절연막, I-Si 막 및 n+막의 연속 성막 공정을 나타낸 종단면도.
도 7a는 상기 도 6d의 공정에 계속되는, 반도체층의 형성 공정을 나타낸 종단면도.
도 7b는 소스 전극을 소정 전극 패턴으로 패터닝하는 공정을 나타낸 종단면도.
도 7c는 TFT의 형성 공정을 나타낸 종단면도, 도 7d는, 화소 전극의 성막 공정을 나타낸 종단면도.
도 8a는 상기 도 7d의 공정에 계속되는, 화소 전극을 소정 전극 패턴으로 패터닝하는 공정을 나타낸 종단면도.
도 8b는 TFT 보호막의 성막 공정을 나타낸 종단도.
〈도면의 주요 부분에 대한 부호의 설명〉
2 : 게이트 전극(제1 전극)
13 : Ti막
14 : Al 막
15 : TiN막
16 : 게이트 절연막
17 : I-Si막
18 : n+막
19 : 소스 전극(제1 전극)
120 : TiN막(소스 제1 전극층)
21 : Al막(소스 제2 전극층)
23 : TFT 보호막(층간 절연층, 무기계 절연층)
24 : 유기 절연막(층간 절연층, 유기계 절연층)
26 : 화소 전극
본 발명의 실시의 일형태를 도 1 내지 도 5에 기초하여 이하에 설명한다.
본 발명의 실시의 형태에 있어서의 액정 표시 장치는, TFT 어레이 기판으로서, 도 1에 도시한 구성을 갖고 있다.
즉, 유리 기판(11) 상에 Ti막(13), Al막(14) 및 TiN막(15)으로 이루어지는 3층 구조의 게이트 전극(제1 전극: 12)이 형성되고, 그 위에 게이트 절연막(16)이 형성되고, 그 위에 1개의 섬 형상으로 I-Si막(17) 및 n+막(18)이 형성되어 있다. n+막(18) 상에는, TiN막(소스 제1 전극층: 20) 및 Al막(소스 제2 전극층: 21)으로 이루어지는 소스 전극(제1 전극: 19)이 형성되어 있다. 소스 전극(19) 상에는, TFT 보호막(층간 절연층, 무기계 절연층: 23)과 유기 절연막(층간 절연층, 유기계 절연층: 24)이 형성되고, 유기 절연막(24) 상에 화소 전극(26)이 형성되어 있다.
상기한 유기 절연막(24)에는 컨택트 홀(25)이 형성되고, 이 컨택트 홀(25)을 이용하여 TFT 보호막(23) 및 소스 전극(19)에 있어서의 Al막(21)이 에칭되어 있다.
상기 게이트 전극(12)에 있어서의 Al막(14) 및 소스 전극(19)의 Al막(21)은, Al합금으로 이루어지는 막이어도 좋다. 상기 Al막(14) 및 Al막(21)의 막 두께는, 액정 표시 장치의 패널 사이즈에 따라서 설정된다.
상기 게이트 전극(12)에 있어서의 Ti막(13), TiN막(15) 및 소스 전극(19)에 있어서의 TiN막(20)은, 이들을 대신하여, Ta, Ti, Cr, Mo, 또는 질화된 TiN, MoN의 각 막 중으로부터, 적절하게 선택한 막을 사용할 수가 있다. 이들은 어느 한쪽 융점이 2000℃ 이상의 고융점 금속이다.
상기 TFT 보호막(23)은, 무기계 절연막이고, 예를 들면 SiNX 또는 SiO2로 이루어진다. 유기 절연막(24)은, 예를 들면 아크릴계 수지를 재료로 하여 형성되어 있다.
또한, 단자부는, 그 평면도인 도 2a, 및 도 2a에 있어서의 A-A선 화살 표시 단면도인 도 2b에 도시한 구성을 갖고 있다.
즉, 유리 기판(11) 상에, 단자부의 전극이 되는 상기 게이트 전극(12)이 형성되고, 이 게이트 전극(12)이 소스 전극(19)에 있어서의 TiN막(20) 및 화소 전극(26)으로써 덮혀져 있다. 단자부의 중앙부에서의 게이트 전극(12) 상에는 컨택트 홀(27)이 형성되어 있다. 이 컨택트 홀(27)에 있어서, 게이트 절연막(16)은 에칭되고, 게이트 전극(12)의 상면이 소스 전극(19: TiN막 20)을 통해 화소 전극(26)에 의해 덮힌 상태로 되어 있다.
고정밀한 표시가 가능한 액정 표시 장치를 제조하는 경우, Al 혹은 Al 합금으로 이루어지는 저저항의 전극 재료(게이트 전극 12 및 소스 전극 19의 재료)가 필요하다. 그러나, Al 전극은, 열 스트레스에 의해 압축·팽창 응력이 걸려서, 금속막의 돌기(힐록),막구조 결함(보이드) 등의 불량이 일어나기 쉽다. 또한 Al 전극은, TFT 디바이스를 구성하기 위한 다른 금속(Ti, ITO, Ta, Mo 등)과의 에칭 선택성이 없고, 그 위에 형성되는 절연막 등의 결함이 있으면, 매우 간단히 에칭된다. 그래서, 본 액정 표시 장치에서는, 상기한 구성을 채용함과 함께, 이하에 나타낸 방법으로써 액정 표시 장치를 제조하고 있다.
다음에, 상기 액정 표시 장치에 있어서의 TFT 어레이 기판의 제조 방법을 도 3 내지 도 5에 기초하여 설명한다.
우선, 도 3a에 도시한 바와 같이, 유리 기판(11) 상에, 3층 구조의 게이트 전극(12)으로서, Ti막(13), 2000Å 두께의 Al막(14), 및 TiN막(15)의 3층의 막을 PVD법(물리적 성막법: 스퍼터링법)에 의해 차례로 성막한다. 성막 조건에 대해서는 표 1에 나타낸 바와 같다. 또, 이 처리에서는, 표 1의 가스 유량에 있어서 나타내고 있는 Ar과 N2와의 혼합 가스를 사용하고 있다. 또한, 상기 표에 나타낸 저항(Ω/□)은, 게이트 전극(12)의 표면 저항이다.
다음에, 상술한 도 6b에 도시한 공정과 마찬가지로 하여, 포토리소그래피법에 의해, 게이트 전극(12) 상에 레지스트를 설치하고, 이 레지스트를 게이트 전극(12)의 소정의 전극 패턴으로 패터닝한다(도시 생략).
다음에, 도 3b에 도시한 바와 같이, 도 6c에 도시한 공정과 마찬가지로 하여, PE(플라즈마 에칭)법 또는 RIE(리액티브 이온 에칭)법 등의 드라이 에칭법에 의해, 게이트 전극(12)을 형성하는 3층을 일괄 에칭하여 게이트 전극(12)을 소정의 전극 패턴으로 형성하고, 그 후, 상기 레지스트를 박리한다. 에칭 조건은 표 2에 나타낸 바와 같다. 또, 여기서는, 에칭 가스로서 Cl2를 사용하고 있기 때문에, Al막(14)의 부식 방지를 고려하여 에칭 후에 트리트먼트 공정을 행하고 있다. 즉, 이 트리트먼트 공정에 의해, Al막(14)이 HCl에 의해 부식되는 것을 방지하기 위해서, 잔류 염소 이온을 불소 이온과 치환시키고 있다. 이 공정의 조건은 표 3에 나타낸 바와 같다.
게이트 전극(12)의 형성 후, PE-CVD법을 이용하여, 도 3c에 도시한 바와 같이, 게이트 절연막(통상 SiNX막: 16), I-Si막(17) 및 n+막(18)을 연속적으로 성막한다.
다음에, 도 3d에 도시한 바와 같이, I-Si막(17)과 n+막(18)을 하나의 섬 형상으로 패터닝하여, TFT의 채널 부분을 형성한다.
그 후, 액정 표시 패널 구동용의 단자부 배선을 노출시키기 위해, 게이트 절연막(16)의 패터닝을 행하고, 단자부가 되는 Ti막(13), Al막(14) 및 TiN막(15), 즉 게이트 전극(12)을 노출시킨다(도시하지 않음). 이 경우, 게이트 절연막(16) 상에 레지스트를 패터닝하여, 게이트 전극(12)에 있어서의 접속 단자부 상의 게이트 절연막(16)을 에칭한다.
다음에, 2층 구조의 소스 전극(19)으로서, 도 4a에 도시한 바와 같이, TiN막(20)과 2000Å 두께의 Al막(21)을 PVD법에 의해 차례로 성막한다. 또, 하층의 TiN막(20)의 두께는, 유액에 대한 배리어층으로서 충분한 막 두께인 500Å로 한다. 또한, 성막 조건에 대해서는 표 4에 나타낸 바와 같다.
다음에, 게이트 전극(12)을 형성하였을 때의 상기 공정과 마찬가지로 하여, 소스 전극(19) 상에 레지스트(22)를 설치하고, 이 레지스트(22)를 소스 전극(19)의 소정 형상으로 패터닝한 후, 도 4b에 도시한 바와 같이, 소스 전극(19)에 있어서의Al막(21)의 불필요 부분을 웨트 에칭에 의해 제거한다. 이 때, 소스 전극(19)의 하층측의 게이트 전극(12)에 있어서의 Al막(14)은, 소스 전극(19)에 있어서의 TiN막(20)과 게이트 절연막(16)에 의해 보호되어 있기 때문에, 어느 한쪽이든 막 결함이 존재하고 있더라도, 게이트 전극(12)에 에칭액이 침투하는 일은 없다. 따라서, 게이트 전극(12)의 부식이 방지된다.
또, 게이트 전극(12)의 단자부에 대해서는, 게이트 전극(12) 상을 게이트 절연막(16)으로 덮고, 또한 게이트 전극(12)에 중첩되는 형태로 소스 전극(19)을 중첩함으로써 보호한다(도 2a, 도 2b 참조).
소스 전극(19)의 Al막(21)을 에칭 후, 도 4c에 도시한 바와 같이, 이 에칭에 사용한 소스 마스크를 이용하여, 소스 전극(19)의 하층을 구성하는 TiN막(20) 및 채널부의 n+막(18)을 드라이 에칭에 의해 연속 에칭하고, 소스 전극(19)과 TFT의 채널 부분을 동시에 형성한다. 그 후, 상기 레지스트(22)를 제거한다. 상기 소스 전극(19) 및 채널부의 에칭 조건은 표 5에 나타낸 바와 같다. 또, 여기서도 상기 에칭에 의한 Al막(21)의 부식 방지를 고려하여 에칭 후에 트리트먼트 공정을 행하고 있다. 이 공정의 조건은 표 6에 나타낸 바와 같다.
다음에, 도 4d에 도시한 바와 같이, 질화실리콘(SiNX)을 재료로서 TFT 보호막(23)을 성막한다.
다음에, 도 5a에 도시한 바와 같이, 상기 TFT 보호막(23)을 1층째의 절연막으로 한 경우의 2층째의 절연막으로서, 아크릴계의 수지를 전면 도포함으로써, 층간 절연막으로서의 유기 절연막(24)을 성막한다. 이에 따라, TFT 어레이 기판의 상면은 평탄화 구조가 된다. 상기 유기 절연막(24)의 막 두께는, 후술의 ITO막(화소 전극 26)을 에칭할 때의 유액 침투를 방지하기 위해서도, 3㎛로 한다. 또한, 유기 절연막(24)에는, 포트리소그래피법에 의해 컨택트 홀(25)을 형성한다.
즉, 본 실시예의 액정 표시 장치는, 화소 전극(26)이, 적어도, 무기 절연막인 TFT 보호막(23)과, 유기 절연막(24)이 소스 전극(19) 측으로부터 순차 적층되어 이루어지는 층간 절연막 상에 형성되어 있다.
따라서, 예를 들면, 유기 절연막(24)을 약알칼리 용액으로 에칭할 때, 기초의 Al 또는 Al 합금층을 갖는 소스 전극(19)은, 무기계 절연막인 TFT 보호막(23)으로 보호되어 있기 때문에, 소스 전극(19)에 에칭액이 침투하는 일은 없다. 따라서, 소스 전극(19)의 부식이 방지된다.
또한, 상기 2층의 층간 절연층을 패터닝할 때, 유기 절연막(24: 두께 3㎛)을 포토리소 공정으로 패터닝한 후에, 그 패턴을 이용하여 무기계 절연막(TFT 보호막(23) :두께 0.13㎛)을 드라이 에칭으로 패터닝함으로써, 포토마스크 매수를 1매 감소시킬 수 있다. 또한, TFT 보호막(23)의 에칭에서는, 기초의 Al 또는 Al 합금층을 갖는 소스 전극(19)과의 선택성이 충분히 취해지고 있기 때문에, 에칭이 가능해진다.
또한, 상기한 구성에 따르면, 상기 층간 절연층으로써, 화소 전극(26)을 제1 전극, 예를 들면 소스 전극(19) 또는 게이트 전극(12)과 충분히 분리하는 것이 가능하다. 따라서, 복수의 층간 절연층 중 어느 하나에 막 결함이 존재하는 경우에서도, 화소 전극(26)을 에칭할 때에, 상기 막 결함에 의해, 소스 전극(19)의 Al 또는 Al 합금층이 부식하는 사태를 방지할 수가 있다. 또한, 화소 전극(26)과 소스 전극(19) 사이의 누설을 방지하는 것이 가능하다.
상기한 구성에 있어서, TFT 보호막(23)은, 상기 Al 또는 Al 합금층으로 이루어지는 소스 전극(19: 금속 전극) 상에 형성되어 있기 때문에, 종래의 유기계 절연막 상에 무기계 절연막을 성막하는 구성에 비교하여, 양호한 막질의 무기계 절연막을 성막하는 것이 가능하다. 또한, 유기 절연막(24)을 무기계 절연막(TFT 보호막 23) 상에 양호하게 적층할 수가 있다.
즉, 소스 전극(19)으로부터 본원의 적층 순서(유기계 절연막/무기계 절연막)로 층간 절연막을 성막하면, 각각의 층간 절연막의 막질을 양호하게 적층하는 것이 가능하다. 이 때문에, 층간 절연막의 막 결함이 적어지기 때문에, 화소 전극 패터닝 시의 에칭액이 막 결함으로부터 침투하여 금속 전극을 부식한다고 한 문제를 회피할 수가 있다.
다음에, 도 5b에 도시한 바와 같이, 상기 컨택트 홀(25)을 이용하여, 질화실리콘으로 이루어지는 TFT 보호막(23), 및 소스 전극(19)에 있어서의 Al막(21)을 드라이 에칭에 의해 연속적으로 에칭한다. 상기 Al막(21)을 에칭하는 이유는, 하기의 화소 전극(26)과 Al막(21) 사이에서 오믹 컨택트를 행할 수 있도록 하기 위해서이다.
그 후, 도 5c에 도시한 바와 같이, ITO막으로 이루어지는 화소 전극(26)을 스퍼터법으로써 성막한다. 그리고, 이 화소 전극(26) 상에 레지스트를 성막하고,이 레지스트를 화소 전극(26)의 형상으로 패터닝 후, HCl 또는 HBr 등에 의해 에칭을 행하고, 화소 전극(26)을 소정 전극 패턴으로 형성한다. 또한, 단자부에 대해서는, 도 2a, 도 2b에 도시한 바와 같이 형성한다.
상기한 본 실시의 형태의 TFT 어레이 기판의 형성 공정과 종래의 그것을 비교하면, 다음의 표 7과 같다.
게이트 전극 성막(CD 마그네트론 스퍼터링) 조건
DC파워㎾ 압력Pa 가스 유량 sccm 온도℃ 시간sec 막 두께Å 저항Ω/□
Ar N2
Ti막 5-15 0.5-1 50-100 - 100 40 300 0.25
Al막 10-20 0.5-1 50-100 - 100 80 2000
TiN막 5-15 0.5-1 50-100 5∼20 100 60 500
게이트 에칭(리액티브 이온 에칭) 조건
RF파워㎾ 압력mT 가스 유량 sccm 온도℃ 시간
Cl2 Ar BCl3
2∼4 5∼20 100∼300 0∼100 0∼100 60 엔드포인트 검출
게이트 전극 에칭 후 트리트먼트 조건
RF파워㎾ 압력mT 가스 유량 sccm 온도℃ 시간sec
CF4 O2
1∼3 10∼40 50∼250 20∼100 60 30∼240
소스 전극 성막(DC 마그네트론 스퍼터링) 조건
DC파워㎾ 압력mT 가스 유량 sccm 온도℃ 시간sec 막 두께Å 저항Ω/□
Ar N2
Ti 또는TiN막 5-15 5-10 50-75 0-15 100 40 500 0.2
Al막 10-15 3-10 50-75 - 100 40 2000
소스 전극 및 TFT 채널부 에칭 조건(리액티브 이온 에칭 조건)
RF파워㎾ 압력mT 가스 유량 sccm 온도℃ 시간
Cl2 BCl3
2∼4 5∼20 30∼300 100∼300 60 엔드포인트검출
소스 전극 에칭 후 트리트먼트 조건
RF파워㎾ 압력mT 가스 유량 sccm 온도℃ 시간sec
CF4 O2
2∼3 20∼40 100∼300 10∼100 60 120
본 발명 프로세스 종래 프로세스
게이트 전극(Al막 포함) 형성 게이트 전극(Ta막 포함) 형성
n+/I-Si 채널부 형성 n+/I-Si 채널부 형성
게이트 절연막 패턴 형성(단자부 형성) 게이트 절연막 패턴 형성(단자부 형성)
소스 전극(Al막 포함) 형성소스 포토마스크를 이용항 Al막의 하층의 TiN막을 연속적으로 패터닝 소스 전극(Ta막 포함) 형성
TFT 보호막, 층간 절연막의 성막 후 및 패터닝 후에, 컨택트 홀부의 연속 에칭에 의해 컨택트 홀 형성 화소 전극(ITO막) 형성
화소 전극(ITO) 형성 TFT 보호막 형성
이상과 같이, 본 발명의 액정 표시 장치는, Al 또는 Al 합금층을 갖는 제1 전극과, 이 제1 전극의 상층 측에 설치된 화소 전극과, 상기 제1 전극을 덮도록, 상기 제1 전극과 상기 화소 전극 사이에 설치된 적어도 2층의 층간 절연층을 구비하는 것을 특징으로 한다.
상기한 구성에 따르면, 예를 들면, ITO막으로 이루어지는 화소 전극은, 복수(적어도 2층 이상)의 층간 절연층을 통해 예를 들면 최상층에 형성된다. 또, 복수의 층간 절연층 중 1층에 대해서는, TFT 보호막으로 대용할 수 있다. 다른 1층으로서는, 예를 들면 유기계 절연층(막 두께가 예를 들면 1㎛ 이상)이 설치된다. 이에 따라, 상기 층간 절연층으로써, 화소 전극을 제1 전극, 예를 들면 소스 전극 또는 게이트 전극과 충분히 분리하는 것이 가능하다. 따라서, 복수의 층간 절연층 중 어느 하나에 막 결함이 존재하는 경우에서도, 화소 전극을 에칭할 때에, 상기 막 결함에 의해, 제1 전극의 Al 또는 Al 합금층이 부식하는 사태를 방지할 수 있다.
또한, 화소 전극과 제1 전극, 예를 들면 소스 전극이 분리되어 있음으로써, 화소 전극과 제1 전극 사이의 누설을 방지하는 것이 가능하다.
본 발명의 제1 액정 표시 장치의 제조 방법은, Al 또는 Al 합금층을 갖는 제1 전극을 형성하고, 상기 제1 전극의 상층 측에 제1 전극을 덮도록, 적어도 2층의 층간 절연층을 형성하고, 상기 층간 절연층의 상층 측에 화소 전극을 형성하는 것을 특징으로 한다.
상기한 구성에 따르면, 예를 들면, ITO막으로 이루어지는 화소 전극은, 복수(적어도 2층 이상)의 층간 절연층을 통해 예를 들면 최상층에 형성된다. 또, 복수의 층간 절연층 중 1층에 대해서는, TFT 보호막으로 대용하는 것이 가능하다.다른 1층으로서는, 예를 들면 유기계 절연층(막 두께가 예를 들면 1㎛ 이상)이 설치된다.
이에 따라, 상기 층간 절연층으로, 화소 전극을 제1 전극, 예를 들면 소스 전극 또는 게이트 전극과 충분히 분리할 수가 있다. 따라서, 복수의 층간 절연층 중 어느 하나에 막 결함이 존재하는 경우에서도, 화소 전극을 에칭할 때에, 상기 막 결함에 의해, 제1 전극의 Al 또는 Al 합금층이 부식하는 사태를 방지할 수 있다.
또한, 화소 전극과 제1 전극, 예를 들면 소스 전극이 분리되어 있음으로써, 화소 전극과 제1 전극 사이의 누설을 방지하는 것이 가능하다.
또, 복수의 상기 층간 절연층의 에칭에 대해서는, 모든 층간 절연층을 형성한 후, 이들 복수의 층간 절연층을 일괄해서 에칭하면, 포토리소그래피 공정에 있어서의 마스크 매수의 증가를 방지하는 것이 가능하다.
본 발명의 제2 액정 표시 장치의 제조 방법은, 상기 제1 제조 방법의 구성에 있어서, 적어도 2층의 상기 층간 절연층 중 한쪽이 무기계 절연층이고, 다른쪽이 유기계 절연층인 것을 특징으로 한다.
상기한 구성에 따르면, 제1 제조 방법에 의한 작용에 가하여, 화소 전극과 제1 전극 사이의 복수의 층간 절연층이 무기계 절연층과 유기계 절연층으로 이루어지므로, 유기계 절연층과 비교하여 유전율이 높고, 또한 성막 및 에칭에 장시간을 요하는 무기계 절연층의 두께를, 층간 절연층으로서 무기계 절연층만을 형성하는 경우보다도 얇게 할 수가 있다. 이 결과, 화소 전극과 제1 전극 사이에 불필요한정전 용량이 발생하는 사태, 및 층간 절연층의 형성에 장시간을 요하는 사태를 방지할 수가 있다.
본 발명의 제3 제조 방법은, 상기 제2 제조 방법에 있어서, 상기 제1 전극이 소스 전극이며, 이 소스 전극의 하층측에 Al 또는 Al 합금층을 갖는 게이트 전극을 형성하고, 상기 무기계 절연층이 상기 소스 전극 상에 설치된 TFT 보호막인 것을 특징으로 한다.
상기한 구성에 따르면, 상기 제2 제조 방법에 의한 작용에 가하여, 상기 층간 절연층에 의해서, 소스 전극 및 게이트 전극에 있어서의 Al 또는 Al 합금층의 부식을 방지하는 것이 가능하다. 또한, 소스 전극 상에 설치된 TFT 보호막이 무기계 절연층을 겸용하고 있기 때문에, 층간 절연층에 있어서의 층수의 증가, 즉 액정 표시 장치의 구조의 복잡화를 억제하는 것이 가능하다.
본 발명의 제4 액정 표시 장치의 제조 방법은, 상기 제2 제조 방법의 구성에 있어서, 상기 제1 전극이 소스 전극이며, 이 소스 전극의 하층측에 Al 또는 Al 합금층을 갖는 게이트 전극을 형성하고, 상기 소스 전극을, 게이트 전극측으로부터 순차 소스 제1 전극층과 Al 또는 Al 합금으로 이루어지는 소스 제2 전극층을 적어도 적층하여 형성하고, 상기 소스 제1 전극층 및 상기 화소 전극으로써, 접속 단자가 되는 상기 게이트 전극의 단자부를 덮는 것을 특징으로 한다.
상기한 구성에 따르면, 상기한 제2 액정 표시 장치의 구성에 의한 작용에 가하여, 접속 단자가 되는 상기 게이트 전극의 단자부를 소스 제1 전극층 및 화소 전극으로써 덮도록 하고 있다. 이 경우, 상기 단자부의 예를 들면 전면을 덮는 형태로 화소 전극의 배선 패턴을 남김으로써, 게이트 절연층으로 덮고 있지 않은 부분도 화소 전극으로 덮도록 하고 있다. 이에 따라, 상기 단자부를 확실하게 보호하는 것이 가능하다.
본 발명의 제5 액정 표시 장치의 제조 방법은, Al 또는 Al 합금층을 갖는 게이트 전극의 상층 측에 게이트 절연층을 형성하고, 이 게이트 절연층의 상층 측에, 게이트 절연층측으로부터 순차 소스 제1 전극층과 Al 또는 Al 합금으로 이루어지는 소스 제2 전극층을 적어도 적층하여 소스 전극을 형성하고, 이 소스 전극을 소정의 전극 패턴으로 형성하기 위해서, 상기 소스 제2 전극층을 웨트 에칭한 후, 상기 소스 제1 전극층을 드라이 에칭하는 것을 특징으로 한다.
상기한 구성에 따르면, 소스 전극을 게이트 절연층측으로부터 순차 소스 제1전극층, 예를 들면 TiN막과 Al 또는 Al 합금으로 이루어지는 소스 제2 전극층을 적어도 적층함으로써 형성함과 함께, 소스 전극을 소정의 전극 패턴으로 형성하기 위해, 소스 제2 전극층을 웨트 에칭한 후, 그 아래의 소스 제1 전극층을 드라이 에칭하도록 하고 있으므로, 소스 전극을 에칭할 때의 게이트 전극의 부식을 방지할 수가 있다. 또, 상기 드라이 에칭 시에는, 웨트 에칭에 사용한 소스 레지스트막을 그대로 사용할 수가 있다.
즉, 소스 전극의 Al 또는 Al 합금으로 이루어지는 소스 제2 전극층과 예를 들면 TiN막으로 이루어지는 소스 제1 전극층을 웨트 에칭에 의해 연속 에칭한 경우, 게이트 절연층의 막 결함, 예를 들면 핀홀 등에 의해, 게이트 전극의 Al 또는 Al 합금층이 부식될 가능성이 있다.
그래서, 우선, Al 또는 Al 합금으로 이루어지는 상층측의 소스 제2 전극층을 웨트 에칭하고, 다음에 하층측의 소스 제1 전극층을 드라이 에칭하면, 웨트 에칭 시에, 게이트 절연막에 가하여 소스 제1 전극층도 하나의 배리어층으로서 기능하며, 게이트 전극의 부식을 확실하게 방지할 수가 있다.
또, Al에 대해 에칭 선택성을 갖는 가스, 예를 들면 CF4등을 사용함으로써, 게이트 절연층에 막 결함이 존재하는 경우에서도, 게이트 전극을 확실하게 보호하는 것이 가능하다.
또한, Al에 대해 에칭 선택성이 없는 Cl2계의 가스를 사용한 경우에서도, 이방성 에칭을 행하면, 게이트 전극의 손상은 극단적인 것으로는 되지 않고, TFT 보호막 등에 의해 매립 가능해진다.
또한, 소스 제2 전극층과 소스 제1 전극층을 일괄해서 드라이 에칭하는 것도 생각할 수 있지만, 소스 전극의 패턴 형성을 위한 에칭과 TFT의 갭부의 n+막의 에칭을 동시에 행하기 위해서는, TFT 특성(I-Si막의 잔막량)을 보증하기 위한 에칭 균일성이 요구된다. 이 경우, 웨트 에칭을 이용하여 소스 전극을 얇게 하여 놓음으로써, 에칭율의 분포에 대한 절대치를 작게 하는 것이 가능해진다. 따라서, TFT 특성의 균일성이 보증된다.
발명의 상세한 설명의 항에 있어서 이루어진 구체적인 실시 형태 또는 실시예는, 어디까지나, 본 발명의 기술 내용을 밝히는 것으로서, 그와 같은 구체예에만 한정하여 협의로 해석되야 되는 것이 아니라, 본 발명의 정신과 다음에 기재하는특허 청구 사항의 범위 내에서 여러가지로 변경하여 실시하는 것이 가능한 것이다.

Claims (20)

  1. Al 또는 Al 합금층을 갖는 게이트 전극과,
    상기 게이트 전극의 상층 측에 절연막을 개재하여 설치되고, Al 또는 Al 합금층을 갖는 소스 전극과,
    상기 소스 전극의 상층 측에 설치된 화소 전극과,
    상기 소스 전극을 덮도록, 상기 소스 전극과 상기 화소 전극 사이에 설치된 적어도 2층의 층간 절연층을 구비하고,
    상기 2층의 층간 절연층은, 상기 소스 전극측으로부터 무기계 절연막으로 이루어지는 제1층과, 유기계 절연막으로 이루어지는 제2층이 순차 적층되어 이루어지고,
    상기 소스 전극은, 적어도 게이트 전극측으로부터 Ta, Ti, Cr, Mo, TiN 또는 MoN을 포함하는, 고융점 금속 또는 그 질화물로 이루어진 소스 제1 전극층과, Al 또는 Al 합금으로 이루어진 소스 제2 전극층을 순차 적층하여 이루어지고,
    접속 단자로서의 상기 게이트 전극의 단자부에 있어서, 상기 게이트 전극과, 상기 소스 제1 전극층과, 상기 화소 전극이 이 순서로 적층되어 접속되어 있는 액정 표시 장치.
  2. 제1항에 있어서,
    상기 무기계 절연막으로 이루어지는 제1층은, 상기 소스 전극과 접하고 있는 액정 표시 장치.
  3. 제1항에 있어서,
    상기 제1층의 무기계 절연막은, 상기 소스 전극 상에 설치된 TFT 보호막인 액정 표시 장치.
  4. 제3항에 있어서,
    상기 게이트 전극은, Ti 막, Al 막 및 TiN 막으로 이루어지는 3층 구조를 갖고 있는 액정 표시 장치.
  5. 제3항에 있어서,
    상기 TFT 보호막은, SiNx또는 SiO2로 이루어지는 액정 표시 장치.
  6. 제1항에 있어서,
    상기 유기계 절연막은, 아크릴계 수지인 액정 표시 장치.
  7. 삭제
  8. 삭제
  9. 삭제
  10. Al 또는 Al 합금층을 갖는 게이트 전극을 형성하는 단계와,
    상기 게이트 전극의 상층 측에 절연막을 개재하여, Al 또는 Al 합금층을 갖는 소스 전극을 형성하는 단계와,
    상기 소스 전극의 상층 측에 소스 전극을 덮도록, 상기 소스 전극측으로부터 무기계 절연막으로 이루어지는 제1층과, 유기계 절연막으로 이루어지는 제2층을 순차 적층함으로써 적어도 2층의 층간 절연층을 형성하는 단계와,
    상기 층간 절연층의 상층 측에 화소 전극을 형성하는 단계를 포함하고,
    상기 소스 전극은, 게이트 전극측으로부터 순차 소스 제1 전극층과, Al 또는 Al 합금으로 이루어진 소스 제2 전극층을 적어도 적층하여 형성하고,
    접속 단자로서의 상기 게이트 전극의 단자부에 있어서, 상기 게이트 전극과, 상기 소스 제1 전극층과, 상기 화소 전극이 이 순서로 적층되어 접속되도록, 상기 절연막, 상기 소스 제2 전극층, 및 상기 층간 절연층을 제거하는 단계를 포함하는 액정 표시 장치의 제조 방법.
  11. 제10항에 있어서,
    상기 무기계 절연막으로 이루어지는 제1층을, 상기 소스 전극과 접하도록 형성하는 액정 표시 장치의 제조 방법.
  12. 제11항에 있어서,
    상기 제1층의 무기계 절연막이 상기 소스 전극 상에 설치된 TFT 보호막인 액정 표시 장치의 제조 방법.
  13. 삭제
  14. Al 또는 Al 합금층을 갖는 게이트 전극의 상층 측에 게이트 절연층을 형성하는 단계과,
    상기 게이트 절연층의 상층 측에, 게이트 절연층측으로부터 적어도 소스 제1전극층과 Al 또는 Al 합금으로 이루어지는 소스 제2 전극층을 순차 적층하여 소스 전극을 형성하는 단계과,
    이 소스 전극을 소정의 전극 패턴으로 형성하기 위해, 상기 소스 제2 전극층을 웨트 에칭한 후, 상기 소스 제1 전극층을 드라이 에칭하는 단계를 포함하는 액정 표시 장치의 제조 방법.
  15. 제14항에 있어서,
    상기 소스 제1 전극층은, Ta, Ti, Cr, Mo, TiN 또는 MoN을 포함하는 고융점 금속 또는 그 질화물인 액정 표시 장치의 제조 방법.
  16. Al 또는 Al 합금층을 갖는 게이트 전극과,
    상기 게이트 전극의 상층 측에 절연막을 개재하여 설치되고, Al 또는 Al 합금층을 갖는 소스 전극과,
    상기 소스 전극의 상층 측에 설치된 화소 전극과,
    상기 소스 전극을 덮도록, 상기 소스 전극과 상기 화소 전극과의 사이에 설치된 적어도 2층의 층간 절연층을 구비하고,
    상기 2층의 층간 절연층은, 상기 소스 전극측으로부터 무기계 절연막으로 이루어지는 제1층과, 유기계 절연막으로 이루어지는 제2층이 순차 적층되어 이루어지고,
    상기 소스 전극은, 적어도 게이트 전극측으로부터 Ta, Ti, Cr, Mo, TiN 또는 MoN을 포함하는, 고융점 금속 또는 그 질화물로 이루어지는 소스 제1 전극층과, Al 또는 Al 합금으로 이루어지는 소스 제2 전극층을 순차 적층하여 이루어지고,
    상기 소스 전극과 화소 전극이 접속하는 컨택트 홀부에 있어서, 상기 소스 제2 전극층이 제거되어 노출된 소스 제1 전극층이 상기 화소 전극과 접속하고 있는 액정 표시 장치.
  17. 제1 전극을 형성하는 단계와, 상기 제1 전극 상에 제1 전극을 덮도록 층간 절연층을 형성하는 단계와, 상기 층간 절연층 상에 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치의 제조 방법에 있어서,
    상기 제1 전극을 형성하는 단계는,
    기판 상에 Al 또는 Al 합금층을 갖는 도전 물질층을 형성하는 단계와,
    염소 가스를 포함하는 에칭 가스를 이용하여 상기 도전 물질층을 소정의 형상으로 에칭하는 단계와,
    상기 에칭 후에, 잔류 염소 이온을 불소 이온으로 치환시키는 트리트먼트를 실시하는 단계를 포함하는 액정 표시 장치의 제조 방법.
  18. 제17항에 있어서,
    상기 층간 절연층을 형성하는 단계에서, 무기계 절연막으로 이루어진 제1층 및 유기계 절연막으로 이루어진 제2층을 순차 적층하는 것에 의해 적어도 2층의 층간 절연층을 형성하는 액정 표시 장치의 제조 방법.
  19. 제17항 또는 제18항에 있어서,
    상기 제1 전극은 박막 트랜지스터의 소스 전극인 액정 표시 장치의 제조 방법.
  20. 제17항 또는 제18항에 있어서,
    상기 제1 전극은 박막 트랜지스터의 게이트 전극인 액정 표시 장치의 제조 방법.
KR10-2000-0008399A 1999-02-23 2000-02-22 액정 표시 장치 및 그 제조 방법 KR100445286B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP04423999A JP3362008B2 (ja) 1999-02-23 1999-02-23 液晶表示装置およびその製造方法
JP1999-044239 1999-02-23

Publications (2)

Publication Number Publication Date
KR20000062586A KR20000062586A (ko) 2000-10-25
KR100445286B1 true KR100445286B1 (ko) 2004-08-21

Family

ID=12685993

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0008399A KR100445286B1 (ko) 1999-02-23 2000-02-22 액정 표시 장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US6529251B2 (ko)
JP (1) JP3362008B2 (ko)
KR (1) KR100445286B1 (ko)
TW (1) TW574530B (ko)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999012989A1 (en) * 1997-09-05 1999-03-18 Cambridge Display Technology Ltd. Compounds for electronic devices
JP3683463B2 (ja) * 1999-03-11 2005-08-17 シャープ株式会社 アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ
EP1208603A1 (en) * 1999-08-31 2002-05-29 E Ink Corporation Transistor for an electronically driven display
JP2001194676A (ja) * 2000-01-07 2001-07-19 Hitachi Ltd 液晶表示装置
JP4101454B2 (ja) * 2000-11-22 2008-06-18 株式会社日立製作所 液晶表示装置
TW525216B (en) 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
KR20020052562A (ko) * 2000-12-26 2002-07-04 구본준, 론 위라하디락사 횡전계방식 액정표시장치 및 그 제조방법
JP2002202527A (ja) * 2000-12-28 2002-07-19 Nec Corp アクティブマトリクス型液晶表示装置
US6833883B2 (en) 2001-02-13 2004-12-21 Lg. Philips Lcd Co., Ltd. Array substrate for reflective and transflective liquid crystal display devices and manufacturing method for the same
KR100470020B1 (ko) * 2001-06-01 2005-02-04 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
SG160191A1 (en) 2001-02-28 2010-04-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
KR100799463B1 (ko) * 2001-03-21 2008-02-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100799464B1 (ko) * 2001-03-21 2008-02-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP4926329B2 (ja) 2001-03-27 2012-05-09 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、電気器具
KR100412619B1 (ko) * 2001-12-27 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판의 제조 방법
JP4036154B2 (ja) 2002-09-12 2008-01-23 セイコーエプソン株式会社 配線構造の製造方法、電気光学装置の製造方法、電気光学装置および電子機器
KR100905472B1 (ko) * 2002-12-17 2009-07-02 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치
JP4417072B2 (ja) * 2003-03-28 2010-02-17 シャープ株式会社 液晶表示装置用基板及びそれを用いた液晶表示装置
KR101054819B1 (ko) 2003-06-24 2011-08-05 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR100971950B1 (ko) * 2003-06-30 2010-07-23 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
JP4211674B2 (ja) * 2004-05-12 2009-01-21 セイコーエプソン株式会社 半導体装置及びその製造方法、電気光学装置及びその製造方法、並びに電子機器
JP4522145B2 (ja) 2004-05-25 2010-08-11 シャープ株式会社 表示装置用基板、その製造方法及び表示装置
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7282735B2 (en) * 2005-03-31 2007-10-16 Xerox Corporation TFT having a fluorocarbon-containing layer
KR101167313B1 (ko) * 2005-06-29 2012-07-19 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
TW200710471A (en) * 2005-07-20 2007-03-16 Samsung Electronics Co Ltd Array substrate for display device
WO2007020553A2 (en) * 2005-08-12 2007-02-22 Polymer Vision Limited Field shield dielectric as a mask during semiconductor ink jet printing
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
KR101272488B1 (ko) * 2005-10-18 2013-06-07 삼성디스플레이 주식회사 박막트랜지스터 기판, 이의 제조방법 및 이를 가지는 액정표시 패널과 이 액정 표시 패널의 제조방법
KR20070049278A (ko) * 2005-11-08 2007-05-11 삼성전자주식회사 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법
CN101667544B (zh) * 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
KR101279927B1 (ko) * 2006-10-16 2013-07-04 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
JP4762214B2 (ja) * 2007-08-31 2011-08-31 シャープ株式会社 表示装置用基板、その製造方法及び表示装置
US8227278B2 (en) * 2008-09-05 2012-07-24 Semiconductor Energy Laboratory Co., Ltd. Methods for manufacturing thin film transistor and display device
JP4596287B2 (ja) * 2008-09-19 2010-12-08 カシオ計算機株式会社 シリコンを含む膜のドライエッチング方法
TWI479574B (zh) 2009-03-16 2015-04-01 Hannstar Display Corp Ｔｆｔ陣列基板及其製造方法
KR101812683B1 (ko) * 2009-10-21 2017-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR20120106950A (ko) * 2009-11-13 2012-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제작 방법 및 트랜지스터
KR20170072965A (ko) 2009-11-13 2017-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제조방법, 및 트랜지스터
JP5450802B2 (ja) * 2010-04-19 2014-03-26 シャープ株式会社 表示装置及びその製造方法
KR101325170B1 (ko) * 2010-07-09 2013-11-07 엘지디스플레이 주식회사 표시장치용 어레이 기판 및 그 제조방법
KR101784994B1 (ko) * 2011-03-31 2017-10-13 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP5176217B2 (ja) * 2011-06-02 2013-04-03 Ｎｌｔテクノロジー株式会社 アクティブマトリクス型液晶表示装置
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
JP5964967B2 (ja) * 2012-08-02 2016-08-03 シャープ株式会社 半導体装置およびその製造方法
CN104298040B (zh) * 2014-10-31 2018-07-06 京东方科技集团股份有限公司 一种coa基板及其制作方法和显示装置
KR102450399B1 (ko) 2015-10-06 2022-09-30 삼성전자주식회사 박막 트랜지스터, 그 제조 방법, 그리고 상기 박막 트랜지스터를 포함하는 전자 장치
JP6677386B2 (ja) 2016-02-16 2020-04-08 天馬微電子有限公司 表示装置および表示装置の製造方法
CN109656069A (zh) * 2017-10-11 2019-04-19 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板和显示装置
CN109979946B (zh) * 2019-03-15 2021-06-11 惠科股份有限公司 一种阵列基板及其制造方法和显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH039435A (ja) * 1989-06-06 1991-01-17 Nippon Telegr & Teleph Corp <Ntt> システム異常試験方式
JPH05158072A (ja) * 1991-12-09 1993-06-25 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ基板
JPH06104437A (ja) * 1992-09-22 1994-04-15 Matsushita Electric Ind Co Ltd 半導体装置
JPH07128676A (ja) * 1993-11-04 1995-05-19 Hitachi Ltd 液晶表示基板
KR19980087264A (ko) * 1997-05-26 1998-12-05 기다오까 다까시 티에프티 어레이 기판과 그것의 제조방법 및 그것을 이용한 액정표시장치의 제조방법
KR19990087971A (ko) * 1998-05-28 1999-12-27 아끼구사 나오유끼 액정표시장치및그제조방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61144872A (ja) * 1984-12-19 1986-07-02 Toshiba Corp 半導体装置
US5327001A (en) * 1987-09-09 1994-07-05 Casio Computer Co., Ltd. Thin film transistor array having single light shield layer over transistors and gate and drain lines
JPH0336736A (ja) * 1989-07-04 1991-02-18 Fuji Electric Co Ltd 絶縁ゲート電界効果半導体装置
JPH03122620A (ja) * 1989-10-05 1991-05-24 Sharp Corp 表示電極基板
JPH03209435A (ja) 1990-01-12 1991-09-12 Seiko Instr Inc アクティブマトリックス型電気光学装置
JP2963529B2 (ja) 1990-10-29 1999-10-18 シャープ株式会社 アクティブマトリクス表示装置
JP2690404B2 (ja) * 1991-03-07 1997-12-10 シャープ株式会社 アクティブマトリクス基板
JP3209435B2 (ja) 1991-03-26 2001-09-17 株式会社タツノ・メカトロニクス 給油ノズル
JPH05243579A (ja) * 1992-02-28 1993-09-21 Canon Inc 半導体装置
JPH06120355A (ja) * 1992-09-30 1994-04-28 Toshiba Corp 半導体装置の製造方法
JP2988159B2 (ja) 1992-11-13 1999-12-06 日本電気株式会社 液晶表示装置
JP3587537B2 (ja) * 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
DE69332142T2 (de) 1992-12-25 2003-03-06 Sony Corp Substrat mit aktiver Matrix
JP3060806B2 (ja) 1993-12-16 2000-07-10 松下電器産業株式会社 液晶表示装置及びその製造方法
JPH07318975A (ja) 1994-05-25 1995-12-08 Sanyo Electric Co Ltd 液晶表示装置
TW309633B (ko) * 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
JP2850850B2 (ja) * 1996-05-16 1999-01-27 日本電気株式会社 半導体装置の製造方法
JPH1020342A (ja) 1996-07-09 1998-01-23 Toshiba Corp アクティブマトリクス基板の製造方法
JPH1027910A (ja) 1996-07-11 1998-01-27 Hitachi Ltd Ｔｆｔ基板の製造方法
JPH10170951A (ja) 1996-12-11 1998-06-26 Sharp Corp 液晶表示装置の製造方法
JPH10197891A (ja) 1997-01-10 1998-07-31 Toshiba Electron Eng Corp 液晶表示素子
JPH10239698A (ja) * 1997-02-25 1998-09-11 Sharp Corp 液晶表示装置
JPH10253976A (ja) 1997-03-12 1998-09-25 Toshiba Corp 液晶表示素子
JPH11103069A (ja) * 1997-07-29 1999-04-13 Sharp Corp 接続構造およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH039435A (ja) * 1989-06-06 1991-01-17 Nippon Telegr & Teleph Corp <Ntt> システム異常試験方式
JPH05158072A (ja) * 1991-12-09 1993-06-25 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ基板
JPH06104437A (ja) * 1992-09-22 1994-04-15 Matsushita Electric Ind Co Ltd 半導体装置
JPH07128676A (ja) * 1993-11-04 1995-05-19 Hitachi Ltd 液晶表示基板
KR19980087264A (ko) * 1997-05-26 1998-12-05 기다오까 다까시 티에프티 어레이 기판과 그것의 제조방법 및 그것을 이용한 액정표시장치의 제조방법
KR19990087971A (ko) * 1998-05-28 1999-12-27 아끼구사 나오유끼 액정표시장치및그제조방법

Also Published As

Publication number Publication date
JP3362008B2 (ja) 2003-01-07
TW574530B (en) 2004-02-01
US20020126243A1 (en) 2002-09-12
JP2000241832A (ja) 2000-09-08
US6529251B2 (en) 2003-03-04
KR20000062586A (ko) 2000-10-25

Similar Documents

Publication Publication Date Title
KR100445286B1 (ko) 액정 표시 장치 및 그 제조 방법
US6509215B2 (en) TFT substrate with low contact resistance and damage resistant terminals
US7776662B2 (en) TFT LCD array substrate and manufacturing method thereof
US6414730B1 (en) Liquid crystal display device and method for manufacturing the same
US5978058A (en) Thin film transistor liquid crystal display with a silicide layer formed inside a contact hole and fabricating process therefor
KR19990083238A (ko) 액정표시장치, 매트릭스 어레이기판 및 그 제조방법
JP2004163901A (ja) 液晶表示装置用アレイ基板及びその製造方法
JP2000235190A (ja) 液晶ディスプレイパネル及びその製造方法
KR100202231B1 (ko) 액정표시장치의 제조방법 및 액정표시장치의 구조
JP4184522B2 (ja) 薄膜トランジスタ基板
JP2002111004A (ja) アレイ基板の製造方法
US7561223B2 (en) Device and method for protecting gate terminal and lead
JP5200366B2 (ja) 薄膜トランジスタパネルおよびその製造方法
JP2006235284A (ja) 表示装置およびその製造方法
JP2001272698A (ja) 液晶表示装置の製造方法
USRE39452E1 (en) TFT substrate with low contact resistance and damage resistant terminals
JP2001332740A (ja) アレイ基板の製造方法
JP2000029066A (ja) 表示装置用アレイ基板、及びその製造方法
JP2002189226A (ja) 液晶表示装置およびその製造方法
KR100437769B1 (ko) 유기 ｅｌ 소자 제조방법
US20120175340A1 (en) Method for manufacturing wiring board
JP4489408B2 (ja) ゲート端子とリード線を保護する装置及びその方法
JPH07120790A (ja) アクティブマトリックス基板およびその製造方法
JPH0720491A (ja) 液晶表示装置とその製造方法
JPH01160056A (ja) 薄膜電界効果型トランジスタの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20021130

Effective date: 20040527

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110630

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee