KR100444840B1 - Method for cleaning flash eeprom device by using piranha solution and ammonia water - Google Patents
Method for cleaning flash eeprom device by using piranha solution and ammonia water Download PDFInfo
- Publication number
- KR100444840B1 KR100444840B1 KR1019970061378A KR19970061378A KR100444840B1 KR 100444840 B1 KR100444840 B1 KR 100444840B1 KR 1019970061378 A KR1019970061378 A KR 1019970061378A KR 19970061378 A KR19970061378 A KR 19970061378A KR 100444840 B1 KR100444840 B1 KR 100444840B1
- Authority
- KR
- South Korea
- Prior art keywords
- cleaning
- seconds
- water
- solution
- flash
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 238000004140 cleaning Methods 0.000 title claims abstract description 50
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 title claims abstract description 15
- 235000011114 ammonium hydroxide Nutrition 0.000 title claims abstract description 15
- 241000252506 Characiformes Species 0.000 title description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 29
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims abstract description 18
- 239000000356 contaminant Substances 0.000 claims abstract description 14
- 239000002245 particle Substances 0.000 claims abstract description 14
- 238000005201 scrubbing Methods 0.000 claims abstract description 7
- 239000000243 solution Substances 0.000 claims description 20
- 238000005406 washing Methods 0.000 claims description 7
- 238000005507 spraying Methods 0.000 claims description 6
- 239000011259 mixed solution Substances 0.000 claims description 5
- 229910017855 NH 4 F Inorganic materials 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 239000010419 fine particle Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910021642 ultra pure water Inorganic materials 0.000 description 1
- 239000012498 ultrapure water Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
Abstract
Description
본 발명은 플래쉬 이이피롬 소자의 제조 공정에 관한 것으로서, 특히 플로팅 게이트 형성시에 발생되는 워터 마크를 세정 공정을 통해 효율적으로 제거한 후 콘트롤 게이트를 형성함으로서, 콘트롤 게이트 산화막의 누설 전류 특성 및 항복 전압 특성을 향상시키어 소자의 신뢰성을 향상시키기 위한 플래쉬 이이피롬 소자의 세정 방법에 관한 것이다.BACKGROUND OF THE
일반적으로 플래쉬 이이피롬 소자는 콘트롤 게이트 및 드레인에 고전압(보편적으로 10V 이상)을 인가 했을 때 발생하는 핫 캐리어(hot carrier)를 핫 캐리어 이펙트(Hot Carrier Effect) 또는 파울러-노드하임 터널링(F-N Tunneling) 방법을 이용하여 터널 산화막(tunnel oxide)으로 전하를 통과시켜 플로팅 게이트에 이 전하를 저장시키는 방식으로, 데이터를 프로그램한 후, 필요할 때마다 데이터 프로그램시 보다 낮은 전압을 콘트롤 게이트에 인가하고 소오스와 드레인 사이에 전위차를 유지시킨 상태에서 소오스와 드레인 사이로 흐르는 전류로서 데이터를 읽는 방법으로 구동되고 있다.In general, a flash Y pyrom device is a hot carrier effect or Fowl Tunneling (FN Tunneling) that is a hot carrier generated when a high voltage (typically 10V or more) is applied to the control gate and drain. In this method, the charge is passed through the tunnel oxide to store the charge in the floating gate.After programming the data, whenever necessary, a lower voltage is applied to the control gate and the source and drain are programmed. It is driven by a method of reading data as a current flowing between the source and the drain while maintaining a potential difference therebetween.
이때 종래의 저전압 트랜지스터 게이트 전극은 화학 용액(Wet Chemical)을 이용한 세정 공정 및 콘트롤 게이트 산화막 형성 공정 후에 형성되는 데, 여기서 세정 공정은 H2SO4+ H2O2+ D.I Water의 혼합물인 황산 세정 용액(Piranha라 함)을 이용하여 120℃에서 10분 동안 진행한 다음에, NH4OH + H2O2+H2O의 혼합물인 SC-1 세정 용액을 이용하여 상온에서 15분 동안 실시함으로서 유기물 오염 제거 및 입자를 제거하여 콘트롤 게이트 산화막의 성장을 균일하게 하고 산화막의 전기적인 특성을 향상 시켰다.In this case, the conventional low voltage transistor gate electrode is formed after a cleaning process using a wet chemical and a control gate oxide film forming process, wherein the cleaning process is sulfuric acid cleaning, which is a mixture of H 2 SO 4 + H 2 O 2 + DI Water. After proceeding for 10 minutes at 120 ℃ using a solution (called Piranha), followed by 15 minutes at room temperature using a SC-1 cleaning solution, a mixture of NH 4 OH + H 2 O 2 + H 2 O By removing organic contamination and removing particles, the growth of the control gate oxide was made uniform and the electrical properties of the oxide were improved.
그러나 플로팅 게이트 형성 과정에서, 웨이퍼 구조상에 증착된 폴리 실리콘에 식각 및 포토레지스터 제거 공정을 실시하고, 상기 포토레지스터 제거 공정후 잔존하는 유기물 오염 물질 및 고분자성 오염 물질을 제거하기 위하여 클린-디(Clean-D) 공정을 실시하는 데, 이때 클린-디(Clean-D) 공정은 웨이퍼의 건조를 위하여 스핀 드라이 방식을 사용하고 있다. 이 경우 웨이퍼 상에 존재하는 입자를 중심으로 초순수(DI-Water)가 잔류하여 스핀 드라이(Spin Dry)시 비이상적으로 산화막이 성장하여 워터 마크(Water Mark)를 형성시킴으로서 소자 동작시에 전기적인 특성 저하의 한 원인이 되고 있다.However, during the forming of the floating gate, an etching and a photoresist removal process are performed on the polysilicon deposited on the wafer structure and the organic contaminants and the polymeric contaminants remaining after the photoresist removal process are cleaned. -D) process, in which the Clean-D process uses a spin dry method for drying the wafer. In this case, ultra-pure water (DI-Water) remains around the particles present on the wafer, and when spin-drying, the non-ideal oxide film grows to form a water mark. It is a cause of degradation.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여 콘트롤 게이트 산화막 형성 전의 세정 공정, 특히 플로팅 게이트 형성 공정 중에서 웨이퍼 상에 존재하는 미세 크기의 입자 및 탄소 계통의 불순물을 제거하기 위한 피란화(Piranha) 용액을 이용한 세정 공정을 실시한 후, 암모니아수를 이용한 세정 공정을 진행하여 웨이퍼 내에 존재하는 워트 마크 및 유기/무기 오염 물질을 제거함으로서 콘트롤 게이트 산화막의 전기적 특성을 향상시킬 수 있다. 특히 암모니아 세정시, 40℃ 내지 70℃의 온도 범위에서 진행하여 표면을 얇게 식각시킴으로서 워터 마크 및 유기/무기 오염 물질을 완벽하게 제거하여 소자의 신뢰성을 향상하는데 그 목적이 있다.Therefore, in order to solve the above problems, the present invention provides a piranha solution for removing fine particles and carbon-based impurities present on a wafer during a cleaning process before forming a control gate oxide layer, particularly a floating gate forming process. After performing the cleaning process using, the electrical properties of the control gate oxide film may be improved by removing the watermark and organic / inorganic contaminants present in the wafer by performing the cleaning process using ammonia water. In particular, when ammonia cleaning is performed in the temperature range of 40 ℃ to 70 ℃ to etch the surface thinly to remove the water mark and organic / inorganic contaminants to improve the reliability of the device.
상술한 목적을 달성하기 위한 본 발명의 실시예는 플로팅 게이트 형성후 콘트롤 게이트 산화막을 형성하기 전에 웨이퍼에 존재하는 미세 크기의 입자와 유기/무기성 오염 물질을 제거하기 위해 황산 용액을 이용한 세정 공정을 실시하는 단계와, 유기/무기성 오염 물질 및 워터 마크의 제거를 위해 암모니아수를 이용한 세정 공정을 실시하는 단계와, 스크러빙 공정을 실시하는 단계로 이루어진 것을 특징으로 한다.An embodiment of the present invention for achieving the above object is a cleaning process using a sulfuric acid solution to remove the fine-sized particles and organic / inorganic contaminants present on the wafer after forming the floating gate before forming the control gate oxide film And a step of performing a cleaning process using ammonia water to remove organic / inorganic contaminants and water marks, and a step of performing a scrubbing process.
도 1은 플래쉬 이이피롬 소자의 콘트롤 게이트 산화막 형성시의 세정 공정을 도시한 단면도.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a cross-sectional view showing a cleaning process at the time of forming a control gate oxide film of a flash Y pyrom element.
도 2는 콘트롤 게이트 산화막 형성 전에 관찰된 워터 마크의 사진.2 is a photograph of a watermark observed before the formation of the control gate oxide film.
도 3은 콘트롤 게이트 산화막 형선 전의 암모니아 세정 온도에 따른 입자의 경향을 도시한 그래프도.3 is a graph showing the tendency of particles to ammonia washing temperature before control gate oxide film formation.
도 4는 콘트롤 게이트 산화막 형성 전에 각 세정에 따른 누설 전류 경향을 도시한 그래프도.4 is a graph showing the leakage current tendency with each cleaning before forming the control gate oxide film.
도 5는 콘트롤 게이트 산화막 형성 전에 세정을 따른 항복 전압 분포를 도시한 그래프도.FIG. 5 is a graph showing the breakdown voltage distribution following cleaning prior to control gate oxide film formation. FIG.
〈도면의 주요 부분에 대한 부호 설명〉<Description of Signs of Major Parts of Drawings>
1 : 반도체 기판 2 : 터널 산화막1
3 : 플로팅 게이트(폴리 실리콘)3: floating gate (polysilicon)
4 : ONO 유전체막 5 : 콘트롤 게이트 산화막4: ONO dielectric film 5: Control gate oxide film
6 : 저전압 트랜지스터 게이트 산화막6: low voltage transistor gate oxide
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 1은 플래쉬 이이피롬 소자의 콘드롤 게이트 산화막 형성시를 도시한 단면도이며, 도 2는 플래쉬 이이피롬 소자의 콘트롤 게이트 산화막 형성 전에 관찰된 워터 마크 사진을 나타낸다.FIG. 1 is a cross-sectional view illustrating the formation of a control gate oxide film of a flash easy pyrom device, and FIG. 2 illustrates a watermark photograph observed before the control gate oxide film of a flash easy pyrom device is formed.
도 1은 도시된 바와 같이 반도체 기판(1), 터널 산화막(2), 플로팅 게이트(3), OnO 유전체막(4), 콘트롤 게이트 산화막(5) 및 저전압 트랜지스터 산화막(6)으로 구성된 반도체 소자의 단면도이며, 상기 소자의 형성 공정중 도 2에 도시된 바와 같은 유형의 워터 마크가 발생하게 된다. 상기 워터 마크는 마스킹 공정 시에 패턴 디파인(Patten Define)을 방해할 뿐 아니라 콘트롤 게이트의 전기적인 특성을 저하시키게 되어 전반적인 반도체 소자의 오동작의 주요 원인이 되고 있다. 따라서 상기 워터 마크와 같은 오염 물질을 좀 더 효율적으로 제거하기 위한 세정 공정을 소개하기로 한다.1 shows a semiconductor device composed of a
플로팅 게이트 형성하기 위한 폴리 실리콘 식각 및 포토레지스트 제거 공정 후에 웨이퍼 표면상에 존재하는 미세 크기의 입자와 유기/무기성 오염 물질 및 워터 마크의 제거하기 위한 세정 공정의 제 1 실시예는 다음과 같다.A first embodiment of a cleaning process for removing fine sized particles and organic / inorganic contaminants and watermarks present on a wafer surface after a polysilicon etching and photoresist removal process for forming a floating gate is as follows.
제 1 단계로 H2SO4와 H2O2의 부피 비율이 4:1로 혼합된 혼합액을 사용하여, 100℃∼130℃의 온도 범위, 5분∼30분의 시간 범위에서 황산 용액을 이용한 세정 공정을 수행한다.In the first step, a sulfuric acid solution was used in a temperature range of 100 ° C. to 130 ° C. and a time range of 5 minutes to 30 minutes using a mixed solution in which the volume ratio of H 2 SO 4 and H 2 O 2 was 4: 1. A cleaning process is performed.
제 2 단계로 NH4OH, H2O2및 DI-Water 의 부피 비율이 1:4:20으로 혼합된 혼합액을 사용하여 25℃∼70℃, 바람직하게는 45℃∼65℃의 온도 범위, 5분∼20분, 바람직하게는 10분∼15분의 시간 범위에서 암모니아수를 이용한 세정 공정을 수행하는데, 또한 제 1 및 제 2 단계를 조합하여 세정 공정을 수행하기도 한다.In the second step, a temperature range of 25 ° C. to 70 ° C., preferably 45 ° C. to 65 ° C., using a mixed solution in which the volume ratio of NH 4 OH, H 2 O 2 and DI-Water is mixed at 1: 4: 20, The washing process is performed using ammonia water in a time range of 5 minutes to 20 minutes, preferably 10 minutes to 15 minutes, and the cleaning process may be performed by combining the first and second steps.
제 3 단계로 상기 제 1 및 제 2 공정 수행 후, 스크러브(scrub) 장비를 이용하여 전면 스크러브용 챔버(chamber)에 로딩하여 1차적으로 웨이퍼를 1000rpm∼1500rpm으로 고속 회전시킴과 동시에 H2O2+D.I Water 또는 DI-Water 만을 두 개의 노즐을 통해 5초∼10초 간 분사시키면서 웨이퍼를 스크러빙(scrubbing)한 후, 1000rpm∼1500rpm으로 스핀하는 웨이퍼를 DI-Water 노즐 분사와 동시에 브러쉬를 통하여 2 차로 15초∼25초 간 스크러빙(scrubbing)을 실시한다.After performing the first and second processes in a third step, using a scrub equipment to load the chamber for the front scrub first to rotate the wafer at 1000rpm to 1500rpm at high speed and at the same time H 2 After scrubbing the wafer while spraying only O 2 + DI water or DI-Water through the two nozzles for 5 to 10 seconds, the wafer spins at 1000rpm to 1500rpm through the brush simultaneously with DI-Water nozzle spraying. Secondly, scrubbing is performed for 15 to 25 seconds.
플로팅 게이트 형성하기 위한 폴리 실리콘 식각 및 포토레지스트 제거 공정 후에 웨이퍼 표면상에 존재하는 미세 크기의 입자와 유기/무기성 오염 물질 및 워터 마크의 제거하기 위한 세정 공정의 제 2 실시예는 다음과 같다.A second embodiment of a cleaning process for removing fine sized particles and organic / inorganic contaminants and watermarks present on the wafer surface after a polysilicon etching and photoresist removal process for forming a floating gate is as follows.
제 1 단계로 H2SO4와 H2O2의 부피 비율이 4:1로 혼합된 혼합액을 사용하여, 100℃∼130℃의 온도 범위, 5분∼30분의 시간 범위에서 황산 용액을 이용한 세정 공정을 수행한다.In the first step, a sulfuric acid solution was used in a temperature range of 100 ° C. to 130 ° C. and a time range of 5 minutes to 30 minutes using a mixed solution in which the volume ratio of H 2 SO 4 and H 2 O 2 was 4: 1. A cleaning process is performed.
제 2 단계로 50:1 HF, 100:1 HF, 100:1 BOE 또는 300:1 BOE와 같은 산화막 에천트(etchant)를 사용하는데, HF와 DI Water가 50:1의 부피비로 혼합된 용액인 50:1 HF의 딥 타임(dip time)은 5초∼120초, 바람직하게는 10초∼60초이며, HF와 DI Water가 100:1의 부피비로 혼합된 용액인 100:1 HF의 딥 타임(dip time)은 10초∼120초, 바람직하게는 20초∼60초이다. 또한 NH4F=17%, HF=0.32%, 나머지가 DI Water의 부피비로 혼합된 용액인 100:1 BOE의 딥 타임(dip time)은 2초∼60초, 바람직하게는 2초∼40초이며, NH4F=17%, HF=0.06%, 나머지가 DI Water의 부피비로 혼합된 용액인 300:1 BOE의 딥 타임(dip time)은 10초∼400초, 바람직하게는 20초∼150초이다.In the second step, an oxide etchant such as 50: 1 HF, 100: 1 HF, 100: 1 BOE or 300: 1 BOE is used, which is a solution in which HF and DI Water are mixed in a volume ratio of 50: 1. The dip time of 50: 1 HF is 5 seconds to 120 seconds, preferably 10 seconds to 60 seconds, and the deep time of 100: 1 HF is a solution in which HF and DI Water are mixed in a volume ratio of 100: 1. The dip time is 10 seconds to 120 seconds, preferably 20 seconds to 60 seconds. In addition, the dip time of 100: 1 BOE, NH 4 F = 17%, HF = 0.32%, the remainder mixed in the volume ratio of DI Water is 2 seconds to 60 seconds, preferably 2 seconds to 40 seconds The dip time of 300: 1 BOE, NH 4 F = 17%, HF = 0.06%, the rest of which is mixed in the volume ratio of DI Water, is 10 seconds to 400 seconds, preferably 20 seconds to 150 Seconds.
제 3 단계로 NH4OH, H2O2및 DI-Water 의 부피 비율이 1:4:20으로 혼합된 혼합액을 사용하여 25℃∼70℃, 바람직하게는 45℃∼65℃의 온도 범위, 5분∼20분, 바람직하게는 10분∼15분의 시간 범위에서 암모니아수를 이용한 세정 공정을 수행하는데, 제 1, 제 2 및 제 3 단계를 조합하여 세정 공정을 수행하기도 한다.In the third step, the temperature range of 25 ° C. to 70 ° C., preferably 45 ° C. to 65 ° C., using a mixed solution in which the volume ratio of NH 4 OH, H 2 O 2 and DI-Water is mixed at 1: 4: 20, The cleaning process is performed using ammonia water in a time range of 5 minutes to 20 minutes, preferably 10 minutes to 15 minutes, and the cleaning process may be performed by combining the first, second and third steps.
제 4 단계로 상기 제 1, 제 2 및 제 3 공정 수행 후, 스크러브(scrub) 장비를 이용하여 전면 스크러브용 챔버(chamber)에 로딩하여 1차적으로 웨이퍼를 1000rpm∼1500rpm으로 고속 회전시킴과 동시에 H2O2+D.I Water 또는 DI-Water 만을 두 개의 노즐을 통해 5초∼10초 간 분사시키면서 웨이퍼를 스크러빙(scrubbing)한 후, 1000rpm∼1500rpm으로 스핀하는 웨이퍼를 DI-Water 노즐 분사와 동시에 브러쉬를 통하여 2 차로 15초∼25초 간 스크러빙(scrubbing)을 실시한다.After performing the first, second and third processes in the fourth step, the wafer is first loaded at a front scrub chamber using a scrubber to rotate the wafer at a high speed of 1000 rpm to 1500 rpm. At the same time, scrub the wafer while spraying only H 2 O 2 + DI water or DI-Water through two nozzles for 5 to 10 seconds, and then spin the wafer spinning at 1000rpm to 1500rpm simultaneously with DI-Water nozzle spraying. Scrub through the brush for 15 to 25 seconds in a second order.
여기서, 암모니아수를 이용한 세정 공정의 경우 미세 입자 및 유기/무기 오염 물질의 제거율은 입자와 표면과의 이온 결합력(Ionic Strength)와 [OH-]의 농도에 의해 결정된다. 즉 이온 결합력(Ionic Strength)가 낮을수록, [OH-]가 높을수록 식각률이 높아져 입자의 제거율이 높아지게 된다. 그런데 온도가 높을수록 NH4OH가 NH3 +와 OH-로 해리되는 속도가 빨라져 [OH-]의 농도가 높아지게 되며 이온 결합력(Ionic Strength)가 낮아지게 된다. 따라서 암모니아수를 이용한 세정 공정에서 온도가 높아질수록 이온 결합력(Ionic Strength)는 약해지고, [OH-]는 높아짐에 따라 식각률이 높아져 입자의 제거율도 높아진다.Here, in the cleaning process using ammonia water, the removal rate of the fine particles and organic / inorganic contaminants is determined by the ion strength between the particles and the surface and the concentration of [OH − ]. That is, the ion bonding strength (Ionic Strength) The lower, [OH -] The higher the higher the etching rate, the greater the removal rate of the particles. However, the higher the temperature, the faster the dissociation of NH 4 OH into NH 3 + and OH − increases the concentration of [OH − ] and the lower the ionic strength. Therefore, the higher the temperature in the cleaning step using ammonia water weakens the ionic bonding force (Ionic Strength), [OH - ] is higher etch rate is the higher the higher the rate of removal of particles.
도 3은 콘트롤 게이트 산화막 형성전의 암모니아수를 이용한 세정 공정에서 온도에 따른 입자의 경향을 도시한 그래프도로서, 암모니아수를 이용한 세정 공정을 진행함에 있어서 온도를 25℃, 45℃, 65℃로 진행했을 때의 LV-Gate 산화 공정 전후의 입자를 패턴드 웨이퍼 인스펙션 시스템(Patterned Wafer Inspection System)으로 측정한 결과인데 세정 온도가 높을수록 LV-Gate 산화막 형성 후에 발견된 입자의 수가 현저히 줄어들었음을 알 수 있다.FIG. 3 is a graph showing the tendency of particles with temperature in the cleaning process using ammonia water before forming the control gate oxide film, when the temperature is 25 ° C., 45 ° C., and 65 ° C. during the cleaning step using ammonia water. The particles before and after the LV-Gate oxidation process were measured by a patterned wafer inspection system. The cleaning temperature was higher and the number of particles found after the formation of the LV-Gate oxide film was significantly reduced.
도 4는 콘트롤 게이트 산화막 형성 전의 각 세정에 따른 누설 전류의 경향을 도시한 그래프도로서, 암모니아수를 이용한 세정 공정의 경우, 세정 온도를 25℃, 45℃, 65℃로 진행했을 때 LV-Gate 산화막의 누설 전류를 도시한 것이다.FIG. 4 is a graph showing the tendency of leakage current according to each cleaning prior to the formation of the control gate oxide film. In the cleaning process using ammonia water, the LV-Gate oxide film when the cleaning temperature was advanced to 25 ° C., 45 ° C. and 65 ° C. Shows the leakage current.
도 5는 콘트롤 게이트 산화막 형성 전의 세정에 따른 항복 전압 분포를 도시한 그래프도로서, 암모니아수를 이용한 세정 공정의 경우, 세정 온도를 25℃, 45℃, 65℃로 진행했을 때의 항복 전압을 도시한 것이다.FIG. 5 is a graph showing the breakdown voltage distribution according to the cleaning before forming the control gate oxide film. In the case of the cleaning process using ammonia water, FIG. 5 shows the breakdown voltage when the cleaning temperature is 25 ° C, 45 ° C, and 65 ° C. will be.
도 4 및 도 5에서 보는 바와 같이 세정 온도가 높을수록 매우 우수한 게이트 산화막 보전(integrity) 특성을 나타냄으로서 콘트롤 게이트로서의 전기적인 특성을 충분히 확보함으로서 반도체 소자의 원활한 동작을 확보할 수 있다.As shown in FIG. 4 and FIG. 5, the higher the cleaning temperature, the more excellent gate oxide integrity can be obtained, thereby ensuring sufficient electrical characteristics as the control gate, thereby ensuring smooth operation of the semiconductor device.
상술한 바와 같이 본 발명에 의하면 콘트롤 게이트 산화막의 항복 전압을 증가시킬 수 있으므로, 데이터 프로그램에 사용되는 전압의 선택 범위를 넓게 할 수 있고, 소자의 구동 전압에서 콘트롤 게이트 산화막을 통한 전하의 누설량이 줄어듦으로 해서 계속적으로 데이터를 읽어도 누설되는 전하량이 적어도 데이터 특성을 향상시키는데 탁월한 효과가 있다.As described above, according to the present invention, since the breakdown voltage of the control gate oxide film can be increased, the selection range of the voltage used for the data program can be widened, and the amount of charge leakage through the control gate oxide film at the driving voltage of the device is reduced. As a result, even if the data is continuously read, the amount of charge leaked is excellent at least in improving the data characteristics.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970061378A KR100444840B1 (en) | 1997-11-20 | 1997-11-20 | Method for cleaning flash eeprom device by using piranha solution and ammonia water |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970061378A KR100444840B1 (en) | 1997-11-20 | 1997-11-20 | Method for cleaning flash eeprom device by using piranha solution and ammonia water |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990040874A KR19990040874A (en) | 1999-06-15 |
| KR100444840B1 true KR100444840B1 (en) | 2004-10-14 |
Family
ID=37362273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970061378A KR100444840B1 (en) | 1997-11-20 | 1997-11-20 | Method for cleaning flash eeprom device by using piranha solution and ammonia water |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100444840B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030075629A (en) * | 2002-03-20 | 2003-09-26 | 주식회사 하이닉스반도체 | Method for cleaning semicoductor device |
| CN115261810B (en) * | 2022-08-03 | 2023-10-31 | 湖南工程学院 | VB group hard metal film pulse magnetron sputtering method for three-dimensional superconducting quantum bit chip |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970018267A (en) * | 1995-09-01 | 1997-04-30 | 모리 가즈히로 | Cleaning, etching, and drying apparatus for semiconductor wafers and methods of using the same |
| US5626681A (en) * | 1994-10-21 | 1997-05-06 | Shin-Etsu Handotai Co., Ltd. | Method of cleaning semiconductor wafers |
| JPH09139371A (en) * | 1995-06-09 | 1997-05-27 | Toshiba Corp | Method for cleaning semiconductor substrate and cleaning device used for the method |
-
1997
- 1997-11-20 KR KR1019970061378A patent/KR100444840B1/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5626681A (en) * | 1994-10-21 | 1997-05-06 | Shin-Etsu Handotai Co., Ltd. | Method of cleaning semiconductor wafers |
| JPH09139371A (en) * | 1995-06-09 | 1997-05-27 | Toshiba Corp | Method for cleaning semiconductor substrate and cleaning device used for the method |
| KR970018267A (en) * | 1995-09-01 | 1997-04-30 | 모리 가즈히로 | Cleaning, etching, and drying apparatus for semiconductor wafers and methods of using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990040874A (en) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7824505B2 (en) | Method to address carbon incorporation in an interpoly oxide | |
| CN100452345C (en) | Method of manufacturing a semiconductor device, and a semiconductor substrate | |
| US6129091A (en) | Method for cleaning silicon wafers with deep trenches | |
| JP3360300B2 (en) | Method for forming semiconductor device | |
| US20200251356A1 (en) | Semiconductor manufacturing apparatus and manufacturing method of semiconductor device | |
| US5803980A (en) | De-ionized water/ozone rinse post-hydrofluoric processing for the prevention of silicic acid residue | |
| KR100444840B1 (en) | Method for cleaning flash eeprom device by using piranha solution and ammonia water | |
| KR100785107B1 (en) | Method for forming high quality multiple thickness oxide layers by reducing descum induced defects | |
| CN107611010A (en) | A kind of method for cleaning wafer | |
| US20050045202A1 (en) | Method for wafer surface cleaning using hydroxyl radicals in deionized water | |
| US7132368B2 (en) | Method for repairing plasma damage after spacer formation for integrated circuit devices | |
| US6348289B1 (en) | System and method for controlling polysilicon feature critical dimension during processing | |
| JP3384879B2 (en) | Silicon etching method | |
| KR100255168B1 (en) | Method of cleaning a contact hole in a semiconductor device | |
| US20070178657A1 (en) | Method of manufacturing a semiconductor device | |
| KR100713345B1 (en) | Method for forming a shallow trench isolation structure of the semiconductor device | |
| US6432618B1 (en) | Method for forming high quality multiple thickness oxide layers by reducing descum induced defects | |
| KR20040051698A (en) | Post cleaning method in Cu CMP process | |
| US20040173566A1 (en) | Method for polymer removal after an etching process | |
| JP2808933B2 (en) | Method for manufacturing semiconductor device | |
| JP3022396B2 (en) | Method for manufacturing semiconductor device | |
| KR100861360B1 (en) | Wet cleaning method of semiconductor wafer having exposed nitride film | |
| KR100701687B1 (en) | Method for etching gate electrodes | |
| KR19990059077A (en) | Semiconductor device cleaning method | |
| KR20080062018A (en) | Cleaning method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |