KR100438963B1 - 액정표시장치 - Google Patents

Abstract

본 발명은 액정표시장치(Liquid Crystal Display)에 관한 것으로, 박막트랜지스터의 종류에 따른 ΔVp의 극성 차이를 이용하여 플리커를 최소화 할 수 있는 액정표시장치를 제공하려 하는 것이다. 이를 위하여 본 발명은 복수의 주사선들이 횡방향으로 평행하게 배열되고, 복수의 신호선들이 종방향으로 배열되며, 한 쌍의 주사선과 신호선이 교차되는 영역에 각 화소가 형성되어 복수의 화소들이 매트릭스 형태로 배열되는 액정표시장치에 있어서, 상기 매트릭스 형태로 배열된 화소들의 각 화소행들을 이루는 화소들에 교번하여 개별적으로 구비되고, 상기 한 쌍의 주사선 중에 하나의 주사선과 홀수번째 신호선에 연결된 제1박막트랜지스터들 및 상기 한 쌍의 주사선 중에 다른 하나의 주사선과 짝수번째 신호선에 연결된 제2박막트랜지스터들과, 상기 매트릭스 형태로 배열된 화소들에 개별적으로 구비되어 상기 제1박막트랜지스터들 또는 상기 제2박막트랜지스터들과 개별적으로 접속된 복수의 화소전극들과, 상기 한 쌍의 주사선에 게이트신호를 동시에 공급하여 제1박막트랜지스터 및 제2박막트랜지스터를 동시에 온/오프시키는 게이트신호 공급수단을 포함하여 이루어진다.

Description

액정표시장치

본 발명은 액정표시장치(Liquid Crystal Display)에 관한 것으로 특히, 폴리커(flicker)를 감소시키는데 적당한 화소 어레이를 가지는 액정표시장치에 관한 것이다.

일반적으로 사용되는 액정표시장치는 능동매트릭스 액정표시장치(AMLCD Active Matrix Liquid Crystal Display)로, 다이나믹(dynamic) 구동방식을 취하고 있다. 즉, 매트릭스(matrix) 구조를 가지는 화소마다 박막트랜지스터를 형성시켜 개개의 화소를 별도로 제어할 수 있도록 하였다.

데이타 출력 표시부가 형성된 화소어레이부의 주변부에는 게이트 구동회로와 데이타 구동회로가 내장 또는 별도의 회로판으로 부착되어 있다. 이때 데이터 구동회로와 게이트 구동회로는 고전압에 적당하도록 하기 위하여 상보형 구조를 가지는 박막트랜지스터로 이루어진다. 게이트 구동회로는 화소어레이부의 주사선에 연결되어 있고, 데이타 구동회로는 화소어레이부의 각 신호선에 연결되어 있다.

신호선에 인가된 데이타 신호는 게이트 구동회로에서 발생한 게이트 신호에 의해 턴온(turn on)된 박막트랜지스터를 통하여 화소의 액정 및 보조용량 캐패시터 등으로 전달된다. 이때, 보조용량 캐패시터는 박막트랜지스터가 턴온될 때 액정과 동시에 신호를 인가받아 다음 신호의 입력이 있을때까지 액정용량이 일정한 신호를 유지할 수 있도록 보조하는 역할을 한다.

일반적으로 액정표시장치는 액정의 열화를 방지하기 위하여 데이타 신호를 교류로 인가하는데, 임의의 주기에 따라 포지티브 필드(positive field; 화소전극에 공통 전극 전압보다 큰 전압이 걸리도록 데이타 신호가 인가되는 주기)와 네거티브 필드(negative field; 액정에 공통전극 전압보다 낮은 전압이 걸리도록 데이타신호가 인가되는 주기)의 데이터 신호가 액정에 번갈아 걸리게 하는 구동방식을 취하고 있다. 그런데 액정에 걸리는 실효전압은 화소에 인가되는 데이타 신호가 포지티브 필드일 경우와 네거티브 필드일 경우에 다르게 걸린다. 액정에 투과되는 광량은 액정의 실효전압에 비례하기 때문에 이러한 데이터 신호의 교류적인 인가방식은 화면이 깜박이는 폴리커를 야기시킨다.

데이터 신호의 인가방식의 종류를 간단하게 나열하면 다음과 같다.

프레임에 따라 번갈아 인가되어, 화면이 바뀔 때마다 화소어레이부 전체의 광투과율을 전환시키는 프레임 인버젼(frame inversion) 방식, 주사선의 라인 즉, 화면의 라인에 따라 번갈아 인가되어 화소어레이부 각 라인에 따라 교대로 광투과율을 전환시키는 라인 인버젼(line inversion) 방식, 신호선의 라인 즉, 컬럼에 따라 번갈아 인가되어 하소어레이부의 각 컬럼에 따라 교대로 광투과율을 전환시키는 컬럼 인버젼(column inversion) 방식, 라인 인버젼 방식과 컬럼 인버젼 방식을 합친 인가 방법으로 수평 및 수직 방향으로 인접한 화소영역의 극성이 반대가 되도록 번갈아 인가되어 소정의 화소영역과 수직 및 수평 방향으로 이웃한 화소의 광투과율을 전환시키는 도트 인버젼(dot inversion) 방식이 있다. 이중에서 도트 인버젼 방식에 의한 데이터 신호의 인가는 각각의 화소마다 광투과율이 번갈아 전환됨으로써, 각 화소간의 깜박임이 교대로 일어나, 화면전체의 공간 에버리징(spatial averaging)에 의하여 플리커를 최소로 감소시킬 수 있다.

제1도는 종래의 액정표시장치의 등가회로도를 나타낸 것이다.

복수개의 신호선(D1,D2,D3,D4, …)과 주사선(G1,G2,G3,G4, …)이 각각 교차하여 매트릭스 형태의 화소어레이부를 형성하고 있다. 각 화소에는 신호선과 주사선에 연결된 박막트랜지스터와 이에 연결된 화소전극이 형성되어 있다. 따라서 화소전극은 매트릭스 형태의 어레이를 이루고 있다. 이때 형성되는 박막트랜지스터는 전 화소에 걸쳐서 한 종류만이 일체로하여 형성되어 있다. 도면에는 n형 박막트랜지스터만이 전 화소에 형성되어 있다. 화소어레이부 주변에는 각 주사선에 연결된 박막트랜지스터를 구동시키기 위한 게이트 구도회로와 각 신호선에 연결된 박막트랜지스터에 데이터신호를 입력하기 위한 데이터 구동회로가 위치하고 있다.

언급한 종래의 액정표시장치를 구동하기 위해서 주사선에 공급되어야 하는 게이트 신호는 제2 도에 보인 바와 같은 전압 파형을 가진다. 라인 인버젼(line inversion) 방식으로 신호가 인가되는 경우를 예를 들어 제1도에 나타낸 종래의 박막트랜지스터 액정표시장치의 작동을 설명하면 다음과 같다.

우선, t1 부터 t2 시간 동안, 제1주사선에는 하이(high) 상태의 게이트전압이 공급되어 제1주사선(G1)에 연결된 모든 박막트랜지스터가 온(on)된다. 이때 데이터 구동회로를 통하여 직렬전송방식으로 데이터 신호가 각 신호선(D1,D2,D3,D4,…)을 따라서 인가된다. 라인 인버젼 방식에 의하여 포지티브 필드의 데이타 신호가 인가되므로, 제1 라인에 위치한 화소의 화소전극에는 공통전극보다 큰 전압이 걸린다. 이때, 액정은 공통전극전압과 화소전극전압 차이 만한 크기의 실효전압을 가지게 되어 그 만큼의 광투과율을 가지게 된다.

t2 이후, 제1 주사선에 공급되는 게이트 전압은 로우(low) 상태로 되어 제1주사선(G1)에 연결된 모든 박막트랜지스터가 오프(off) 된다.

그다음 t2 부터 t3 시간 동안, 제2주사선에는 하이(high) 상태의 게이트 전압이 공급되어 제2주사선(G2)에 연결된 모든 박막트랜지스터가 온(on)된다. 이때 데이터 구동회로를 통하여 직렬전송방식으로 데이터 신호가 각 신호선(D1,D2,D3,D4, …)을 따라서 인가된다. 라인 인버젼 방식에 의하여 데이타 신호가 인가되므로, 이때는 네거티브 필드의 데이타 신호가 인가된다. 따라서 제2 라인에 위치한 화소의 화소 전극에는 공통전극보다 작은 전압이 걸리고, 액정은 공통전극전압과 화소전극전압차이 만한 크기의 실효전압을 가지게 되어 그 만큼의 광투과율을 가지게 된다.

t3 이후, 제2주사선에 공급되는 게이트 전압은 로우(low) 상태로 되어 제2주사선(G2)에 연결된 모든 박막트랜지스터가 오프(off) 된다.

그런데 제2 라인에 위치한 액정의 실효전압은 포지티브 필드의 데이터 신호가 인가된 제1라인에 위치한 액정의 실효전압보다 크다.(아래에서 이를 자세히 설명한다.) 따라서 제1라인에 위치하는 화소의 광투과율과 제2라인에 위치하는 화소의 광투과율이 달라서 라인간의 깜박임이 일어난다.

홀수라인에 위치한 화소는 제1라인에 위치한 화소와 조건이 같고, 짝수라인에 위치한 화소는 제2라인에 위치한 화소와 조건이 같으므로, 같은 결과를 얻게 되어 이같은 라인간의 깜박임은 전 화면에 걸쳐서 일어난다.

위의 예는 데이타 신호가 라인 인버젼 방식에 의해 인가된 경우를 예를들어 설명된 것이나, 프레임 인버젼 방식이나 컬럼 인버젼 방식에 의하여 데이타 신호가인가된 경우에도 같은 원리로 설명될 수 있다. 그런데 프레임 인버젼 방식으로 데이터 신호를 인가한 경우에는 화면이 바뀔 때마다 화면자체의 깜박임이 일어나며, 컬럼 인버젼 방식으로 데이터 신호를 인가한 경우에는 컬럼마다 깜박임이 일어난다.

일반적으로 액정표시장치는 박막트랜지스터의 게이트전극과 소오스전극, 게이트전극과 드레인전극 사이에 중첩부분이 존재하여 각각 Cgs, Cgd의 기생용량을 갖게 된다. Cgd는 박막트랜지스터가 턴오프될 때 유도정전용량에 의해 화소전극전압에 ΔVp 만큼 변동(이 때 ΔVp는 데이타 전압 - 화소전극전압을 나타낸다.)을 주는데, 이는 화질에 중요한 영향을 끼친다. 이 변동은 액정의 실효전압에 똑같은 크기만큼 변동을 주기 때문이다. ΔVp는 근사적으로 다음과 같은 식으로 표현된다.

이때 Cgd는 게이트 전극과 소오스 전극의 중첩부분에 의한 기생용량을, CLC는 액정 용량을, Cstc는 보조용량을, ΔVg는 주사선에 인가되는 게이트전압 변화를 나타낸다.

이상적인 액정표시장치일 경우, 화소전극에 걸리는 전압이 데이타 전압과 같아서, 인가되는 데이타 신호가 포지티브 필드거나 네거티브 필드이거나 관계없이 액정실효전압은 같아야 한다. 그러나 언급한 바와 같이, 일반적인 액정표시장치는 자체내의 기생용량으로 인해 박막트랜지스터가 턴오프되어 데이타 신호가 인가될 때 화소전극전압에 ΔVp 만큼 변동을 준다.

ΔVp는 제3 도에 보인 바와 같이, 데이타 전압과 함수관계를 나타내며, 박막트랜지스터의 종류에 따라 극성이 다르다. n형 박막트랜지스터는 ΔVp의 극성이 양이고, p형 박막트랜지스터는 ΔVp의 극성이 음이다. ΔVp는 언급한 바와 같이, "데이타 전압 - 화소전극전압"이므로, ΔVp의 극성이 양이라는 것은 화소전극에 걸리는 전압이 데이타 전압보다 ΔVp만큼 내려간다는 의미이며, ΔVp의 극성이 음이라는 것은 화소전극에 걸리는 전압이 데이타 전압보다 ΔVp만큼 올라간다는 의미이다.

ΔVp의 극성이 액정실효전압에 주는 영향을, 액정표시장치에 n형 박막트랜지스터를 형성할 경우를 예를 들어 제4도를 참조하여 설명한다.

제4도는 액정표시장치의 화소영역에 n형 박막트랜지스터를 형성할 경우, 게이트전압 및 데이타전압의 파형, 화소전극전압의 파형의 개략도를 나타낸 것이다. VG는 주사선에 인가되는 게이트전압을, VD는 신호선에 인가되는 데이타전압을, VP는 화소전극에 걸리는 화소전극전압을, Vcom은 공통전극전압을, ΔVp는 화소전극전압의 변동량을 나타낸다. 빗금친 부분은 공통전극 전압과 데이타 전압의 차이인 액정 실효전압을 나타낸다.

도면에 보인 바와 같이, 화소전극전압은 데이타 전압보다 ΔVp만큼 낮다. 이는 언급한 바와 같이 n형 박막트랜지스터의 ΔVp극성이 양이기 때문이다. 그 결과, 액정 실효전압은 포지티브 필드의 데이터 신호가 인가되는 경우에는 데이타전압의 크기보다 ΔVp만큼 작고, 네거티브 필드의 데이터 신호가 인가되는 경우에는 데이타전압의 크기보다 ΔVp만큼 크다. 이러한 액정실효전압의 변동은 액정의 광투과율에 그 만큼 변동을 준다. 따라서 액정표시장치에서는 데이타 신호의 인가가 포지티브 필드에서 네거티브 필드로, 네거티브 필드에서 포지티브 필드로 전환될 때마다 액정의 광투과율이 전환되면서 화면이 깜박이는 플리커 현상이 일어나는 것이다.

화소영역에 p형 박막트랜지스터를 형성할 경우에도 이와 같은 원리로 액정의 광투과율 변동을 설명할 수 있다. 다만, p형 박막트랜지스터는 ΔVp극성이 음이므로, 액정실효전압의 크기가 n형 박막트랜지스터와는 반대이다.

즉, p형 박막트랜지스터는 ΔVp의 극성이 음이기 때문에 화소전극전압은 데이타전압 보다 ΔVp만큼 높게 나타난다. 따라서 이때의 액정실효전압은 포지티브 필드의 데이터 신호가 인가되는 경우엔 데이타전압의 크기보다 ΔVp만큼 크고, 네거티브 필드의 데이터 신호가 인가되는 경우엔 데이타전압의 크기보다 ΔVp만큼 작다. 따라서 화소의 깜박임이 같은 필드의 데이타 신호가 인가되는 경우에 있어서, n형 박막트랜지스터가 형성된 화소와는 반대로 일어난다.

이와 같이 박막트랜지스터에서의 ΔVp의 극성은 액정실효전압을 불균형 상태로 만든다. 이러한 전압불균형은 언급한 바와 같이, 데이타신호의 필드극성이 바뀔때마다 액정의 광투과율을 전환시킴으로써, 플리커 현상을 일으킨다. 액정에 걸리는 실효전압의 불균형을 해결하기 위해 공통전극전압을 소정의 위치로 이동시켜 조정한다 하더라도, 제3도에 보인 바와 같이, 데이타신호에 따른 ΔVp의 크기가 다르기 때문에 각각의 데이타신호에 맞추어 공통전극전압을 조정해야 하는 어려움이 있다. 그렇다고 플리커의 최소화를 위해 도트 인버젼 방식의 데이터 신호를 인가하려고 한다면, 데이터 구동회로부의 회로자체를 복잡하게 형성해야 하기 때문에 공정상 생산수율이 떨어지는 문제점이 있다.

본 발명은 이와 같은 문제점을 해결하기 위해 안출된 것으로, 박막트랜지스터의 종류에 따른 ΔVp의 극성 차이를 이용하여 플리커를 최소화할 수 있는 액정표시장치를 제공하려 하는 것이다.

이를 위하여 본 발명은 복수의 주사선들이 횡방향으로 평행하게 배열되고, 복수의 신호선들이 종방향으로 배열되며, 한 쌍의 주사선과 신호선이 교차되는 영역에 각 화소가 형성되어 복수의 화소들이 매트릭스 형태로 배열되는 액정표시장치에 있어서, 상기 매트릭스 형태로 배열된 화소들의 각 화소행들을 이루는 화소들에 교번하여 개별적으로 구비되고, 상기 한 쌍의 주사선 중에 하나의 주사선과 홀수번째 신호선에 연결된 제1박막트랜지스터들 및 상기 한 쌍의 주사선 중에 다른 하나의 주사선과 짝수번째 신호선에 연결된 제2박막트랜지스터들과, 상기 매트릭스 형태로 배열된 화소들에 개별적으로 구비되어 상기 제1박막트랜지스터들 또는 상기 제2박막트랜지스터들과 개별적으로 접속된 복수의 화소전극들과, 상기 한 쌍의 주사선에 게이트신호를 동시에 공급하여 제1박막트랜지스터 및 제2박막트랜지스터를 동시에 온/오프시키는 게이트신호 공급수단을 포함하여 이루어진다.

이하 첨부된 도면을 참조하여 본 발명을 자세히 설명하면 다음과 같다.

본 발명의 실시예를 설명하기 전에 본 발명의 구현원리를 데이타 전압에 따른 ΔVp의 관게를 나타낸 제3도를 다시 참조하여 설명한다.

n형 박막트랜지스터를 화소에 형성하고 공통전극전압을 0V로 정한 액정표시장치를 예를 들어 설명하면, 다음표와 같은 각각의 전압을 얻는다.

(이때 ΔVp는 제3도를 이용하여 얻은 개략적인 값이다.)

표에서 알 수 있듯이, n형 박막트랜지스터에 포지티브 필드의 데이타 신호가 인가되는 경우의 액정실효전압과 p형 박막트랜지스터에 네거티브 필드의 데이타 신호가 인가되는 경우의 액정실효전압은 그 크기가 비슷하다.

마찬가지로, n형 박막트랜지스터에 네거티브 필드의 데이타 신호가 인가되는 경우의 액정실효전압과 p형 박막트랜지스터에 포지티브 필드의 데이타 신호가 인가되는 경우의 액정실효전압은 그 크기가 비슷하다.

따라서 위 자료를 이용하여 매트릭스 형태로 구성된 화소어레이부의 각 라인에 n형 박막트랜지스터와 p형 박막트랜지스터를 교대로 위치시키고, 소정의 방식으로 데이타 신호를 인가한다면, 도트 인버젼 방식으로 데이터 신호를 인가하는 경우에 얻을 수 있는 화소들의 깜박임 상태를 얻을 수 있다.

즉, 화면 전체의 공간 에버리징(spatial averaging)에 의하여 플리커를 감소시킬 수 있는 것이다. 이는 언급한 바와 같이, 박막트랜지스터의 종류에 따른 ΔVp극성의 차이를 이용한 것으로 데이타 구동회로를 복잡하게 설계하지 않아도 박막트랜지스터의 어레이를 변화시킴으로써 동일효과를 얻을 수 있는 것이다. 이와 같은 본 발명을 실시예를 통하여 자세히 설명하면, 다음과 같다.

제5도는 본 발명의 액정표시장치의 제1 실시예를 나타낸 등가회로도이다.

액정표시장치는 다수의 신호선과 주사선이 교차하여 매트릭스 형태로 다수의 화소를 형성하고 있다. 이때 각 화소영역은 종래와는 달리 두 개의 주사선이 한 쌍(G1과 G2, G3와 G4, G5와 G6, …)을 이루어 신호선(D1,D2,D3,D4,D5, …)과 교차하여 형성된다. 즉, 주사선 G1과 G2가 신호선 각각에 교차하여 첫째 라인에 위치하는 화소 영역을 형성하고, 주사선 G3와 G4가 신호선 각각에 교차하여 두번째 라인에 위치하는 화소영역을 형성한다. 이와 같은 방법으로 전 화소영역을 정의한다. 따라서 종래와 같은 크기로 화면표시부를 형성하려면 2배의 주사선이 필요하다.

박막트랜지스터는 주사선과 신호선의 교차부에 형성되는데, 홀수번째 주사선 (G1,G3,G5,G7, …)에는 n형 박막트랜지스터가, 짝수번째 주사선(G2,G4,G6, …)에는 p형 박막트랜지스터가 연결되되, 매트릭스 형태에서 각 라인에 위치한 화소영역에는 n형 박막트랜지스터와 p형 박막트랜지스터가 교대로 위치하여 있고, 각 컬럼에 위치한 화소영역에는 동일 종류의 박막트랜지스터가 형성되어 있다. 즉, 홀수번째 주사선(G1,G3,G5,G7, …)과 홀수번째 신호선(D1,D3,D5, …)이 교차하여 형성된 화소영역, 예를 들어, (1,1),(1,3),(1,5), …, (3,1),(3,3),(3,5), …, (5,1),(5,3),(5,5), …, (7,1),(7,3),(7,5), …에 위치하는 화소영역에는 n형 박막트랜지스터가 홀수번째 주사선(G1, G3, G5, G7, …)에 연결되어 있고, 짝수번째 주사선(G2,G4,G6 …)과 짝수번째 신호선(D2,D4,D6)이 교차하여 형성된 화소영역, 예를 들어, (2,2),(2,4),(2,6) …, (4,2),(4,4),(4,6), …, (6,2),(6,4),(6,6), …에 위치하는 화소영역에는 p형 박막트랜지스터가 짝수번째 주사선(G2,G4,G6 …)에 연결되어 있다. 그리고 각 박막트랜지스터에는 그에 연결된 화소전극이 접속되어 매트릭스 형태의 어레이를 이루고 있다. 액정표시장치 화소어레이부 주위에는 각 주사선을 구동시키는 게이트 구동회로부와 신호선에 신호를 입력하는 데이터 구동회로부가 위치하여 주변부를 이루고 있다.

상기와 같이 구성되는 액정표시장치는 제6도에 보인 바와 같은 전압 파형을 가지는 게이트 신호를 보냄으로써 같은 라인에 위치하는 각 화소를 구동시킬 수 있다. 즉, 홀수번째 주사선에 연결된 n 형 박막트랜지스터를 턴온시키기 위해서는 게이트 전압을 하이(high) 상태로, 짝수번째 주사선에 연결된 p 형 박막트랜지스터를 턴온시키기 위해서는 게이트 전압을 로우(low) 상태로 하여 동시에 인가하여야, 같은 라인에 위치하는 각 박막트랜지스터를 동시에 턴온시킬 수 있는 것이다.

제5도에 예시된 화소어레이부를 가지는 액정표시장치를 이용하여 본 발명의 목적하는 결과를 얻기 위해서는 데이타신호를 라인 인버젼 방식으로하여 인가하여야 하는데, 이때의 작동을 설명하면, 다음과 같다.

우선 t1 부터 t2 시간 동안, 제1주사선에 하이 상태의 전압이 인가되고, 제2주사선에는 로우 상태의 전압이 인가되어 제1 라인에 위치하는 모든 박막트랜지스터가 턴온 된다. 이때 데이터 구동회로를 통하여 직렬전송방식으로 데이터 신호가각 신호선(D1,D2,D3,D4 …)을 따라서 인가된다. 라인 인버젼 방식에 의하여 포지티브 필드의 데이타 신호가 인가되므로, 제1라인에 위치한 화소전극에는 공통전극보다 큰 전압이 걸린다. 이때, 액정은 공통전극전압과 화소전극전압 차이 만한 크기의 실효전압을 가지게 되어 그만큼의 광투과율을 가지게 된다. 위에서 언급한 자료를 예를 들면, 제(1,1) 번째 화소의 액정에는 3.85V의 실효전압이, 제(1,2) 번째 화소의 액정에는 4.28V의 실효전압이, 제(1,3) 번째 화소의 액정에는 3.85V의 실효전압이, 제(1,4) 번째 화소의 액정에는 4.28V의 실효전압이 걸린다. 즉, 제1라인에 위치한 화소는 각 화소마다 n형 박막트랜지스터와 p형 박막트랜지스터가 번갈아 형성되어 있으므로, 액정실효전압이 각 화소마다 교대로 변동된다. 그 결과 제1라인에 위치한 화소는 연속적으로 밝고 어두운 상태를 보여준다.

t2 이후, 제1주사선에 공급되는 게이트 전압은 로우상태가 되고, 제2주사선에 공급되는 게이트전압은 하이 상태가 되어 제1라인에 위치한 화소의 모든 박막트랜지스터가 오프된다.

그 다음, t2 부터 t3 시간 동안, 제3주사선에 하이 상태의 전압이 인가되고, 제4주사선에는 로우 상태의 전압이 인가되어 제2라인에 위치하는 모든 박막트랜지스터가 턴온 된다. 이때 데이터 구동회로를 통하여 직렬전송방식으로 데이터 신호가 각 신호선(D1, D2, D3, D4 …)을 따라서 인가된다. 라인 인버젼 방식에 의하여 데이타 신호가 인가되므로, 이때는 네거티브 필드의 데이타 신호가 인가된다. 따라서 제2라인에 위치한 화소전극에는 공통전극보다 작은 전압이 걸리고, 액정은 공통전극전압과 화소전극전압 차이 만한 크기의 실효전압을 가지게 되어 그 만큼의 광투과율을 가지게 된다.

위에서 언급한 자료를 예를 들어 설명하면, 제(2,1) 번째 화소영역의 액정에는 4.23V의 실효전압이, 제(2,2)번째 화소영역의 액정에는 3.85V의 실효전압이, 제(2,3) 번째 화소영역의 액정에는 4.23V의 실효전압이, 제(4,4)번째 화소영역의 액정에는 3.85V의 실효전압이 걸린다. 즉, 제2 라인에 위치한 화소는 각 화소마다 n형 박막트랜지스터와 p형 박막트랜지스터가 번갈아 형성되어 있으므로, 액정실효전압은 각 화소마다 교대로 변동된다. 그 결과 제2 라인에 위치한 각 화소는 연속적으로 어둡고 밝은 상태를 보여주게 되는 것이다. 이때 제1라인과 제2라인에 위치한 화소는 컬럼방향으로도 화소간 광투과율이 달라 깜박임이 일어난다.

t3 이후, 제3주사선에 공급되는 게이트 전압은 로우상태가 되고, 제4주사선에 공급되는 게이트전압은 하이 상태가 되어 제2라인에 위치한 화소의 모든 박막트랜지스터가 오프된다.

홀수라인에 위치한 화소는 제1라인에 위치한 화소와 조건이 같고, 짝수라인에 위치한 화소는 제2라인에 위치한 화소와 조건이 같으므로, 같은 결과를 얻게 된다. 그 결과 데이터신호가 화소간에 광투과율이 전환되는 도트 인버젼 방식으로 인가되는 경우와 같은 효과를 얻게 되어 화면전체의 공간 에버리징에 의하여 플리커가 감소된다.

제7도는 본 발명의 액정표시장치의 제2 실시예를 나타낸 등가회로도이다.

액정표시장치는 다수의 신호선과 주사선이 교차하여 매트릭스 형태로 다수의 화소 영역을 형성하고 있다. 이때 각 화소영역은 두 개의 주사선이 한 쌍(G1과 G2,G3와 G4, G5와 G6, …)을 이루어 신호선(D1,D2,D3,D4,D5, …)에 교차하여 형성된다. 즉, 주사선 G1과 G2가 신호선 각각에 교차하여 첫째 라인에 위치하는 화소영역을 형성하고, 주사선 G3와 G4가 신호선 각각이 교차하여 두번째 라인에 위치하는 화소영역을 형성한다. 따라서 종래와 같은 크기로 화면표시부를 형성하려면 2배의 주사선이 필요하다.

박막트랜지스터는 주사선과 신호선의 교차부에 형성되는데, 홀수번째 주사선(G1,G3,G5,G7 …)에는 n형 박막트랜지스터가, 짝수번째 주사선(G2,G4,G6, …)에는 p형 박막트랜지스터가 연결되되, 화소의 각 라인을 따라 n형 박막트랜지스터와 p형 박막트랜지스터가 교대로 위치하여 있고, 화소의 각 컬럼을 따라 n형 박막트랜지스터와 p형 박막트랜지스터가 교대로 위치하고 있다. 즉, n형 박막트랜지스터와 p형 박막트랜지스터가 라인 방향으로나 컬럼방향으로 번갈아 형성되어 있다. 예를 들어, (2,2)번째 화소에 n형 박막트랜지스터가 위치하면, 이웃한 네 화소인 (1,2),(2,1),(2,3),(3,2)번째 화소에는 P형 박막트랜지스터가 위치한다. 각 박막트랜지스터에는 그에 연결된 화소전극이 접속되어 매트릭스 형태의 어레이를 이루고 있다. 그리고 각 주사선을 구동시키는 게이트 구동회로부와 신호선에 신호를 입력하는 데이터 구동회로부가 위치하여 주변부를 이루고 있다.

상기와 같이 구성되는 액정표시장치 또한, 제1 실시예에서 설명된 바와 같이 제6도에 보인 바와 같은 전압 파형을 가지는 게이트 신호를 공급해야 같은 라인에 연결된 박막트랜지스터가 온상태가 되어 작동된다. 그리고 이 실시예와 같은 화소어레이 구조를 가지는 액정표시장치는 도면에 보인 바와 같이 n형 박막트랜지스터와 p형 박막트랜지스터가 전 화소에 교대로 위치하므로, ΔVp의 극성을 고려하면, 데이타 인버젼을 프레임 인버젼 방식으로 하여야 본 발명이 목적하는 효과를 얻을 수 있다. 즉, 언급한 바와 같이, 같은 필드의 데이타 신호가 인가되는 경우, n형 박막트랜지스터가 형성된 화소와 p형 박막트랜지스터가 형성된 화소는 광투과율이 다르므로, 라인 방향 및 컬럼 방향으로 서로 이웃하도록 형성하고 프레임 인버젼의 방식으로 데이타 신호를 인가하면, 화소간 깜박임을 얻을 수 있다, 따라서 데이터신호가 소정의 화소영역과 이웃 화소영역과의 광투과율이 바뀌는 도트 인버젼 방식으로 인가되는 경우와 같은 효과를 얻게 됨으로써, 화면전체의 공간 에버리징에 의하여 폴리커를 감소시킬 수 있다.

이 실시예의 작동원리는 제1 실시예에서 설명한 바와 같다.

제8도는 본 발명의 액정표시장치의 제3 실시예를 나타낸 등가회로도이다.

액정표시장치는 다수의 신호선과 주사선이 교차하여 매트릭스 형태로 다수의 화소부를 형성하고 있다. 이때 각 화소는 두 개의 주사선이 한 쌍(G1과 G2, G3와 G4, G5와 G6, …)을 이루어 신호선(D1,D2,D3,D4,D5, …)과 교차하여 현성된다. 즉, 주사선 G1과 G2가 신호선 각각에 교차하여 첫째 라인에 위치하는 화소를 형성하고, 주사선 G3와 G4가 신호선 각각이 교차하여 두번째 라인에 위치하는 화소를 형성한다. 이와 같은 방법으로 전 화소를 형성한다. 따라서 종래와 같은 크기로 화면표시부를 형성하려면 2배의 주사선이 필요하다. 그러나 각각의 화소에는 종류가 다른 두 개의 박막트랜지스터와 화소전극이 형성되어 있다. 따라서 화소전극을 종전의 액정표시장치보다 2배로 형성할 수 있어서, 이 실시예에서는 훨씬 정밀한 상을 얻을 수 있다.

홀수번째 주사선(G1,G3,G5,G7 …)에는 n형 박막트랜지스터가, 짝수번째 주사선(G2,G4,G6, …)에는 p형 박막트랜지스터가 연결되어 형성되되, 도면에 보인 바와 같이, 이웃하는 박막트랜지스터는 서로 다른 종류의 박막트랜지스터가 위치하고 있다. 그리고 각 박막트랜지스터에는 그에 연결된 화소전극이 접속되어 매트릭스 형태의 어레이를 이루고 있다. 화소어레이부의 주변에는 각 주사선을 구동시키는 게이트 구동회로부와 신호선에 신호를 입력하는 데이터 구동회로부가 위치하고 있다. 즉, 본 발명의 제2 실시예와 거의 같은 구조를 가지고 있고, 단지 하나의 화소에 두개의 서브 박막트랜지스터와 이에 연결되는 화소전극이 있다는 것만이 다르다. 따라서 제2 실시예와 같이, 프레임 인버젼 방식으로 데이타 신호를 인가함으로써 동일 목적을 성취할 수 있다. 더욱이 동일한 하나의 화소에 두개의 화소전극이 형성되어 있기 때문에 앞에서 제시한 실시예 보다 두배의 정밀한 화면을 보여준다. 상술한 바와 같이 본 발명은 화소어레이에 형성되는 박막트랜지스터를 n형과 p형으로 구성하고, 그 배열구조에 의해 적절하게 라인 인버젼 방식 혹은 프레임 인버젼 방식으로 데이타 신호를 인가함으로써, 도트 인버젼 방식으로 데이터 신호를 인가한 경우에 얻을 수 있는 효과를 볼 수 있다. 즉, 본 발명에 따른 액정표시장치는 데이터 구동회로부를 도트 인버젼 방식으로 데이터 신호가 인가되도록 복잡하게 회로로 구성하지 않아도, ΔVp에 기인하여 야기되는 라인간 혹은 프레임간의 광투과율 차이를 인접 화소간의 광투과율 차이로 전환시킴으로써 화면전체의 공간 에버리징에 의한 플리커 감소효과를 얻을 수 있다.

제1도는 종래의 액정표시장치의 등가회로도

제2도는 종래의 액정표시장치를 구동하기 위한 게이트전압 파형도

제3도는 데이터 전압에 따른 n형 박막트랜지스터와 p형 박막트랜지스터의 액정전압 변화를 나타낸 그래프

제4도는 게이트전압, 데이타전압 및 화소전극전압의 개략적인 파형도

제5도는 본 발명에 따른 박막트랜지스터 액정표시장치의 제1 실시예를 나타낸 등가회로도

제6도는 본 발명에 따른 박막트랜지스터 액정표시장치를 구동하기 위한 게이트전압 파형도

제7도는 본 발명에 따른 박막트랜지스터 액정표시장치의 제2 실시예를 나타낸 등가회로도

제8도는 본 발명에 따른 박막트랜지스터 액정표시장치의 제3 실시예를 나타낸 등가회로도

Claims (10)

1. 복수의 주사선들이 횡방향으로 평행하게 배열되고, 복수의 신호선들이 종방향으로 배열되며, 한 쌍의 주사선과 신호선이 교차되는 영역에 각 화소가 형성되어 복수의 화소들이 매트릭스 형태로 배열되는 액정표시장치에 있어서, 상기 매트릭스 형태로 배열된 화소들의 각 화소행들을 이루는 화소들에 교번하여 개별적으로 구비되고, 상기 한 쌍의 주사선 중에 하나의 주사선과 홀수번째 신호선에 연결된 제1박막트랜지스터들 및 상기 한 쌍의 주사선 중에 다른 하나의 주사선과 짝수번째 신호선에 연결된 제2박막트랜지스터들과, 상기 매트릭스 형태로 배열된 화소들에 개별적으로 구비되어 상기 제1박막트랜지스터들 또는 상기 제2박막트랜지스터들과 개별적으로 접속된 복수의 화소전극들과, 상기 한 쌍의 주사선에 게이트신호를 동시에 공급하여 제1박막트랜지스터 및 제2박막트랜지스터를 동시에 온/오프시키는 게이트신호 공급수단을 구비하여 구성되는 것을 특징으로 하는 액정표시장치.
2. 제1항에 있어서, 상기 신호선에 라인 인버젼 방식으로 데이타 신호를 공급하는 데이타신호 공급수단을 더 구비하여 구성되는 것을 특징으로 하는 액정표시장치.
3. 제1항에 있어서, 상기 제1박막트랜지스터들과 제2박막트랜지스터들은 상기 매트릭스 형태로 배열된 화소들의 각 화소열들을 이루는 화소들에 교번하여 구비되는 것을 특징으로 하는 액정표시장치.
4. 복수의 주사선들이 횡방향으로 평행하게 배열되고, 복수의 신호선들이 열방향으로 평행하게 배열되며, 한 쌍의 주사선과 신호선이 교차되는 영역에 각 화소가 형성되어 복수의 화소들이 매트릭스 형태로 배열되는 액정표시장치에 있어서, 상기 매트릭스 형태로 배열된 각 화소들에 구비된 한 쌍의 화소전극과; 상기 화소 전극과 개별적으로 접속되고, 상기 한 쌍의 주사선 중에 하나의 주사선과 신호선에 연결된 제1박막트랜지터들 및 상기 한 쌍의 주사선 중에 다른 하나의 주사선과 신호선에 연결된 제2박막트랜지스터들과; 상기 한 쌍의 주사선에 게이트신호를 동시에 공급하여 제1박막트랜지스터 및 제2박막트랜지스터를 동시에 온/오프시키는 게이트신호 공급수단을 구비하여 구성되는 것을 특징으로 하는 액정표시장치.
5. 제3항에 있어서, 상기 화소들에 프레임 인버젼 방식으로 데이타 신호를 공급하는 데이타신호 공급수단을 더 구비하여 구성되는 것을 특징으로 하는 액정표시 장치.
6. 제1항에 있어서, 상기 제1박막트랜지스터는 n형 박막트랜지스터인 것을 특징으로 하는 액정표시장치.
7. 제1항에 있어서, 상기 제2박막트랜지스터는 p형 박막트랜지스터인 것을 특징으로 하는 액정표시장치.
8. 제4항에 있어서, 상기 신호선에 프레임 인버젼 방식으로 데이타 신호를 공급하는 데이타신호 공급수단을 더 구비하여 구성되는 것을 특징으로 하는 액정표시장치.
9. 제4항에 있어서, 상기 제1박막트랜지스터는 n형 박막트랜지스터인 것을 특징으로 하는 액정표시장치.
10. 제4항에 있어서, 상기 제2박막트랜지스터는 p형 박막트랜지스터인 것을 특징으로 하는 액정표시장치.