KR100433232B1 - 플라즈마 디스플레이 패널의 어드레스 분산방법 및 장치 - Google Patents
플라즈마 디스플레이 패널의 어드레스 분산방법 및 장치 Download PDFInfo
- Publication number
- KR100433232B1 KR100433232B1 KR10-2002-0007671A KR20020007671A KR100433232B1 KR 100433232 B1 KR100433232 B1 KR 100433232B1 KR 20020007671 A KR20020007671 A KR 20020007671A KR 100433232 B1 KR100433232 B1 KR 100433232B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- address
- scan
- electrodes
- sub
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 회로 추가 없이 어드레스를 분산하여 어드레스를 균일하게 하도록 한 플라즈마 디스플레이 패널의 어드레스 분산방법 및 장치에 관한 것이다.
본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 어드레스 분산방법 및 장치는 플라즈마 디스플레이 패널에 공급되는 데이터의 출력을 제어하기 위한 데이터 출력 인에이블 신호의 위상을 서브영역별로 지연시키고, 데이터 출력 인에이블 신호에 응답하여 데이터를 서브영역별로 지연시켜 데이터전극들에 공급하게 된다.
Description
본 발명은 플라즈마 디스플레이 패널에 관한 것으로 특히, 회로 추가 없이어드레스를 분산하여 어드레스를 균일하게 하도록 한 플라즈마 디스플레이 패널의 어드레스 분산방법 및 장치에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다)은 가스방전에 의해 발생되는 자외선이 형광체를 여기시킬 때 형광체로부터 발생되는 가시광선을 이용하여 화상을 표시하게 된다. PDP는 지금까지 표시수단의 주종을 이루던 음극선관(Cathode Ray Tube : CRT)에 비해 두께가 얇고 가벼우며, 고선명/대형화면의 구현이 가능하다는 장점이 있다.
PDP는 화상의 계조(Gray Level)를 구현하기 위하여 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 방전을 균일하게 일으키기 위한 리셋 기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 구현하는 서스테인 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들로 나누어지게 된다. 아울러, 8개의 서브 필드들 각각은 어드레스 기간과 서스테인 기간으로 다시 나누어지게 된다. 여기서, 각 서브필드의 리셋기간 및 어드레스 기간은 각 서브필드마다 동일한 반면에, 서스테인 기간과 그 방전 횟수는 서스테인펄스의 수에 비례하여 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 화상의 계조를 구현할 수 있게 된다.
도 1은 PDP에 있어서 어드레스방전을 일으키기 위한 데이터전극(X)과 스캔전극(Y) 및 그 구동회로를 등가회로로 나타낸 것이다. 도 2는 도 1에 도시된 전극들(X,Y)에 인가되는 구동파형과 방전전류를 나타낸다.
도 1 및 도 2를 참조하면, PDP의 구동장치는 데이터전극(X) 각각에 접속되어 데이터펄스(DT)를 발생하는 데이터 구동회로(11)와, 스캔전극(Y) 각각에 접속되어 라인 순차적으로 스캔펄스(SC)를 발생하는 스캔 구동회로(12)를 구비한다.
데이터 구동부(11)는 직류 어드레스전압원(Va)과 기저전압원(GND) 사이에 푸쉬풀 형태로 접속된 제1 및 제2 어드레스 스위치(Sa1,Sa2)를 포함한다. 제1 어드레스 스위치(Sa1)는 데이터가 있을 때 스캔펄스(SC)에 동기되어 턴-온됨으로써 어드레스전압(Va)을 데이터전극(X)에 공급하며, 제2 어드레스 스위치(Sa2)는 데이터가 없을 때 턴-온되어 데이터전극(X) 상의 전압을 기저전압(GND)으로 유지시키게 된다.
스캔 구동회로(12)는 부극성의 직류 스캔전압원(-Vsc)과 기저전압원(GND) 사이에 푸쉬풀 형태로 접속된 제1 및 제2 스캔 스위치(Ss1,Ss2)를 포함한다. 제1 스캔 스위치(Ss1)는 매 수평 동기기간마다 라인 순차적으로 턴-온됨으로써 부극성 스캔전압(-Vsc)을 스캔전극(Y)에 공급하며, 제2 스캔 스위치(Ss2)는 비스캔기간에 턴-온되어 스캔전극(X) 상의 전압을 기저전압(GND)으로 유지시키게 된다.
한편, 데이터 구동회로(11)와 스캔 구동회로(12) 각각은 패널로부터 방전되는 무효전력을 회수하여 구동전압으로 재이용하기 위한 에너지 회수회로를 추가할 수도 있다.
도 2에서 알 수 있는 바, 데이터전극(X)과 스캔전극(Y)은 스캔펄스(-SC)와데이터펄스(DT)의 전압차에 의해 방전이 일어나게 된다. 이 어드레스방전에 의해 셀이 선택되고, 선택된 셀 내에는 서스테인 방전을 가능하게 하는 벽전하가 형성된다. 어드레스방전시 형성된 벽전하에 의해 셀 내에 충전된 벽전압은 서스테인방전에 필요한 서스테인전압마진을 크게 한다. 즉, 서스테인기간에는 스캔전극(Y)과 도시하지 않은 서스테인전극에 서스테인펄스가 교번적으로 인가되며, 그 때의 서스테인전압과 선택된 셀 내에 이미 충전되었던 벽전압이 더해지면서 선택된 셀이 서스테인방전 즉, 표시방전하게 된다.
그런데 어드레스 방전시 데이터전극(X)으로부터 스캔전극(Y) 쪽으로 흐르는 방전전류(i)는 스캔전극(Y)에 인가되는 스캔펄스(SC)를 왜곡시키게 된다. 방전전류(i)는 온/오프(on/off)되는 셀의 수에 따라 달라지게 된다. 가로방향의 한 라인을 스캐닝할 때, 켜지는 셀이 많은 경우 즉, 어드레스방전이 일어나는 셀의 수가 많게 되어 부하가 큰 경우에 해당 라인에서의 방전전류(i)는 그 만큼 커지게 된다. 반면, 가로방향의 한 라인을 스캐닝할 때, 켜지는 셀이 상대적으로 작은 경우 즉, 어드레스방전이 일어나는 셀의 수가 작게 되어 부하가 작은 경우에 해당 라인에서의 방전전류(i)는 그 만큼 작아지게 된다. 스캔 구동회로(12)에 의해 생성되는 이상적인 스캔펄스(SC)는 데이터전극(X)에 어드레스전압(Va)이 공급되는 동안에 부극성 스캔전압(-Vsc)을 유지하여야 하지만, 방전전류(i)에 의한 전압강하로 인하여 실제 공급되는 파형(Vsc-i)이 왜곡된다. 그 결과, 어드레스방전을 일으키기 위한 데이터전극(X)과 스캔전극(Y) 사이의 전압차가 낮아지기 때문에 어드레스방전이 약하게 일어나게 된다. 또한, 라인별 부하에 따라 라인별 어드레스방전과 그로 인하여 생성되는 벽전하양이 라인별로 상이하게 나타나게 된다. 또한, 어드레스방전에 의해 생성된 벽전하양이 서스테인방전을 일으킬 수 있는 정도에 미치지 못하는 경우에 서스테인전압마진이 그 만큼 낮아지게 됨은 물론 심지어 어드레스방전이나 서스테인방전이 일어나지 않을 수도 있다.
이와 같은 방전전류에 의한 스캔펄스(SC)의 왜곡 문제를 해결하기 위하여, 도 3과 같이 PDP(30)를 서브영역(A,B)별로 분할하여 그 서브영역들 간에 어드레스방전을 분산시킴으로써 방전전류의 크기를 줄이는 방안(이하, "어드레스분산 구동방식"이라 한다)이 제안된 바 있다.
도 4 및 도 5를 참조하면, 종래의 어드레스분산 구동방식은 제1 서브영역(A)에 포함된 데이터전극(XA) 각각에 접속되어 데이터펄스(DTA)를 발생하는 제1 데이터 구동부(34A)와, 제2 서브영역(B)에 포함된 데이터전극(XB) 각각에 접속되어 데이터펄스(DTB)를 발생하는 제2 데이터 구동부(34B)와, 스캔전극(Y1,Y2) 각각에 접속되어 라인 순차적으로 스캔펄스(SC1,SC2)를 발생하는 스캔 구동회로(32Y1,32Y2)를 구비한다.
제1 및 제2 데이터 구동부(34A,34B) 각각은 교류공급전압(VA,VB)을 발생하기 위한 데이터 변조회로(31A,31B)와, 데이터 변조회로(31A,31B)와 데이터 구동회로(33A,33B) 사이에 접속되어 데이터펄스(DTA,DTB)를 발생하기 위한 데이터 구동회로(33A,33B)를 포함한다.
제1 데이터 구동부(34A)의 데이터 변조회로(31A)는 직류 어드레스전압원(VaA)과 기저전압원(GND) 사이에 푸쉬풀 형태로 접속된 제1 및 제2데이터 변조용 스위치(S1A,S2A)를 포함한다. 제1 데이터 변조용 스위치(S1A)는 교류공급전압(VA)이 하이논리를 유지하는 기간 동안에 온(on) 상태를 유지함으로써 직류 어드레스전압(VaA)을 데이터 구동회로(33A)에 공급하게 된다. 제2 데이터 변조용 스위치(S2A)는 교류공급전압(VB)이 로우논리를 유지하는 기간 동안에 온 상태를 유지함으로써 기저전압(GND)을 데이터 구동회로(33A)에 공급하게 된다.
제2 데이터 구동부(34B)의 데이터 변조회로(31B)는 직류 어드레스전압원(VaA)과 기저전압원(GND) 사이에 푸쉬풀 형태로 접속된 제1 및 제2 데이터 변조용 스위치(S1B,S2B)를 포함한다. 제1 데이터 변조용 스위치(S1B)는 제1 데이터 변조회로(31A)의 그것보다 소정시간 뒤에 턴-온되어 직류 어드레스전압(VaA)을 데이터 구동회로(33B)에 공급하게 된다. 제2 데이터 변조용 스위치(S2B)는 제1 데이터 변조회로(31A)의 그것보다 소정시간 뒤에 턴-온되어 기저전압을(GND)을 데이터 구동회로(33B)에 공급하게 된다.
따라서, 제2 데이터 구동부(34B)로부터 발생되는 교류공급전압(VB)은 제1 데이터 구동부(34A)로부터 발생되는 교류공급전압(VA)보다 소정시간만큼 위상 지연된다.
제1 및 제2 데이터 구동부(34A,34B)의 데이터 구동회로(33A,33B) 각각은 교류공급전압(VA,VB)이 공급되는 제1 어드레스 스위치(Sa1)과 기저전압(GND)이 공급되는 제2 어드레스 스위치(Sa2)가 푸쉬풀 형태로 접속되어 데이터펄스(DTA,DTB)를 발생하게 된다. 제1 및 제2 데이터 구동부(34A,34B)의 제1 어드레스 스위치(Sa1)는 데이터가 있을 때 스캔펄스(SC)에 동기되어 동시에 턴-온됨으로써교류공급전압(VA,VB)을 데이터전극(X)에 공급하게 된다. 이 때, 도 5에서 알 수 있는 바 제1 및 제2 데이터 구동회로(33A,33B)로부터 데이터전극들(XA,XB)에 공급되는 데이터펄스(DTA,DTB)의 라이징타임이 다르게 된다. 이는 제1 및 제2 데이터 구동회로(33A,33B)의 제1 어드레스 스위치(Sa1)가 동시에 턴-온(Turn-on)되더라도 제1 데이터 구동회로(33A)의 제1 어드레스 스위치(Sa1)가 교류공급전압(VA)이 증가하기 시작할 때에 턴-온되므로 온전류(on current)가 제2 데이터 구동회로(33B)의 그 것에 비하여 상대적으로 느리게 증가하기 때문이다. 반면, 제2 데이터 구동회로(33B)의 제1 어드레스 스위치(Sa1)는 교류공급전압(VA)이 하이논리 즉, 피크전압을 유지할 때 턴-온되므로 온전류가 급격히 증가하여 제1 데이터 구동회로(33A)의 그 것에 비하여 빠르게 증가하기 때문이다. 제1 및 제2 데이터 구동회로(33A,33B)의 제2 어드레스 스위치(Sa2)는 데이터가 없을 때 턴-온되어 데이터전극(X) 상의 전압을 기저전압(GND)으로 유지시키게 된다.
제1 및 제2 스캔 구동회로(32Y1,32Y2) 각각은 부극성 스캔전압(-Vsc)과 기저전압원(GND) 사이에 푸쉬풀 형태로 접속된 제1 및 제2 스캔 스위치(Ss1,Ss2)를 포함한다. 제1 스캔 스위치(Ss1)는 매 수평 동기기간마다 라인 순차적으로 턴-온됨으로써 부극성 스캔전압(-Vsc)을 스캔전극(Y)에 공급하며, 제2 스캔 스위치(Ss2)는 비스캔기간에 턴-온되어 스캔전극(X) 상의 전압을 기저전압(GND)으로 유지시키게 된다.
그러나 종래의 어드레스분산 구동방식은 교류공급전압(VA,VB)을 발생하기 위한 별도의 데이터 변조회로(31A,31B)가 데이터 구동부(34A,34B)에 추가되어야 하므로 데이터 구동부와 PDP 세트의 코스트를 상승시키게 된다. 또한, 종래의 어드레스분산 구동방식은 직류 어드레스전압이 공급되는 현재의 데이터 구동회로에는 적용할 수 없기 때문에 부품 공용화와 호환성이 떨어지는 문제점이 있다.
따라서, 본 발명의 목적은 별도의 회로 추가 없이 어드레스를 분산하여 어드레스를 균일하게 하도록 한 PDP의 어드레스 분산방법 및 장치를 제공하는데 있다.
도 1은 종래의 플라즈마 디스플레이 패널에 있어서 어드레스방전을 일으키기 위한 전극들을 개략적으로 나타내는 등가 회로도이다.
도 2는 도 1에 도시된 등가 회로의 입/출력 파형도이다.
도 3은 종래의 어드레스 분산구동방식으로 구동되는 플라즈마 디스플레이 패널을 개략적으로 나타내는 평면도이다.
도 4는 종래의 어드레스 분산구동방식으로 구동되는 플라즈마 디스플레이 패널에 있어서 어드레스방전을 일으키기 위한 전극들을 개략적으로 나타내는 등가 회로도이다.
도 5는 도 4에 도시된 등가 회로의 입/출력 파형도이다.
도 6은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 어드레스 분산방법 및 장치에 있어서 어드레스가 분산되는 서브영역들의 일실시예를 나타내는 평면도이다.
도 7은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 어드레스 분산방법 및 장치에 있어서 어드레스가 분산되는 서브영역들의 다른 실시예를 나타내는평면도이다.
도 8은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 어드레스 분산장치가 포함된 구동장치를 나타내는 블럭도이다.
도 9는 도 8에 도시된 데이터 구동부를 상세히 나타내는 블럭도이다.
도 10은 도 9에 도시된 데이터 구동부의 각 블럭에 공급되는 신호를 나타내는 파형도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
11,34A,34B,82 : 데이터 구동부/데이터 구동회로
12,32Y1,32Y2,96,84 : 스캔 구동회로
31A,31B : 데이터 변조회로
80 : 타이밍 콘트롤러
86 : 서스테인 구동부
92 : 쉬프트 레지스터
94 : 래치
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 PDP의 어드레스 분산방법은 다수의 어드레스 서브영역으로 PDP를 분할하는 단계와, PDP에 공급되는 데이터의 출력을 제어하기 위한 데이터 출력 인에이블 신호의 위상을 서브영역별로 지연시키는 단계와, 데이터 출력 인에이블 신호에 응답하여 데이터를 서브영역별로 지연시켜 데이터전극들에 공급하는 단계를 포함한다.
본 발명의 실시예에 따른 PDP의 어드레스 분산방법은 데이터 공급기간에 동기되도록 데이터전극과 교차하는 스캔전극들에 스캔펄스를 공급하는 단계를 더 포함한다.
본 발명의 실시예에 따른 PDP의 어드레스 분산방법에 있어서, 데이터 출력 인에이블신호는 스캔펄스의 전압 변화구간 내에서 위상이 순차적으로 지연되는 것을 특징으로 한다.
본 발명의 실시예에 따른 PDP의 어드레스 분산장치는 다수의 어드레스 서브영역으로 분할된 PDP와, PDP에 공급되는 데이터의 출력을 제어하기 위한 데이터 출력 인에이블 신호의 위상을 서브영역별로 지연시키는 제어부와, 데이터 출력 인에이블 신호에 응답하여 데이터를 서브영역별로 지연시켜 데이터전극들에 공급하는 데이터 구동부를 구비한다.
본 발명의 실시예에 따른 PDP의 어드레스 분산장치는 데이터 공급기간에 동기되도록 데이터전극과 교차하는 스캔전극들에 스캔펄스를 공급하는 스캔 구동부를 더 구비한다.
본 발명의 실시예에 따른 PDP의 어드레스 분산장치에 있어서, 데이터 출력 인에이블신호는 스캔펄스의 전압 변화구간 내에서 위상이 순차적으로 지연되는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 6 내지 도 10을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 6을 참조하면, 본 발명의 실시예에 따른 PDP의 어드레스 분산방법 및 장치는 PDP를 다수의 서브영역(A1 내지 Ak)으로 분할하여 어드레스방전을 서브영역(A1 내지 Ak)별로 분산시키게 된다.
각 서브영역(Al 내지 Ak)에 포함된 데이터전극들은 서로 다른 데이터 드라이브 집적회로(Integrated Circuit : IC)에 의해 구동된다.
서브영역(A1 내지 Ak)의 어드레스방전은 서브영역별로 지연되는 데이터 출력 인에이블신호에 응답하여 좌측에서 우측으로 또는 그 역방향으로 점진적으로 지연되어 일어나게 된다. 데이터 출력 인에이블신호에 대한 상세한 설명은 후술된다. 어드레스방전의 분산에 의해 어드레스시 방전전류로 인한 스캔전압의 전압강하가 줄어들게 된다. 따라서, 어드레스방전시의 방전전류(i)가 작아지게 되므로 스캔전압의 전압강하가 줄어들게 된다.
서브영역(A1 내지 Ak)은 영역별로 어드레스방전이 분산되게 함과 아울러 어드레스 분산에 따른 지연시간을 줄일 수 있도록 도 7과 같이 동시에 방전이 일어나는 서브영역이 존재할 수도 있다.
도 8은 본 발명의 실시예에 따른 어드레스 분산장치를 포함한 PDP의 구동장치를 나타낸다.
도 8을 참조하면, 본 발명의 실시예에 따른 PDP의 구동장치는 위상이 다른 데이터 출력 인에이블신호(LEA1 내지 LEAk)에 응답하여 데이터를 데이터전극들(X1 내지 Xm)에 공급하기 위한 데이터 구동부(82)와, 스캔전극들(Y1 내지 Ym)에 스캔전압을 공급하기 위한 스캔 구동부(84)와, 공통서스테인전극(Z)을 구동하기 위한 서스테인 구동부(86)와, 각 구동부(82,84,86)을 제어하기 위한 타이밍 콘트롤러(80)를 구비한다.
데이터 구동부(82)에는 도시하지 않은 역감마보정회로, 오차확산회로 등에 의해 역감마보정 및 오차확산 된 후, 서브필드맵핑회로에 의해 각 서브필드에 맵핑된 데이터가 공급된다. 데이터 구동부(82)는 타이밍 콘트롤러(80)로부터 공급되는샘플링클럭(SMPCLK)에 따라 데이터를 샘플링하며, PDP의 서브영역(A1 내지 Ak) 각각에 대응하는 데이터 출력 인에이블신호(LEA1 내지 LEAk)에 응답하여 데이터를 데이터전극들(X1 내지 Xm)에 공급하게 된다.
스캔 구동부(84)는 초기화기간에 리셋펄스 또는 상승 램프파형을 공급하여 전화면을 초기화시킨 후에, 어드레스기간에 스캔라인을 선택하기 위한 스캔펄스를 스캔전극들(Y1 내지 Ym)에 순차적으로 공급하게 된다. 또한, 스캔 구동부(84)는 선택된 셀에 대하여 서스테인방전을 일으키기 위한 서스테인펄스를 스캔전극들(Y1 내지 Ym)에 동시에 공급하게 된다.
서스테인 구동부(86)는 서스테인기간 동안 스캔 구동부(84)와 교번하여 서스테인펄스를 공통서스테인전극(Z)에 공급하게 된다.
타이밍 콘트롤러(80)는 수직/수평 동기신호를 입력받고, 데이터 샘플링클럭(SMPCLK)과 데이터 출력 인에이블신호(LEA1 내지 LEAk)를 발생하여 데이터들이 서브영역별로 지연되도록 데이터 구동부(82)를 제어하게 된다. 또한, 타이밍 콘트롤러(80)는 쉬프트 스타트 펄스, 쉬프트 클럭 등의 쉬프트 제어신호와 스캔 구동회로의 각 스위치를 제어하기 위한 스위치 제어신호를 포함한 제어신호(CTRY)를 발생하여 스캔 구동부(84)를 제어함과 아울러 서스테인 구동부(86)에 필요한 제어신호(CTRZ)를 발생하여 서스테인 구동부(86)를 제어하게 된다.
도 9는 데이터 구동부(82)를 상세히 나타내는 블럭도이며, 도 10은 도 9에 도시된 각 블럭의 입/출력 파형을 나타낸다.
도 9 및 도 10을 참조하면, 데이터 구동부(82)는 샘플링클럭이 입력되는 쉬프트 레지스터(92)와, 데이터 출력 인에이블신호(LEA1 내지 LEAk)가 입력되는 래치(94)와, 래치(96)로부터 입력되는 입력되는 데이터를 데이터전극들(X1 내지 Xm)에 공급하기 위한 데이터 구동회로(96)를 구비한다.
쉬프트 레지스터(92)는 샘플링클럭신호(SMPCLK)에 따라 순차적으로 데이터를 샘플링하여 쉬프트시키고, 1 라인분의 데이터를 래치(94)에 동시에 공급하게 된다.
래치(94)는 데이터 출력 인에이블신호(LEA1 내지 LEAk)에 응답하여 데이터 구동회로(96)에 데이터를 공급하게 된다. 데이터 출력 인에이블신호(LEA1 내지 LEAk)는 도 10에서 알 수 있는 바, 스캔펄스의 전압이 변하는 구간, 바람직하게는 대략 50% 내외의 전압 변화구간 내에서 그 위상이 순차적으로 지연된다. 래치(94)로부터 출력되는 데이터(DataA1 내지 DataAk)는 데이터 출력 인에이블신호(LEA1 내지 LEAk)의 위상지연에 따라 소정 시간만큼 순차적으로 지연된다.
데이터 구동회로(96)는 도 1과 같이 직류 어드레스전압원(Va)과 기저전압원(GND) 사이에 푸쉬풀 형태로 접속된 스위치소자들을 포함한다. 이 데이터 구동회로(96)는 데이터유무에 따라 해당 스위치를 온/오프시킴으로써 래치(94)로부터 입력되는 데이터를 데이터전극들(X1 내지 Xm)에 공급하게 된다.
데이터전극들(X1 내지 Xm)에 공급되는 데이터는 PDP의 서브영역(A1 내지 Ak)별로 나뉘어지며, 그 공급시점이 순차적으로 지연된다.
PDP의 서브영역(A1 내지 Ak)에서 어드레스방전은 데이터 출력 인에이블신호(LEA1 내지 LEAk)로 인하여 데이터펄스가 각 서브영역별로 지연되기 때문에 서브영역별로 순차적으로 지연된다. 따라서, 어드레스 방전에 의해 발생되는 방전전류가 시간축상에서 분리되어 그 만큼 크기가 작게 나타나게 된다.
상술한 바와 같이, 본 발명에 따른 PDP의 어드레스 분산방법 및 장치는 데이터 구동부의 데이터출력을 제어하기 위한 데이터 출력 인에이블신호를 서브영역별로 위상지연시킴으로써 별도의 고압회로 추가 없이 어드레스를 분산할 수 있게 된다. 따라서, 본 발명에 따른 PDP의 어드레스 분산방법 및 장치는 어드레스전압을 변조하기 위한 별도의 회로가 불필요하게 되므로 회로 구성이 간소하게 되며 어드레스 분산에 따라 라인별 부하의 영향을 작게 받고 어드레스 및 서스테인 동작을 안정화할 수 있게 된다. 나아가, 본 발명에 따른 PDP의 어드레스 분산방법 및 장치는 방전전류를 줄임으로써 전자기적간섭(EMI)를 줄일 수 있음은 물론, 현재 적용되는 데이터 구동회로를 그대로 이용하고 데이터 출력 인에이블 신호만을 다르게 제어함으로써 부품 공용화와 호환성이 높아지는 장점이 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
Claims (6)
- 다수의 어드레스 서브영역으로 플라즈마 디스플레이 패널을 분할하는 단계와,상기 플라즈마 디스플레이 패널에 공급되는 데이터의 출력을 제어하기 위한 데이터 출력 인에이블 신호의 위상을 상기 서브영역별로 지연시키는 단계와,상기 데이터 출력 인에이블 신호에 응답하여 상기 데이터를 상기 서브영역별로 지연시켜 데이터전극들에 공급하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 어드레스 분산방법.
- 제 1 항에 있어서,상기 데이터 공급기간에 동기되도록 상기 데이터전극과 교차하는 스캔전극들에 스캔펄스를 공급하는 단계를 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 어드레스 분산방법.
- 제 1 항에 있어서,상기 데이터 출력 인에이블신호는 상기 스캔펄스의 전압 변화구간 내에서 위상이 순차적으로 지연되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 어드레스 분산방법.
- 다수의 어드레스 서브영역으로 분할된 플라즈마 디스플레이 패널과,상기 플라즈마 디스플레이 패널에 공급되는 데이터의 출력을 제어하기 위한 데이터 출력 인에이블 신호의 위상을 상기 서브영역별로 지연시키는 제어부와,상기 데이터 출력 인에이블 신호에 응답하여 상기 데이터를 상기 서브영역별로 지연시켜 데이터전극들에 공급하는 데이터 구동부를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 어드레스 분산장치.
- 제 4 항에 있어서,상기 데이터 공급기간에 동기되도록 상기 데이터전극과 교차하는 스캔전극들에 스캔펄스를 공급하는 스캔 구동부를 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 어드레스 분산장치.
- 제 4 항에 있어서,상기 데이터 출력 인에이블신호는 상기 스캔펄스의 전압 변화구간 내에서 위상이 순차적으로 지연되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 어드레스 분산장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0007671A KR100433232B1 (ko) | 2002-02-09 | 2002-02-09 | 플라즈마 디스플레이 패널의 어드레스 분산방법 및 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0007671A KR100433232B1 (ko) | 2002-02-09 | 2002-02-09 | 플라즈마 디스플레이 패널의 어드레스 분산방법 및 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030067931A KR20030067931A (ko) | 2003-08-19 |
KR100433232B1 true KR100433232B1 (ko) | 2004-05-27 |
Family
ID=32221256
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0007671A KR100433232B1 (ko) | 2002-02-09 | 2002-02-09 | 플라즈마 디스플레이 패널의 어드레스 분산방법 및 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100433232B1 (ko) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100670131B1 (ko) * | 2004-01-30 | 2007-01-16 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 및 그 구동 방법 |
KR100820632B1 (ko) | 2004-08-27 | 2008-04-10 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 구동 방법 |
KR100719575B1 (ko) | 2005-11-07 | 2007-05-17 | 삼성에스디아이 주식회사 | 디스플레이 패널의 구동방법 및 그 구동장치 |
KR100811478B1 (ko) * | 2005-12-06 | 2008-03-07 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 |
KR101225434B1 (ko) * | 2006-11-01 | 2013-01-22 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 구동 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10187093A (ja) * | 1996-12-27 | 1998-07-14 | Mitsubishi Electric Corp | マトリクス表示装置の駆動回路およびマトリクス表示装置の駆動方法 |
KR20000013454A (ko) * | 1998-08-08 | 2000-03-06 | 구자홍 | 플라즈마 디스플레이 패널 구동 장치 및 방법 |
JP2001255848A (ja) * | 2000-03-13 | 2001-09-21 | Fujitsu Ltd | Ac型pdpの駆動方法および駆動装置 |
KR20010090944A (ko) * | 2000-04-08 | 2001-10-22 | 김영남 | 델타형 화소 구조의 플라즈마 디스플레이 패널의 구동방법및 구동장치 |
-
2002
- 2002-02-09 KR KR10-2002-0007671A patent/KR100433232B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10187093A (ja) * | 1996-12-27 | 1998-07-14 | Mitsubishi Electric Corp | マトリクス表示装置の駆動回路およびマトリクス表示装置の駆動方法 |
KR20000013454A (ko) * | 1998-08-08 | 2000-03-06 | 구자홍 | 플라즈마 디스플레이 패널 구동 장치 및 방법 |
JP2001255848A (ja) * | 2000-03-13 | 2001-09-21 | Fujitsu Ltd | Ac型pdpの駆動方法および駆動装置 |
KR20010090944A (ko) * | 2000-04-08 | 2001-10-22 | 김영남 | 델타형 화소 구조의 플라즈마 디스플레이 패널의 구동방법및 구동장치 |
Also Published As
Publication number | Publication date |
---|---|
KR20030067931A (ko) | 2003-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4269133B2 (ja) | Ac型pdpの駆動装置および表示装置 | |
KR100551125B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 및 장치 | |
KR100627118B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 및 장치 | |
KR20040094225A (ko) | 플라즈마 디스플레이 패널의 구동방법 및 장치 | |
EP1612763B1 (en) | Plasma display apparatus and method of driving the same | |
US7710372B2 (en) | PDP data driver, PDP driving method, plasma display device, and control method for the same | |
KR100623452B1 (ko) | 플라즈마 디스플레이 패널의 구동장치 | |
KR100433232B1 (ko) | 플라즈마 디스플레이 패널의 어드레스 분산방법 및 장치 | |
KR100489876B1 (ko) | 플라즈마 디스플레이 패널 | |
EP1693821A2 (en) | Plasma display apparatus and driving method thereof | |
US5739799A (en) | Method of memory-driving a DC gaseous discharge panel and circuitry therefor | |
JP2005250489A (ja) | プラズマディスプレイパネルの駆動装置及び駆動方法 | |
JP2005250489A5 (ko) | ||
KR100491837B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 및 장치 | |
JP4779403B2 (ja) | 表示パネル駆動装置 | |
KR100499099B1 (ko) | 플라즈마 디스플레이 패널의 구동 방법 및 장치 | |
KR100846983B1 (ko) | 플라즈마 디스플레이 패널의 구동 장치 및 방법 | |
KR100493620B1 (ko) | 플라즈마 디스플레이 패널의 서스테인전류 분산방법 및 장치 | |
KR20070044746A (ko) | 플라즈마 표시 장치 | |
KR100566820B1 (ko) | 플라즈마 표시장치의 스캔 구동회로 | |
KR100496256B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 및 장치 | |
KR100681034B1 (ko) | 플라즈마 디스플레이 장치 및 그의 구동방법 | |
KR20030067932A (ko) | 플라즈마 디스플레이 패널의 서스테인전류 분산방법 및 장치 | |
JP2006235512A (ja) | プラズマディスプレイ装置 | |
KR20070022958A (ko) | 플라즈마 디스플레이 패널의 구동장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120424 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |