KR100432725B1 - 인쇄회로기판의 비어홀 충진방법 - Google Patents

Abstract

본 발명은 인쇄회로기판의 비어홀 충진방법에 관한 것이다. 본 발명에서는 절연층(20)의 양면에 구비되어 추후에 회로패턴으로 되는 금속박막층(30,30') 사이의 도통을 위한 홀(32)에 금속재질의 충진층(34)을 형성한다. 이때, 상기 충진층(34)을 상기 홀(32)의 내부에 노출된 금속박막층(30')에만 선택적으로 형성하기 위해 마스킹부재(50)를 사용하거나 코어부재(70)를 사용한다. 이와 같은 본 발명에 의하면 홀(32)의 깊이가 상대적으로 얕아져 이후의 공정이 보다 신속하면서도 정확하게 수행되어 보다 미세한 회로패턴을 형성할 수 있고, 인쇄회로기판의 강도가 보강되어 부품 실장위치를 자유롭게 설정할 수 있게 되는 등의 이점이 있다.

Description

인쇄회로기판의 비어홀 충진방법{Hole filling method for PCB}

본 발명은 인쇄회로기판에 관한 것으로, 더욱 상세하게는 인쇄회로기판의 회로패턴 층 사이의 전기적 연결을 위한 비어홀의 충진방법에 관한 것이다.

도 1a 및 도 1b에는 종래 기술에 의한 홀형성 및 인접하는 회로패턴 층 사이의 전기적 연결을 수행하는 것을 설명하는 단면도가 도시되어 있다.

먼저 도 1a에 도시된 바에 따르면, 기판을 제조하기 위한 모재(1)는 중앙에 절연재(3)가 구비되고 상기 절연재(3)의 상하면에 각각 금속박막층(5)이 구비된다. 상기 금속박막층(5)은 추후에 회로패턴으로 될 부분이다.

그리고 상기 상하면에 형성되는 회로패턴을 전기적으로 연결하기 위한 홀(7)이 형성된다. 상기 홀(7)은 상기 회로패턴에 따라 그 크기 및 개수가 결정된다. 이와 같은 홀(7)은 그 형성 위치의 금속박막층(5)을 미리 제거하여 홀윈도우를 형성하고, 드릴이나 레이저를 사용하여 절연층(3)를 제거하여 형성한다. 한편, 상기 홀윈도우를 형성하지 않고 금속박막층(5)과 절연층(3)을 동시에 가공하여 홀(7)을 형성할 수도 있다.

한편, 상기 홀(7)을 통해 절연층(3)을 사이에 두고 형성되는 회로패턴을 전기적으로 연결하기 위해 상기 홀(7)의 내부를 포함하는 금속박막층(5) 상에 도금층(9)을 형성하거나 별도의 도전성 페이스트를 충진시켜 상하면의 회로패턴을 전기적으로 연결하게 된다.

다음으로는 상기 도금층(9)과 금속박막층(5)을 선택적으로 제거하여 회로패턴을 형성하게 된다. 그리고 상기와 같은 회로패턴을 다수개의 층으로 형성하기 위해서는 상기 회로패턴 상에 절연층을 형성하고 상기 절연층 상에 금속박막층을 형성하고 위에서와 같은 과정으로 회로패턴을 형성하게 된다.

그러나 상기한 바와 같은 종래 기술에서는 다음과 같은 문제점이 있다.

먼저, 상기 홀(7)이 폭에 비해 상대적으로 깊이가 깊은 경우에는 상기 홀(7)의 내측 하부에 도금층(9)이 제대로 형성되지 않는다. 이는 상기 홀(7)의 내부에서는 도금액의 순환이 원활하지 않기 때문이다. 따라서, 절연층(3)의 상하에 형성되는 회로패턴 사이의 전기적 연결이 제대로 이루어지지 않게 되는 문제점이 발생한다.

이와 같은 문제점을 해결하기 위해서 도금시간을 상대적으로 늘려 상기 홀(7)의 내측 하부 벽면에 형성되는 도금층(9)이 충분히 형성되도록 한다. 하지만 이와 같이 도금시간을 늘리게 되면 상기 금속박막층(5) 상에 형성되는 도금층(9)의 두께가 두꺼워지면서 미세한 회로패턴을 형성할 수 없게 된다.

그리고 상기 홀(7)이 폭에 비해 상대적으로 깊이가 깊은 경우에는 나중의 공정에서 상기 홀(7)에 솔더레지스트가 제대로 채워지지 않게 되는 현상이 발생하기 도 한다.

한편, 상기 홀(7)의 부분은 인쇄회로기판이 완성되었을 때, 상대적으로 강도가 약해 솔더볼 등을 실장할 수 없는 영역으로 되는 문제점도 있다.

따라서, 본 발명의 목적은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 인쇄회로기판의 비어홀의 내부 하측에 도금층을 형성하여 비어홀의 일부를 충진하도록 하는 것이다.

본 발명의 다른 목적은 절연층을 사이에 두고 형성되는 회로패턴 사이의 전기적 연결의 신뢰성을 높이면서도 미세회로패턴을 형성할 수 있도록 하는 것이다.

본 발명의 또 다른 목적은 인쇄회로기판의 비어홀 부분의 강도를 높여주는 것이다.

도 1은 종래 기술에 의한 인쇄회로기판의 중요제조공정을 보인 작업상태도.

도 2는 본 발명에 의한 인쇄회로기판의 비어홀 충진방법의 바람직한 실시예를 순차적으로 보인 작업상태도.

도 3은 본 발명 실시예에서 충진층을 형성하는 공정을 보인 작업상태도.

도 4는 본 발명 실시예에서 2장의 모재에 충진층을 형성하는 것을 보인 작업상태도.

도 5는 본 발명 실시예에서 2장의 다층 인쇄회로기판에 충진층을 형성하는 것을 보인 작업상태도.

* 도면의 주요 부분에 대한 부호의 설명 *

10: 모재 20: 절연층

30,30': 금속박막층 32: 홀

34: 충진층 40: 도금층

50: 마스킹부재 60: 전원공급원

70: 코어부재 72: 절연층

73: 전원공급부 80: 프리프레그

100: 인쇄회로기판 102: 회로패턴

상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 절연층을 사이에 두고 상하금속박막층이 구비된 모재에 상금속박막층과 절연층을 관통하여 홀을 천공하는 단계와, 상기 홀의 내부에 노출된 상기 하금속박막층에 충진층을 도금공정으로 형성하는 단계와, 상기 충진층이 형성된 홀의 내벽면과 상기 상금속박막층 상에 도금층을 형성하여 절연층을 사이에 둔 상하금속박막층을 도통시키는 단계를 포함하여 구성된다.

상기 충진층을 형성하기 위한 도금공정은 전해도금이고, 상기 홀의 내부에 노출된 하금속박막층을 제외한 부분은 마스킹부재에 의해 차단됨을 특징으로 한다.

상기 충진층 형성단계에서 상기 충진층이 형성되는 하금속박막에만 전원을 공급한다.

상기 충진층을 형성하기 위한 전해도금공정에서는 절연층의 양면에 상기 모재의 일측 금속박막층과 접촉되는 전원공급부가 구비되는 코어부재를 사용하는데,상기 코어부재의 양면에 상기 모재를 상기 홀이 외부로 노출되게 부착하고, 상기 전원공급부를 통해 상기 충진층이 형성되는 금속박막층으로 전원을 공급한다.

상기 코어부재는 절연층의 양면에 전원공급부인 금속박막층이 형성되어 구성되는데, 상기 전원공급부인 금속박막층과 모재의 금속박막층의 사이에는 모재의 가장자리를 둘러 절연재인 프리프레그가 위치되고, 상기 프리프레그의 내측에 해당되는 상기 전원공급부인 금속박막층과 모재의 금속박막층은 진공상태에서 서로 접촉된다.

상기 충진층을 형성하기 위한 전해도금공정에서는 회로패턴이 다층으로 형성된 인쇄회로기판의 일측 외면의 회로패턴이 상기 코어부재의 전원공급부와 접촉되고 다층으로 형성된 인쇄회로기판의 타측 외면으로 개구된 비어홀이 노출되게 될 수 있다.

이와 같은 구성을 가지는 본 발명에 의한 인쇄회로기판의 비어홀 충진방법을 사용하면, 비어홀의 일부가 금속으로 충진되어 비어홀 부분의 인쇄회로기판의 강도가 상대적으로 커지고 비어홀 내벽의 도금이 보다 신속하게 이루어져 인쇄회로기판의 회로패턴을 보다 미세하게 형성할 수 있게 된다.

이하 상기한 바와 같은 본 발명에 의한 인쇄회로기판의 비어홀 충진방법의 바람직한 실시예를 첨부된 도면을 참고하여 상세하게 설명한다.

도 2에는 본 발명 실시예의 비어홀 충진방법이 진행되는 공정이 순차적으로 도시되어 있고, 도 3에는 본 발명 실시예에서 비어홀에 충진층을 형성하는 공정이 도시되어 있다.

이에 도시된 바에 따르면, 인쇄회로기판을 제작하기 위한 모재(10)는 소정 면적의 절연층(20) 양면에 상하금속박막층(30,30')이 형성되어 있다. 이와 같은 모재(10)의 일 예로서 동장적층판이 있다. 여기서 상기 절연층(20) 양면의 상하금속박막층(30,30')은 나중에 회로패턴으로 되는 부분이다.

상기 모재(10)에는 회로패턴을 형성하기 전에 절연층(20) 양면의 상하금속박막층(30,30')(실제로는 회로패턴)을 도통시키기 위한 홀(32)을 천공한다. 상기 홀(32)은 상기 회로패턴에 따라 그 크기 및 개수가 결정된다. 이와 같은 홀(32)은 그 형성 위치의 상금속박막층(30)을 미리 제거하여 홀윈도우를 형성하고, 드릴이나 레이저를 사용하여 절연층(20)를 제거하여 형성한다. 한편, 상기 홀윈도우를 형성하지 않고 상금속박막층(30)과 절연층(20)을 동시에 가공하여 홀(32)을 형성할 수도 있다. 이와 같은 상태가 2a에 도시되어 있다.

다음으로는 상기 홀(32)의 내부에 노출되어 있는 하금속박막층(30') 상에 충진층(34)을 형성한다. 상기 충진층(34)은 도금에 의해 형성되는 금속층으로 상기 상하금속박막층(30,30')과 동일재질로 되는 것이 바람직하다. 이와 같은 충진층(34)의 높이는 충진층(34)이 형성된 상태에서 상기 홀(32)의 깊이보다 폭이 크게 되도록 하는 것이 바람직하다. 이와 같이 충진층(34)이 홀(32)의 내부에 형성된 상태가 도 2b에 도시되어 있다.

다음으로는 상기 모재(10) 양면의 금속박막층(30,30')과 상기 홀(32) 내벽에 도금을 수행한다. 이때, 상기 홀(32)의 내벽에 노출된 절연층(20)에 도금층(40)을 형성하기 위해 먼저 무전해도금을 실시한다. 무전해도금에 의해 상기 홀(32)의 절연층(20)에 도금층(40)이 형성되어 상기 상하금속박막층(30,30')이 도통되면, 상기 상하금속박막층(30,30')의 표면과 상기 홀(32)의 내벽에 도금층(40)을 전해도금으로 형성한다. 이와 같이 도금층(40)이 형성된 상태가 도 2c에 도시되어 있다.

한편, 상기와 같이 도금층(40)이 형성된 후에는, 순차적으로 일반적인 인쇄회로기판을 형성하기 위한 공정을 진행한다. 즉, 상기 도금층(40)과 상하금속박막층(30,30')을 노광 에칭 등의 공정을 통해 회로패턴으로 만드는 등의 공정을 진행한다. 물론 회로패턴 상에 다시 절연층을 형성하고 상기 절연층에 금속박막층을 형성하는 등 다층으로 인쇄회로기판을 만들 수도 있다.

여기서 도 3을 참고하여 상기 충진층(34)을 형성하는 것을 설명한다. 먼저 절연층(20)의 양면에 금속박막층(30,30')이 형성된 모재의 경우에는 일측의 하금속박막층(30')의 표면에 마스킹부재(50)를 부착한다. 상기 마스킹부재(50)는 상기 하금속박막층(30')에 도금이 이루어지는 것을 방지한다.

그리고 상기 하금속박막층(30'), 즉 상기 홀(32)의 내부에 그 일면이 노출된 하금속박막층(30')에 전원공급원(60)을 연결한다. 이와 같은 상태에서 상기 모재(10)를 도금 용액에 담금후 상기 전원공급원(60)을 통해 전류를 상기 하금속박막층(30')에 제공하면, 상기 마스킹부재(50)에 의해 차폐된 하금속박막층(30')의 영역과 전원이 공급되지 않는 상기 상금속박막층(30)에는 도금이 수행되지 않고, 하금속박막층(30')에만 도금이 이루어진다.

도시된 실시예에서는 상기 홀(32)의 내부에 노출된 하금속박막층(30')의 부분에만 도금이 수행되어 도금층이 적층되어 충진층(34)이 형성된다. 이와 같이홀(32)의 내부에 충진층(34)이 형성되도록 하기 위해서는 물론 전해도금을 수행하여야 하고, 이와 같은 과정은 도금쳄버 내에서 이루진다.

한편, 상기 마스킹부재(50)를 사용하지 않고 한번에 2장의 모재(10)에 충진층(34)을 형성하는 것이 도 4에 도시되어 있다. 이에 도시된 바에 따르면, 모재(10)가 코어부재(70)의 양면에 부착되어 도금이 진행된다.

상기 코어부재(70)는 절연층(72)의 양면에 전원공급부(73)가 형성된 것으로, 상기 전원공급부(73)는 전원이 통하는 재질로 형성된다. 실제로 상기 코어부재(70)로는 동장적층판을 사용할 수 있다. 따라서 상기 전원공급부(73)는 일종의 금속박막층이다.

이와 같은 코어부재(70) 양면의 전원공급부(73)에는 모재(10)가 각각 부착된다. 이때 모재(10)의 부착은 프리프레그(80)를 사용한다. 즉 상기 모재(10)와 코어부재(70)의 가장자리를 둘러서 프리프레그(80)를 위치시켜 모재(10)와 코어부재(70)를 서로 접착시킨다. 접착시에 상기 모재(10)가 상하면에 적층된 코어부재에 진공분위기를 조성하면, 상기 프리프레그(80)의 내측에 해당되는 상기 모재(10)의 하금속박막층(30')과 코어부재(70)의 전원공급부(73)가 서로 밀착된 상태로 접촉되어 전원이 금속박막층(30')으로 공급되게 된다. 모재(10)와 코어부재(70)의 내부가 밀착 접촉된 상태는 가장자리의 프리프레그(80)가 내부를 외부공기와의 접촉이 차단되도록 하므로 상온에서도 유지된다.

상기와 같은 상태로 도금쳄버내에 코어부재(70)의 양면에 부착된 모재(10)를 투입하고, 전원공급원(60)에서 상기 전원공급부(73)를 통해 상기하금속박막층(30')들에 전원을 공급하면 도금액에 노출되고 전원이 공급되는 상기 홀(32) 내부의 하금속박막층(30')들에만 도금이 적층형성되어 충진층(34)이 형성된다.

다음으로 도 5에는 다층으로 형성된 인쇄회로기판(100) 2장을 코어부재(70)의 양면에 부착하고 전원공급원(60)에서 전원을 공급하여 홀(32)의 내부에 충진층(34)을 형성하는 것이 도시되어 있다.

이에서는 상기 인쇄회로기판(100)의 일면에 형성된 회로패턴(102)이 코어부재(70)의 전원공급부(73)와 접촉되어 전원을 공급받고, 각각의 회로패턴(102) 층의 연결을 통해 최외면으로 노출된 홀(32)의 내부에 충진층(34)이 형성된다.

이하 상기한 바와 같은 구성을 가지는 본 발명에 의한 인쇄회로기판의 비어홀 충진방법의 작용을 설명하기로 한다.

본 발명에서는 블라인드 비어홀(32)의 내부에 소정 높이로 충진층(34)을 형성하여, 상기 충진층(34)이 형성된 상태의 홀(32)이 그 깊이에 비해 폭이 크게 되도록 한다.

이와 같이 홀(32)에 충진층(34)을 형성함에 의해 홀(23) 내부에 절연층(20) 상하의 금속박막층(30,30')을 전기적으로 연결하기 위한 도금작업을 보다 신속하게 수행할 수 있게 된다. 이는 상기 도금작업시, 특히 전해도금작업시에 상기 상하금속박막층(30,30')의 표면 상에 형성되는 도금층(40)의 두께를 얇게 할 수 있다는 것을 의미한다.

따라서 상기 상하금속박막층(30,30')과 도금층(40)을 노광과 에칭 등의 공정을 통해 선택적으로 제거하여 회로패턴으로 형성함에 있어, 상기 회로패턴이 보다 미세하게 형성될 수 있게 된다.

그리고 상기 충진층(34)은 상기 홀(32) 부분을 보강하는 역할을 하게 된다. 즉, 상기 하금속박막층(30') 상에 금속재질의 충진층(34)이 형성됨에 의해 홀(32) 근처의 강도가 높아진다. 따라서, 예를 들어 솔더볼(도시되지 않음) 등을 상기 홀(32)과 대응되는 위치에 장착하더라도 그 장착상태가 견고하게 될 수 있다.

또한 본 발명에서와 같이 홀(32)의 내부에 충진층(34)을 형성함에 의해 홀(32)의 깊이가 얕아지게 되면, 이후의 도금 및 솔더마스크 등의 공정을 보다 정확하게 수행할 수 있게 된다.

위에서 상세히 설명한 바와 같은 본 발명에 의한 인쇄회로기판의 비어홀 충진방법에서는 비어홀의 내부로 노출된 금속박막층에 도금층인 충진층을 형성하였다. 이와 같이 충진층을 형성함에 의해 상기 절연층을 사이에 둔 금속박막층의 도통을 위한 도금작업이 신속하게 이루어져 회로패턴을 보다 미세하게 형성할 수 있게 된다. 따라서 인쇄회로기판의 실장밀도를 높일 수 있어 인쇄회로기판의 소형화를 이룰 수 있게 된다.

그리고 홀의 내부의 금속재질의 충진층이 형성되고, 상기 충진층이 일종의 보강역할을 하므로 인쇄회로기판 상에 솔더볼이나 부품을 실장하는 위치가 제한되지 않는다. 따라서 인쇄회로기판의 설계자유도가 높아지는 효과를 얻을 수 있다.

한편, 홀의 깊이가 상대적으로 얕아지므로, 이후의 공정을 보다 정확하게 수행할 수 있게 되므로 완성된 인쇄회로기판의 신뢰성이 높아지는 효과도 기대할 수 있다.

Claims (6)

1. 절연층을 사이에 두고 상하금속박막층이 형성된 모재에 상금속박막층과 절연층을 관통하여 홀을 천공하는 단계와,

   상기 하금속박막층의 외면을 차단하고 상기 홀의 내부에 노출된 상기 하금속박막층에만 충진층을 도금공정으로 형성하는 단계와,

   상기 충진층이 형성된 홀의 내벽면과 상기 상금속박막층 상에 도금층을 형성하여 절연층을 사이에 둔 상하금속박막층을 도통시키는 단계를 포함하여 구성됨을 특징으로 하는 인쇄회로기판의 비어홀 충진방법.
2. 제 1 항에 있어서, 상기 충진층을 형성하기 위한 도금공정은 전해도금이고, 상기 홀의 내부에 노출된 하금속박막층을 제외한 부분은 마스킹부재에 의해 차단됨을 특징으로 하는 인쇄회로기판의 비어홀 충진방법.
3. 제 1 항에 있어서, 상기 충진층 형성단계에서 상기 충진층이 형성되는 하금속박막에만 전원을 공급함을 특징으로 하는 인쇄회로기판의 비어홀 충진방법.
4. 제 1 항에 있어서, 상기 충진층을 형성하기 위한 전해도금공정에서는 절연층의 양면에 상기 모재의 일측 금속박막층과 접촉되는 전원공급부가 구비되는 코어부재를 사용하는데, 상기 코어부재의 양면에 상기 모재를 상기 홀이 외부로 노출되게부착하고, 상기 전원공급부를 통해 상기 충진층이 형성되는 금속박막층으로 전원을 공급함을 특징으로 하는 인쇄회로기판의 비어홀 충진방법.
5. 제 4 항에 있어서, 상기 코어부재는 절연층의 양면에 전원공급부인 금속박막층이 형성되어 구성되는데, 상기 전원공급부인 금속박막층과 모재의 금속박막층의 사이에는 모재의 가장자리를 둘러 절연재인 프리프레그가 위치되고, 상기 프리프레그의 내측에 해당되는 상기 전원공급부인 금속박막층과 모재의 금속박막층은 진공상태에서 서로 접촉됨을 특징으로 하는 인쇄회로기판의 비어홀 충진방법.
6. 제 4 항 또는 제 5 항에 있어서, 상기 충진층을 형성하기 위한 전해도금공정에서는 회로패턴이 다층으로 형성된 인쇄회로기판의 일측 외면의 회로패턴이 상기 코어부재의 전원공급부와 접촉되고 다층으로 형성된 인쇄회로기판의 타측 외면으로 개구된 비어홀이 노출되게 됨을 특징으로 하는 인쇄회로기판의 비어홀 충진방법.