KR100430726B1 - 티비지에이 반도체 패키지의 제조 방법 - Google Patents
티비지에이 반도체 패키지의 제조 방법 Download PDFInfo
- Publication number
- KR100430726B1 KR100430726B1 KR10-2002-0020783A KR20020020783A KR100430726B1 KR 100430726 B1 KR100430726 B1 KR 100430726B1 KR 20020020783 A KR20020020783 A KR 20020020783A KR 100430726 B1 KR100430726 B1 KR 100430726B1
- Authority
- KR
- South Korea
- Prior art keywords
- solder ball
- via hole
- tape
- holder
- semiconductor package
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000004065 semiconductor Substances 0.000 title abstract description 18
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 229910000679 solder Inorganic materials 0.000 claims abstract description 67
- 238000004140 cleaning Methods 0.000 claims abstract description 6
- 239000000126 substance Substances 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- 239000008367 deionised water Substances 0.000 claims description 3
- 229910021641 deionized water Inorganic materials 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 3
- 239000003960 organic solvent Substances 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 230000004907 flux Effects 0.000 description 7
- 239000003822 epoxy resin Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000003351 stiffener Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
본 발명은 방열기의 접지판에 형성된 비아홀에 솔더 볼을 안정적으로 안착시킬 수 있는 티비지에이 반도체 패키지의 제조 방법에 관해 개시한다.
개시된 본 발명의 티비지에이 반도체 패키지의 제조 방법은 방열기의 접지판에 볼랜드 영역을 개구시키는 비아홀을 가진 텝 테이프을 형성하는 단계와, 텝 테이프 상부 방향의 비아홀과 대응된 부분에 비아홀보다 작거나 같은 직경을 가진 제 1솔더볼을 진공흡착 방식으로 홀딩시키는 홀더를 장착하는 단계와, 홀더 내의 진공을 해제하여 비아홀에 제 1솔더 볼을 낙하 및 부착시키는 단계와, 제 1솔더 볼을 포함한 비아홀을 세정처리하는 단계와, 세정처리된 제 1솔더 볼을 포함한 비아홀에 적어도 제 1솔더 볼보다 큰 직경을 가진 제 2솔더볼을 부착하는 단계를 포함한다.
Description
본 발명은 반도체 패키지 제조 방법에 관한 것으로, 보다 상세하게는 방열기의 접지판(ground plane)에 형성된 비아홀(via hole)에 솔더 볼(solder ball)을 안정적으로 안착시킬 수 있는 티비지에이(TBGA:Tape Ball Grid Array) 반도체 패키지의 제조 방법에 관한 것이다.
반도체 패키지 제조 분야에서, TAB (tape automated bonding)을 적용하는 것이 공지되어 있다. 텝 테이프(TAB tape)는 소정의 회로 패턴이 그 위에 형성될 수 있도록 접착층과 절연층을 가진 테이프로서, 이것은 반도체 칩과 함께 방열판 상에 설치된다. 상기 반도체 칩의 본딩패드는 와이어 본딩을 통해서 상기 텝 테이프의 회로 패턴과 전기적으로 연결된다.
상기 텝 테이프와 방열판을 사용하는 소위 티비지에이 반도체 패키지는 높은 밀도의 회로를 수용할 수 있고, 전기적 특성이 우수하며, 열방출성이 높기 때문에, 컴퓨터 그래픽 카드, 게임기용 카드등과 같은 주문형 제품에 주로 사용된다.
통상적으로 티비지에이 반도체 패키지는 반도체 칩의 본딩패드와 와이어 본딩되는 회로패턴을 구비한 텝 테이프, 반도체 칩으로부터 발생되는 열을 외부로 방출시키는 방열판 및, 방열판과 텝 테이프 사이에 개재되는 접지판, 방열판 및 접지판을 부착시키기 위한 스티프너(stiffner)를 구비한다. 상기 방열판 및 접지판은 접착 테이프에 의해서 상호 접착된 상태로 유지된다. 티비지에이 반도체 패키지에 구비된 스티프너의 유무에 따라서 원-피스형(one-piece type) 또는 투-피스형(two-piecetype)으로 구분될 수 있다.
상기 접지판으로는 유리 에폭시 수지의 표면에 구리 피막이 형성되어 있는인쇄회로기판을 사용한다. 인쇄 배선판의 재료로서 사용되는 이러한 구리 피복 유리 에폭시 수지 기판은 그 부착면에 접착제가 이미 코팅되어 있는 동판을 유리 섬유에 에폭시 수지를 주입하여 형성된 소위 유리 에폭시 수지 기판에 고착하는 방법 또는 유리 에폭시 수지 프리프레그(prepreg)와 동판을 가열 압착해서 부착하는 방법에 의하여 제공된다.
이러한 종류의 구리 피복 유리 에폭시 수지 기판에 형성된 구리 코팅 층으로서 사용되는 동판은 소위 전해질 동판이며, 일반적으로 두께가 약 9 ㎛ 내지 35 ㎛인 동판이 주로 사용된다.
도 1a 내지 도 1b는 종래 기술에 따른 티비지에이 반도체 패키지의 제조 방법을 설명하기 위한 공정단면도이다.
종래 기술에 따른 티비지에이 반도체 패키지의 제조 방법은, 도 1a에 도시된 바와 같이, 접지판(100) 상에 볼랜드 영역(미도시)을 개구시키는 비아홀(103)을 가진 비아 패턴(via pattern)(102)(106)을 형성한다. 이때, 상기 비아 패턴은 폴리이미드 테이프(poly imide tape)(102)과 솔더 레지스트층(106)으로 구성된다. 이어, 상기 비아홀(103) 내부를 충전시키도록 솔더 페이스트(solder paste)(104)를 도포한다. 이때, 상기 솔더 페이스트(104)는 비아홀(103)과 이 후에 형성될 솔더 볼(110) 사이에 개재되어 이들 사이의 접착력을 향상시키기 위한 물질로서, 솔더(solder)와 플럭스(flux)의 혼합물로 이루어지므로 냉장 보관이 요구된다. 또한, 상기 솔더 페이스트 도포 작업 시 상온에서 8시간을 초과하지 않도록 해야 하며, 만약, 상기 도포 작업이 8시간을 초과할 경우에는 폐기 처분해야 하므로 필요한 양 만큼만 꺼내서 사용해야 한다.
그런 다음, 도 1b에 도시된 바와 같이, 상기 비아홀(103)을 충전시키는 솔더 페이스트(104)에 외부 단자로서의 역할을 하는 솔더 볼(110)을 안착시킨다. 이어, 상기 결과물에 패키지 신뢰성 조건(일정 온도, 습도 및 시간)을 실시한다. 이때, 일정 온도에서의 열신뢰성을 검사하는 방법으로 적외선 램프(infrared lamp)(미도시)를 이용할 수 있다.
도 2는 종래 기술에 따른 문제점을 도시한 공정단면도이다.
그러나, 종래의 기술에서는 비아홀과 솔더 볼 간의 접착제 역할을 하는 물질로 다량의 플럭스 성분이 함유된 솔더 페이스트를 사용함으로써, 일정 온도의 냉장 보관 해야 하는 번거로움 및 상온 작업시 짧은 라이프 타임(life time)을 가진 문제점이 있었다.
또한, 종래의 기술에서는 비아홀 내에 솔더 페이스트를 충전시킨 후에, 별도의 세정 공정없이 플럭스 찌꺼기 및 이물질(112)이 잔류된 상태의 솔더 페이스트에 솔더볼을 안착시킴으로써, 상기 잔류된 플럭스 찌꺼기 및 이물질이 솔더 페이스트와 솔더 볼 간의 결합을 방해하는 역할을 하였다. 그리고 상기 플럭스 찌꺼기 및 이물질이 잔류된 솔더 페이스트에 이후의 패키지 신뢰성 조건(일정 온도, 습도 및 시간)을 가하면 상기 플럭스 찌꺼기 및 이물질 내로 공기 중의 수분이 침투되고, 적외선 램프 통과 시, 도 2에 도시된 바와 같이, 상기 침투된 수분의 팽창 및 솔더 페이스트의 용적 조절이 쉽지 않음에 따라 솔더 페이스트(104)와 솔더 볼(110) 간의 결합이 약해져서 결국 솔더볼이 떨어지는 문제점이 있었다.
이에 본 발명은 상기 종래의 문제점을 해결하기 위해 안출된 것으로, 솔더 페이스트와 솔더 볼 간의 결합력을 증가시킬 수 있는 티비지에이 반도체 패키지의 제조 방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1b는 종래 기술에 따른 티비지에이 반도체 패키지의 제조 방법을 설명하기 위한 공정단면도.
도 2는 종래 기술에 따른 문제점을 도시한 공정단면도.
도 3a 내지 도 3c는 본 발명에 따른 티비지에이 반도체 패키지의 제조 방법을 설명하기 위한 공정단면도.
도 4는 본 발명에 따른 솔더볼을 홀딩하기 위한 홀더를 도시한 도면.
도면의 주요부분에 대한 부호의 설명
200. 접지판 202. 텝 테이프
203. 비아홀 204. 제 1솔더볼
206. 솔더 레지스트층 210, 제 2솔더볼
220. 케미컬 230. 홀더
231. 진공홀
상기 목적을 달성하기 위한 본 발명의 티비지에이 반도체 패키지의 제조 방법은 방열기의 접지판에 볼랜드 영역을 개구시키는 비아홀을 가진 텝 테이프을 형성하는 단계와, 텝 테이프 상부 방향의 비아홀과 대응된 부분에 비아홀보다 작거나 같은 직경을 가진 제 1솔더볼을 진공흡착 방식으로 홀딩시키는 홀더를 장착하는 단계와, 홀더 내의 진공을 해제하여 비아홀에 제 1솔더 볼을 낙하 및 부착시키는 단계와, 제 1솔더 볼을 포함한 비아홀을 세정처리하는 단계와, 세정처리된 제 1솔더 볼을 포함한 비아홀에 적어도 제 1솔더 볼보다 큰 직경을 가진 제 2솔더볼을 부착하는 단계를 포함한 것을 특징으로 한다.
상기 제 2솔더 볼을 형성한 다음에, 열신뢰성 검사를 실시하는 단계를 추가하며, 이때, 열신뢰성 검사는 적외선 램프를 이용하는 것을 포함한다.
또한, 상기 홀더는 계단 형상의 측면 프로파일을 가진 다수의 진공홀을 형성한 것을 포함한다.
상기 세정 처리는 유기용제 및 탈이온수 중 어느 하나의 케미컬액을 사용하는 것을 포함한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 3a 내지 도 3c는 본 발명에 따른 티비지에이 반도체 패키지의 제조 방법을 설명하기 위한 공정단면도이다. 또한, 도 4는 본 발명에 따른 솔더볼을 홀딩하기 위한 홀더를 도시한 도면이다.
본 발명의 반도체 패키지의 비아홀 제조 방법은, 도 3a에 도시된 바와 같이, 먼저, 볼랜드영역이 정의된 접지판(200)에 볼랜드 영역을 개구시키는 비아홀(203)을 가진 비아 패턴(202)(206)을 형성한다. 이때, 상기 비아 패턴은 폴리이미드 테이프(202)과 솔더 레지스트층(206)으로 구성된다.
이어, 도 4에 도시된 바와 같이, 상기 솔더 레지스트층 (206)을 포함한 접지판 상부 방향에 홀더(230)를 장착한다. 이때, 상기 홀더(230)는 제 1솔더 볼(204)을 진공으로 홀딩하는 기구로서, 상기 비아홀(203)과 대응된 부분에는 제 1솔더 볼 낙하가 용이하도록 계단 형상의 측면 프로파일을 가진 진공홀(231)이 형성된다. 또한, 상기 제 1솔더 볼(204)은 제 1솔더 볼의 재질로 6개월 이상 상온 보관이 가능하며 플럭스 성분이 함유되지 않은 솔더 재질의 고형 타입(sold type)으로서, 상기 비아홀(203)보다 작거나 같은 크기의 직경을 가진 것으로 채택하여 상기 비아홀(203) 내로의 인입이 용이하도록 한다.
그 다음, 상기 홀더(230) 내의 진공을 해제하여 상기 제 1솔더 볼(204)을 비아홀(203) 내로 낙하시킨다.
이 후, 도 3b에 도시된 바와 같이, 상기 제 1솔더 볼(204)을 포함한 비아홀(203)을 세정처리한다. 이때, 상기 세정 처리는 유기용제 및 탈이온수 중 어느 하나의 케미컬액(220)을 사용한다.
이어, 도 3c에 도시된 바와 같이, 상기 세정처리된 상기 제 1솔더 볼(204) 상에 제 2솔더 볼(210)을 안착시킨다. 이때, 상기 제 2솔더 볼(210)은 적어도 상기 제 1솔더 볼보다 큰 직경을 가진다. 그 다음, 상기 결과물을 적외선 램프(미도시)
에 통과시키어 열신뢰성 검사를 실시한다.
이상에서와 같이, 본 발명에서는 비아홀을 충전시키는 물질로서 6개월 이상 상온 보관이 가능하며 플럭스 성분이 함유되지 않은 솔더 재질의 고형 타입의 제 1솔더 볼을 이용하고, 또한 상기 제 1솔더 볼을 포함한 비아홀을 세정처리함으로써, 제 1솔더 볼과 이후의 공정에서 형성될 제 2솔더 볼 간의 결합력이 강화되어 제 2솔더 볼이 떨어지는 현상을 방지할 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
Claims (5)
- 방열기의 접지판에 볼랜드 영역을 개구시키는 비아홀을 가진 텝 테이프을 형성하는 단계와,상기 텝 테이프 상부 방향의 상기 비아홀과 대응된 부분에 상기 비아홀보다 작거나 같은 직경을 가진 제 1솔더볼을 진공흡착 방식으로 홀딩시키는 홀더를 장착하는 단계와,상기 홀더 내의 진공을 해제하여 상기 비아홀에 제 1솔더 볼을 낙하 및 부착시키는 단계와,상기 제 1솔더 볼을 포함한 비아홀을 세정처리하는 단계와,상기 세정처리된 제 1솔더 볼을 포함한 비아홀에 적어도 상기 제 1솔더 볼보다 큰 직경을 가진 제 2솔더 볼을 부착하는 단계를 포함한 것을 특징으로 하는 티비지에이 반도체 패키지의 제조 방법.
- 제 1항에 있어서, 상기 세정 처리는 유기용제 및 탈이온수 중 어느 하나의 케미컬액을 사용하는 것을 특징으로 하는 티비지에이 반도체 패키지의 제조 방법.
- 제 1항에 있어서, 상기 제 2솔더 볼을 형성한 다음에, 열신뢰성 검사를 실시하는 단계를 추가하는 것을 특징으로 하는 티비지에이 반도체 패키지의 제조 방법.
- 제 3항에 있어서, 상기 열신뢰성 검사는 적외선 램프를 이용하는 것을 특징으로 하는 티비지에이 반도체 패키지의 제조 방법.
- 제 1항에 있어서, 상기 홀더는 계단 형상의 측면 프로파일을 가진 다수의 진공홀을 가진 것을 특징으로 하는 티비지에이 반도체 패키지의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0020783A KR100430726B1 (ko) | 2002-04-17 | 2002-04-17 | 티비지에이 반도체 패키지의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0020783A KR100430726B1 (ko) | 2002-04-17 | 2002-04-17 | 티비지에이 반도체 패키지의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030082176A KR20030082176A (ko) | 2003-10-22 |
| KR100430726B1 true KR100430726B1 (ko) | 2004-05-10 |
Family
ID=32379220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0020783A KR100430726B1 (ko) | 2002-04-17 | 2002-04-17 | 티비지에이 반도체 패키지의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100430726B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08227869A (ja) * | 1995-02-21 | 1996-09-03 | Nec Kyushu Ltd | Ｉｃ洗浄装置 |
| KR20000006320A (ko) * | 1998-06-23 | 2000-01-25 | 가네꼬 히사시 | 솔더볼탑재장치및그방법 |
| KR20030018699A (ko) * | 2001-08-31 | 2003-03-06 | 학교법인 호서학원 | 반도체 패키지의 세척장치 |
-
2002
- 2002-04-17 KR KR10-2002-0020783A patent/KR100430726B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08227869A (ja) * | 1995-02-21 | 1996-09-03 | Nec Kyushu Ltd | Ｉｃ洗浄装置 |
| KR20000006320A (ko) * | 1998-06-23 | 2000-01-25 | 가네꼬 히사시 | 솔더볼탑재장치및그방법 |
| KR20030018699A (ko) * | 2001-08-31 | 2003-03-06 | 학교법인 호서학원 | 반도체 패키지의 세척장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030082176A (ko) | 2003-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6396136B2 (en) | Ball grid package with multiple power/ground planes | |
| KR20010072583A (ko) | 적층화 집적 회로 패키지 | |
| US20070138627A1 (en) | Heat spreader and package structure utilizing the same | |
| US20070090506A1 (en) | Interposer for compliant interfacial coupling | |
| US5731636A (en) | Semiconductor bonding package | |
| US5841198A (en) | Ball grid array package employing solid core solder balls | |
| US20020175410A1 (en) | BGA substrate via structure | |
| US6403401B1 (en) | Heat spreader hole pin 1 identifier | |
| US6395995B1 (en) | Apparatus for coupling integrated circuit packages to bonding pads having vias | |
| US20080315367A1 (en) | Wiring substrate | |
| JP2606603B2 (ja) | 半導体装置及びその製造方法及びその実装検査方法 | |
| US8102046B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6320136B1 (en) | Layered printed-circuit-board and module using the same | |
| US20060011383A1 (en) | Multi-layered circuit board assembly | |
| US7838333B2 (en) | Electronic device package and method of manufacturing the same | |
| US20020063331A1 (en) | Film carrier semiconductor device | |
| KR100430726B1 (ko) | 티비지에이 반도체 패키지의 제조 방법 | |
| US6492715B1 (en) | Integrated semiconductor package | |
| KR100424324B1 (ko) | 티비지에이 반도체 패키지의 제조 방법 | |
| JP2970548B2 (ja) | 半導体装置 | |
| US6541853B1 (en) | Electrically conductive path through a dielectric material | |
| JPH08191128A (ja) | 電子装置 | |
| JP2930057B2 (ja) | Ｂｇａ型半導体装置 | |
| JPH11251365A (ja) | 電極群を有する部材の製造法 | |
| JPH08167676A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130409 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20140320 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160411 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20170413 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20180413 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20190411 Year of fee payment: 16 |