KR100424324B1 - 티비지에이 반도체 패키지의 제조 방법 - Google Patents

티비지에이 반도체 패키지의 제조 방법 Download PDF

Info

Publication number
KR100424324B1
KR100424324B1 KR10-2002-0016656A KR20020016656A KR100424324B1 KR 100424324 B1 KR100424324 B1 KR 100424324B1 KR 20020016656 A KR20020016656 A KR 20020016656A KR 100424324 B1 KR100424324 B1 KR 100424324B1
Authority
KR
South Korea
Prior art keywords
solder
stencil mask
manufacturing
tape
semiconductor package
Prior art date
Application number
KR10-2002-0016656A
Other languages
English (en)
Other versions
KR20030077778A (ko
Inventor
하승원
이희봉
김근식
이구홍
Original Assignee
주식회사 칩팩코리아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 칩팩코리아 filed Critical 주식회사 칩팩코리아
Priority to KR10-2002-0016656A priority Critical patent/KR100424324B1/ko
Publication of KR20030077778A publication Critical patent/KR20030077778A/ko
Application granted granted Critical
Publication of KR100424324B1 publication Critical patent/KR100424324B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 솔더 볼(solder ball)을 방열기의 접지판에 형성된 비아홀(via
hole)에 안정적으로 안착시킬 수 있는 티비지에이(Tape Ball Grid Array) 반도체 패키지(semiconductor package)의 제조 방법에 관해 개시한다.
개시된 본 발명의 티비지에이 반도체 패키지의 제조 방법은 도전성의 베이스에 볼랜드 영역을 개구시키는 비아홀을 가진 텝 테이프를 형성하는 단계와, 텝 테이프를 포함한 베이스 상에 비아홀과 대응된 부분을 노출시키는 스텐실 마스크를 제작하는 단계와, 스텐실 마스크 위에 솔더를 올려 놓고 압착 및 프린팅 공정을 차례로 진행하여 비아홀을 충전시키는 솔더층을 형성하는 단계와, 스텐실 마스크를 제거하는 단계와, 결과물을 세정 처리하는 단계와, 세정 처리된 솔더층에 솔더 볼을 안착시키는 단계를 포함한다.

Description

티비지에이 반도체 패키지의 제조 방법{method for manufacturing tbga semiconductor package}
본 발명은 반도체 패키지 제조 방법에 관한 것으로, 보다 상세하게는 방열기의 접지판에 형성된 비아홀에 솔더 볼을 안정적으로 안착시킬 수 있는 티비지에이 (Tape Ball Grid Array) 반도체 패키지(semiconductor package)의 제조 방법에 관한 것이다.
반도체 패키지 제조 분야에서, TAB (tape automated bonding)을 적용하는 것이 공지되어 있다. 텝 테이프(TAB tape)는 소정의 회로 패턴이 그 위에 형성될 수 있도록 접착층과 절연층을 가진 테이프로서, 이것은 반도체 칩과 함께 방열판 상에 설치된다. 상기 반도체 칩의 본딩패드는 와이어 본딩을 통해서 상기 텝 테이프의 회로 패턴과 전기적으로 연결된다.
상기 텝 테이프와 방열판을 사용하는 소위 티비지에이 반도체 패키지는 높은 밀도의 회로를 수용할 수 있고, 전기적 특성이 우수하며, 열방출성이 높기 때문에, 컴퓨터 그래픽 카드, 게임기용 카드등과 같은 주문형 제품에 주로 사용된다.
통상적으로 티비지에이 반도체 패키지는 반도체 칩의 본딩패드와 와이어 본딩되는 회로패턴을 구비한 텝 테이프, 반도체 칩으로부터 발생되는 열을 외부로 방출시키는 방열판 및, 방열판과 텝 테이프 사이에 개재되는 접지판, 방열판 및 접지판을 부착시키기 위한 스티프너(stiffner)를 구비한다. 상기 방열판 및 접지판은 접착 테이프에 의해서 상호 접착된 상태로 유지된다. 티비지에이 반도체 패키지에 구비된 스티프너의 유무에 따라서 원-피스형(one-piece type) 또는 투-피스형(two-piecetype)으로 구분될 수 있다.
상기 접지판으로는 유리 에폭시 수지의 표면에 구리 피막이 형성되어 있는 인쇄회로기판을 사용한다. 인쇄 배선판의 재료로서 사용되는 이러한 구리 피복 유리 에폭시 수지 기판은 그 부착면에 접착제가 이미 코팅되어 있는 동판을 유리 섬유에 에폭시 수지를 주입하여 형성된 소위 유리 에폭시 수지 기판에 고착하는 방법 또는 유리 에폭시 수지 프리프레그(prepreg)와 동판을 가열 압착해서 부착하는 방법에 의하여 제공된다.
이러한 종류의 구리 피복 유리 에폭시 수지 기판에 형성된 구리 코팅 층으로서 사용되는 동판은 소위 전해질 동판이며, 일반적으로 두께가 약 9 ㎛ 내지 35 ㎛인 동판이 주로 사용된다.
도 1a 내지 도 1b는 종래 기술에 따른 티비지에이 반도체 패키지의 제조 방법을 설명하기 위한 공정단면도이다.
종래 기술에 따른 티비지에이 반도체 패키지의 제조 방법은, 도 1a에 도시된 바와 같이, 방열기의 접지판(100) 상에 볼랜드 영역(미도시)을 개구시키는 비아홀(103)을 가진 비아 패턴(via pattern)(102)(106)을 형성한다. 이때, 상기 비아 패턴은 폴리이미드 테이프(poly imide tape)(102)과 솔더 레지스트층(solder resist layer)(106)으로 구성된다. 이어, 상기 비아홀(103) 내부를 충전시키도록 솔더 페이스트(solder paste)(104)를 도포한다. 이때, 상기 솔더 페이스트(104)는 비아홀(103)과 이 후에 형성될 솔더 볼(110) 사이에 개재되어 이들 사이의 접착력을 향상시키기 위한 물질로서, 솔더(solder)와 플럭스(flux)의 혼합물로 이루어지므로 냉장 보관이 요구된다. 또한, 상기 솔더 페이스트 도포 작업 시 상온에서 4시간을 초과하지 않도록 해야 하며, 만약, 상기 도포 작업이 8시간을 초과할 경우에는 폐기 처분해야 하므로 필요한 양 만큼만 꺼내서 사용해야 한다.
그런 다음, 도 1b에 도시된 바와 같이, 상기 비아홀(103)을 충전시키는 솔더 페이스트(104)에 외부 단자로서의 역할을 하는 솔더 볼(110)을 안착시킨다. 이어, 상기 결과물에 패키지 신뢰성 조건(일정 온도, 습도 및 시간)을 실시한다. 이때, 일정 온도에서의 열신뢰성을 검사하는 방법으로 적외선 램프(infrared lamp)(미도시)를 이용할 수 있다.
도 2는 종래 기술에 따른 문제점을 도시한 공정단면도이다.
그러나, 종래의 기술에서는 비아홀과 솔더 볼 간의 접착제 역할을 하는 물질로 다량의 플럭스 성분이 함유된 솔더 페이스트를 사용함으로써, 일정 온도의 냉장 보관 해야 하는 번거로움 및 상온 작업시 짧은 라이프 타임(life time)을 가진 문제점이 있었다.
또한, 종래의 기술에서는 비아홀 내에 솔더 페이스트를 충전시킨 후에, 별도의 세정 공정없이 플럭스 찌꺼기 및 이물질(112)이 잔류된 상태의 솔더 페이스트에 솔더볼을 안착시킴으로써, 상기 잔류된 플럭스 찌꺼기 및 이물질이 솔더 페이스트와 솔더 볼 간의 결합을 방해하는 역할을 하였다. 그리고 상기 플럭스 찌꺼기 및 이물질이 잔류된 솔더 페이스트에 이후의 패키지 신뢰성 조건(일정 온도, 습도 및 시간)을 가하면 상기 플럭스 찌꺼기 및 이물질 내로 공기 중의 수분이 침투되고, 적외선 램프 통과 시, 도 2에 도시된 바와 같이, 상기 침투된 수분의 팽창 및 솔더 페이스트의 용적 조절이 쉽지 않음에 따라 솔더 페이스트와 솔더 볼 간의 결합이 약해져서 결국 솔더볼이 떨어지는 문제점이 있었다.
이에 본 발명은 상기 종래의 문제점을 해결하기 위해 안출된 것으로, 비아홀 내의 솔더 페이스트와 솔더 볼 간의 결합력을 증가시킬 수 있는 티비지에이 반도체 패키지의 제조 방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1b는 종래 기술에 따른 티비지에이 반도체 패키지의 제조 방법을 설명하기 위한 공정단면도.
도 2는 종래 기술에 따른 문제점을 도시한 공정단면도.
도 3a 내지 도 3c는 본 발명에 따른 티비지에이 반도체 패키지의 제조 방법을 설명하기 위한 공정단면도.
도면의 주요부분에 대한 부호의 설명
200. 접지판 202. 폴리 이미드 테이프
203. 비아홀 204. 솔더층
206. 솔더 레지스트층 210. 솔더 볼
220. 케미컬 240. 스텐실 마스크
242. 압착기
상기 목적을 달성하기 위한 본 발명의 티비지에이 반도체 패키지의 제조 방법은 도전성의 베이스에 볼랜드 영역을 개구시키는 비아홀을 가진 텝 테이프를 형성하는 단계와, 텝 테이프를 포함한 베이스 상에 비아홀과 대응된 부분을 노출시키는 스텐실 마스크를 제작하는 단계와, 스텐실 마스크 위에 솔더를 올려 놓고 압착 및 프린팅 공정을 차례로 진행하여 비아홀을 충전시키는 솔더층을 형성하는 단계와, 스텐실 마스크를 제거하는 단계와, 결과물을 세정 처리하는 단계와, 세정 처리된 솔더층에 솔더 볼을 안착시키는 단계를 포함한 것을 특징으로 한다.
상기 스텐실 마스크의 재질로는 스텐리스 및 금속합금 중 어느 하나를 이용하는 것을 포함한다.
상기 솔더는 Sn계열의 솔더 페이스트 및 솔더 볼 중 어느 하나를 사용하는 것을 포함한다.
상기 세정 처리는 유기용제 및 탈이온수 중 어느 하나의 케미컬을 사용하는 것을 포함한다.
상기 솔더 볼을 형성한 다음에, 적외선 램프를 이용한 열신뢰성 검사를 실시하는 단계를 추가하는 것을 포함한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 3a 내지 도 3c는 본 발명에 따른 티비지에이 반도체 패키지의 제조 방법을 설명하기 위한 공정단면도이다.
본 발명의 티비지에이 반도체 패키지의 제조 방법은, 도 3a에 도시된 바와 같이, 먼저, 접지판(200)에 볼랜드 영역을 개구시키는 비아홀(203)을 가진 비아 패턴(102)(106)을 형성한다. 이때, 상기 비아 패턴은 폴리이미드 테이프(202)와 솔더 레지스트층(206)을 포함한다.
이어, 상기 구조의 접지판(200) 상에 상기 비아홀(203)과 대응된 부분을 노출시키는 스텐실 마스크(stensil mask)(240)를 제작한 후, 교반된 솔더(244)를 상기 스텐실 마스크(240) 위에 올려 놓고 압착기를 이용하여 균일하게 프린팅하여 비아홀(202)을 충전시키는 솔더층(204)을 형성한다. 이때, 상기 솔더(244)의 재질은 Sn 계열의 솔더 페이스트 또는 솔더 볼 중 어느 하나를 이용한다. 또한, 상기 스텐실 마스크(240) 제작 시, 스텐실 마스크(240)와 접지판(200)과의 정확한 위치 정렬을 실시한다.
그 다음, 상기 스텐실 마스크를 제거하고 나서, 도 3b에 도시된 바와 같이, 상기 솔더층(204)을 포함한 접지판을 세정 처리한다. 이때, 상기 세정 처리는 상기 솔더층(204)에 잔류되는 플럭스 찌꺼기 및 이물질을 제거하기 위한 것으로서, 유기용제 또는 탈이온수(deionized water)의 케미컬액(220)을 이용한다.
이 후, 도 3c에 도시된 바와 같이, 상기 세정 처리된 솔더층(204)에 솔더 볼(210)을 안착시킨다. 이어, 상기 결과물을 적외선 램프(미도시)에 통과시키어 솔더 볼(210)에 대한 열신뢰성 검사를 실시한다.
따라서, 본 발명에서는 솔더층에 잔류된 플럭스 찌꺼기 및 이물질을 세정 처리에 의해 제거한 후, 세정처리된 솔더층에 솔더 볼을 안착시킴으로써, 적외선 램프를 통과시키어도 플럭스 찌꺼기 및 이물질로 인한 수분 팽창에 의해 솔더층과 솔더 볼 간의 결합이 약화되는 현상이 발생하지 않는다. 따라서, 솔더층 표면으로부터 솔더 볼이 떨어지는 현상을 막을 수 있다.
이상에서와 같이, 본 발명에서는 스텐실 마스크를 이용하여 비아홀을 충전시키는 솔더층을 형성한 후, 상기 솔더층을 포함한 결과물을 세정 처리하여 솔더층에 잔류되는 플럭스 찌꺼기 및 이물질을 제거함으로써, 플럭스 찌꺼기 및 이물질로 인한 수분 팽창에 의해 솔더층과 솔더 볼 간의 결합이 약화되는 것을 방지할 수 있다. 따라서, 본 발명에서는 솔더층 표면으로부터 솔더 볼이 떨어지는 현상을 막을 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (6)

  1. 도전성의 베이스에 볼랜드 영역을 개구시키는 비아홀을 가진 텝 테이프를 형성하는 단계와,
    상기 텝 테이프를 포함한 베이스 상에 상기 비아홀과 대응된 부분을 노출시키는 스텐실 마스크를 제작하는 단계와,
    스텐실 마스크 위에 솔더를 올려 놓고 압착 및 프린팅 공정을 차례로 진행하여 상기 비아홀을 충전시키는 솔더층을 형성하는 단계와,
    상기 스텐실 마스크를 제거하는 단계와,
    상기 결과물을 세정 처리하는 단계와,
    상기 세정 처리된 솔더층에 솔더 볼을 안착시키는 단계를 포함한 것을 특징으로 하는 티비지에이 반도체 패키지의 제조 방법.
  2. 제 1항에 있어서, 상기 세정 처리는 유기용제 및 탈이온수 중 어느 하나의 케미컬액을 사용하는 것을 특징으로 하는 티비지에이 반도체 패키지의 제조 방법.
  3. 제 1항에 있어서, 상기 솔더 볼을 형성한 다음에, 열신뢰성 검사를 실시하는 단계를 추가하는 것을 특징으로 하는 티비지에이 반도체 패키지의 제조 방법.
  4. 제 3항에 있어서, 상기 열신뢰성 검사는 적외선 램프를 이용하는 것을 특징으로 하는 티비지에이 반도체 패키지의 제조 방법.
  5. 제 1항에 있어서, 상기 솔더는 Sn계열의 솔더 페이스트 및 솔더 볼 중 어느 하나를 사용하는 것을 특징으로 하는 티비지에이 반도체 패키지의 제조 방법.
  6. 제 1항에 있어서, 상기 스텐실 마스크의 재질로는 스텐리스 및 금속합금 중 어느 하나를 이용한 것을 특징으로 하는 티비지에이 반도체 패키지의 제조 방법.
KR10-2002-0016656A 2002-03-27 2002-03-27 티비지에이 반도체 패키지의 제조 방법 KR100424324B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0016656A KR100424324B1 (ko) 2002-03-27 2002-03-27 티비지에이 반도체 패키지의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0016656A KR100424324B1 (ko) 2002-03-27 2002-03-27 티비지에이 반도체 패키지의 제조 방법

Publications (2)

Publication Number Publication Date
KR20030077778A KR20030077778A (ko) 2003-10-04
KR100424324B1 true KR100424324B1 (ko) 2004-03-25

Family

ID=32376803

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0016656A KR100424324B1 (ko) 2002-03-27 2002-03-27 티비지에이 반도체 패키지의 제조 방법

Country Status (1)

Country Link
KR (1) KR100424324B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05144995A (ja) * 1991-11-18 1993-06-11 Matsushita Electric Works Ltd 半導体パツケージ
KR970013286A (ko) * 1995-08-30 1997-03-29 김광호 볼 그리드 어레이 반도체 패키지의 제조 방법
KR980006157A (ko) * 1996-06-21 1998-03-30 황인길 반도체패키지의 구조 및 제조방법
US6229210B1 (en) * 1998-12-04 2001-05-08 Mcms, Inc. Device and method for attaching and soldering pre-formed solder spheres to the ball grid array (BGA) integrated circuit package attachment sites in high volume
KR20010081596A (ko) * 2000-02-17 2001-08-29 윤종용 세정장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05144995A (ja) * 1991-11-18 1993-06-11 Matsushita Electric Works Ltd 半導体パツケージ
KR970013286A (ko) * 1995-08-30 1997-03-29 김광호 볼 그리드 어레이 반도체 패키지의 제조 방법
KR980006157A (ko) * 1996-06-21 1998-03-30 황인길 반도체패키지의 구조 및 제조방법
US6229210B1 (en) * 1998-12-04 2001-05-08 Mcms, Inc. Device and method for attaching and soldering pre-formed solder spheres to the ball grid array (BGA) integrated circuit package attachment sites in high volume
KR20010081596A (ko) * 2000-02-17 2001-08-29 윤종용 세정장치

Also Published As

Publication number Publication date
KR20030077778A (ko) 2003-10-04

Similar Documents

Publication Publication Date Title
US8405229B2 (en) Electronic package including high density interposer and circuitized substrate assembly utilizing same
US6816385B1 (en) Compliant laminate connector
US7619317B2 (en) Carrier structure for semiconductor chip and method for manufacturing the same
KR20010072583A (ko) 적층화 집적 회로 패키지
US8245392B2 (en) Method of making high density interposer and electronic package utilizing same
JPH10256315A (ja) 半導体チップ付着パッドおよび形成方法
US20090095508A1 (en) Printed circuit board and method for manufacturing the same
WO1990010951A1 (en) Electronic device for managing and dissipating heat and for improving inspection and repair, and method of manufacture thereof
US5841198A (en) Ball grid array package employing solid core solder balls
US5109601A (en) Method of marking a thin film package
US7036712B2 (en) Methods to couple integrated circuit packages to bonding pads having vias
US6403401B1 (en) Heat spreader hole pin 1 identifier
US6538209B1 (en) Substrate for mounting semiconductor element having circuit patterns, and an insulating layer made of photosensitive and thermally-melting type adhesive resin
US20060097400A1 (en) Substrate via pad structure providing reliable connectivity in array package devices
JPH11260954A (ja) 半導体装置およびその製造方法
US4965700A (en) Thin film package for mixed bonding of chips
KR100424324B1 (ko) 티비지에이 반도체 패키지의 제조 방법
JP3925752B2 (ja) バンプ付き配線基板及び半導体パッケ−ジの製造法
US6492715B1 (en) Integrated semiconductor package
JP4589519B2 (ja) 半導体回路部品の製造方法
JP2007110095A (ja) 電子部品内蔵基板及びその製造方法
US20080212301A1 (en) Electronic part mounting board and method of mounting the same
JP2001077518A (ja) 電子部品実装プリント基板および電子部品取り外し方法
KR100374075B1 (ko) 전자부품 실장용 필름캐리어 테이프 및 그 제조방법
JP2000031630A (ja) 半導体集積回路素子と配線基板との接続構造

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130117

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140311

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150226

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160224

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170307

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20190227

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 17