KR100428675B1 - Apparatus for transmitting tone by using frequency processing option in electronic switch board - Google Patents
Apparatus for transmitting tone by using frequency processing option in electronic switch board Download PDFInfo
- Publication number
- KR100428675B1 KR100428675B1 KR10-1999-0052395A KR19990052395A KR100428675B1 KR 100428675 B1 KR100428675 B1 KR 100428675B1 KR 19990052395 A KR19990052395 A KR 19990052395A KR 100428675 B1 KR100428675 B1 KR 100428675B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- beep
- unit
- outputting
- rom
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/02—Calling substations, e.g. by ringing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
- H04M2201/12—Counting circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
- H04M2201/34—Microprocessors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
- H04M2201/36—Memories
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Devices For Supply Of Signal Current (AREA)
Abstract
본 발명은 신호음데이터의 기본주파수만을 저장하는 롬과; 상기 롬에 저장된 기본주파수의 신호음 데이터를 읽고, 상기 선두번지 지시부가 가리키는 각 신호음 데이터를 상기 카운터의 계수신호에 따라 출력하는 램과; 상기 램으로부터 입력되는 신호음 데이터를 일시적으로 저장하였다가 프로세서부로 출력하는 복수개의 버퍼부와, 상기 버퍼부에 일시저장되는 각 신호음 데이터를 출력하는 옵션 저장부와, 상기 복수개의 버퍼부에서 출력되는 신호음 데이터를 상기 옵션 저장부의 주파수 처리옵션에 따라 처리하여 출력하는 프로세서부와, 상기 프로세서부에서 출력되는 신호음 데이터를 특정 압축/신장방식에 따라 압축/신장하여 출력하는 데이터 압축/신장 변환부로 구성된 주파수 처리부로 구성되어, 롬으로부터 램이 기본 주파수의 신호음 데이터를 읽어 들여 신호음 데이터를 빠른 속도로 처리하고 주파수 처리부에서 타임 슬롯별로 다양한 로직을 갖는 프로세스를 선택하게 됨으로써 기본 주파수를 조합하여 다양한 신호음을 발생시켜 송출할 수 있게 되는 것이다.The present invention is a ROM for storing only the fundamental frequency of the beep data; A RAM for reading the beep data of the fundamental frequency stored in the ROM and outputting each beep data indicated by the head address indicating unit according to the count signal of the counter; A plurality of buffers temporarily storing the beep data input from the RAM and outputting the beep data to a processor unit, an option storage unit for outputting each beep data temporarily stored in the buffer unit, and a beep signal output from the plurality of buffer units A frequency processing unit including a processor unit for processing data according to a frequency processing option of the option storage unit and outputting the data; The RAM reads the beep data of the fundamental frequency from the ROM, processes the beep data at high speed, and selects a process having various logics for each time slot in the frequency processing unit, thereby generating and transmitting various beeps by combining the fundamental frequencies. What can be done The.
Description
본 발명은 전자교환기(Electronic Switch Board)의 신호음(Tone) 송출에 관한 것으로, 특히 TDX-10, TDX-10A, STAREX-TX1 및 STAREX-TX1A와 같은 전자교환기에서 기본 주파수를 조합하여 각종 신호음을 발생시킴으로써 적은 메모리 용량으로 다양한 톤(Tone)을 송출하기에 적합하도록 한 전자교환기의 주파수 처리 옵션을 이용한 신호음 송출장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the transmission of tones of electronic switch boards. In particular, various kinds of tones are generated by combining fundamental frequencies in electronic exchanges such as TDX-10, TDX-10A, STAREX-TX1, and STAREX-TX1A. The present invention relates to an apparatus for transmitting a tone using a frequency processing option of an electronic exchange which is adapted to transmit various tones with low memory capacity.
일반적으로 R2MFC(R2 Multi Frequency Compelled)는 전자교환기의 국간 신호방식으로써 6개의 주파수중 2개의 주파수를 합성시켜 하나의 R2 디지트를 구성하며, 신호진행 방향에 따라 순방향 신호(Forward)와 역방향 신호(Backward)로 구분된다.In general, R2MFC (R2 Multi Frequency Compelled) is an inter-station signaling method of an electronic exchange, which combines two frequencies of six frequencies to form one R2 digit, and forward and backward signals according to the signal progress direction. ).
그리고 DTMF(Dual Tone Multi Frequency)는 주로 유선 가입자와 교환기간의 통신에 사용되는 신호방식으로써 0~9까지의 수와 '*' 및 '#'을 사용하며, 'A', 'B', 'C' 및 'D'는 현재 사용하지 않는다. 이러한 DTMF 방식은 기본적인 8개의 주파수에서 두 개의 주파수를 합성시켜 하나의 디지트를 구성하게 된다.And DTMF (Dual Tone Multi Frequency) is mainly used for communication between wired subscribers and exchange periods. It uses numbers from 0 to 9, '*' and '#', and 'A', 'B', ' C 'and' D 'are not currently used. This DTMF method combines two frequencies from the basic eight frequencies to form one digit.
또한 CCT(Continuity Check Tone)는 국간 선로시험에 사용되는 신호음으로써 두 개의 주파수를 이용하며, U-Law 및 A-Law는 데이터 압축/신장 방식이다.In addition, CCT (Continuity Check Tone) uses two frequencies as the signal used for line test between stations, and U-Law and A-Law are data compression / extension.
더불어 가청 신호음(Audible Tone, 또는 가청톤)은 호(Call)의 진행 상황을 가입자에게 알려주기 위한 신호음으로써 발신음, 화중음, 호출음 등 여러 가지 신호음이 있다. 이러한 가청 신호음에 사용되는 주파수는 각 톤마다 다양하며 일정한 주기를 갖고 On/Off를 반복하기도 한다.In addition, audible tones (audible tones, or audible tones) are signals for informing subscribers of call progress, and there are various tones such as dial tone, call tone, and ring tone. The frequency used for these audible tones varies for each tone, and on / off may be repeated at regular intervals.
그래서 TDX-10A와 같은 전자교환기는 R2MFC 방식을 사용하여 다양한 신호음을 상대국으로 송출하게 된다. 이러한 R2MFC방식을 이용하는 전자교환기에 사용되는 신호음은 각각 R2MFC 순방향에 16개, R2MFC 역방향에 16개, DTMF에 16개, CCT에 3개 및 각종 가청 신호음이다. 따라서 교환국간 신호교환을 위해서는 가청 신호음을 제외하고 기본적으로 51개의 신호음이 필요하다.Therefore, an electronic exchange such as TDX-10A sends out various tones to the other station using R2MFC method. The beeper used in the electronic exchange using the R2MFC system is 16 in the R2MFC forward, 16 in the R2MFC reverse, 16 in the DTMF, 3 in the CCT, and various audible tones. Therefore, 51 beeps are basically required except for audible tones for exchange of signals between exchanges.
이하, 종래 기술에 의한 전자교환기의 신호음 송출장치의 구성과 동작을 설명한다.Hereinafter, the configuration and operation of the signal transmission apparatus of the electronic exchange according to the prior art will be described.
먼저, 도1은 종래의 전자교환기의 신호음 송출장치의 블럭구성도이다.First, Fig. 1 is a block diagram of a signal transmission apparatus of a conventional electronic exchange.
이에 도시된 바와 같이 종래의 송출장치는, 입력되는 클럭(Clock)신호를 계수하여 출력하는 카운터부(Counter)(11)와; 롬(ROM, Read Only Memory)(13)에 저장된 신호음 데이터의 선두번지를 가리키는 선두번지 지시부(12)와; 상기 선두번지 지시부(12)가 가리키는 각 신호음 데이터를 상기 카운터부(11)의 계수신호에 따라 출력하는 롬(13)과; 상기 롬(13)에서 출력되는 신호음 데이터를 일시저장하였다가 출력하는 복수개의 플립플롭부(Flip Flop)(14)와; 상기 복수개의 플립플롭부(14)에서 각각 출력되는 병렬의 신호음 데이터를 직렬데이터로 변환시키는 복수개의 P/S 변환부(15)로 구성된다.As shown in the drawing, a conventional transmitter includes a counter 11 for counting and outputting an input clock signal; A head address indicating section 12 indicating a head address of the beep data stored in a ROM (ROM, Read Only Memory) 13; A ROM (13) for outputting each beep data indicated by the head address indicating section (12) in accordance with the count signal of the counter section (11); A plurality of flip flops 14 temporarily storing and outputting the beep data output from the ROM 13; And a plurality of P / S converters 15 for converting parallel beep data output from the plurality of flip-flop units 14 into serial data.
이와 같은 구성에 따른 장치의 동작을 설명하면 다음과 같다.Referring to the operation of the device according to such a configuration as follows.
우선, 롬(13)에는 신호음의 PCM 데이터가 저장된다.First, the ROM 13 stores PCM data of a beep tone.
그러면 선두번지 지시부(12)는 롬(13)의 상위 6 비트로써 신호음 데이터의 선두번지를 가리킨다. 이렇게 상위 6비트를 신호음 블록에 할당하게 되면, 신호음에 할당되는 메모리 블록은 최대개의 신호음까지 지원할 수 있게 된다. 그리고 롬(13)의 메모리 블록에서 하위 11 비트를 이용하여 신호음 데이터의 디지트를 구성함으로써 각 신호음 데이터는바이트(Byte)로 구성되어 진다. 즉, 롬(13)에는 각 신호음의 PCM(Pulse Code Modulation) 데이터가 저장되어 있고, 이러한 신호음 데이터의 각각은 2048 바이트로 구성되는 것이다.The head address indicating section 12 then indicates the head address of the beep data as the upper six bits of the ROM 13. When the upper 6 bits are allocated to the beep block, the memory block allocated to the beep sound is maximum. Up to four beeps can be supported. Then, by configuring the digit of the beep data using the lower 11 bits in the memory block of the ROM 13, each beep data is It is composed of bytes. In other words, the PCM (Pulse Code Modulation) data of each beep is stored in the ROM 13, and each of these beep data is composed of 2048 bytes.
그래서 8KHz의 클럭신호에 따라 동작하는 카운터부(11)는 롬(13)에 저장된 각 신호음 블록의 디지트를 가리킴으로써 클럭신호의 상승 에지(Rising Edge)마다 각 신호음 데이터가 출력되도록 한다.Thus, the counter unit 11 operating according to the clock signal of 8 KHz indicates the digit of each beep block stored in the ROM 13 so that each beep data is output at each rising edge of the clock signal.
즉, 카운터부(11)는 2048 카운터를 이용하여 신호음 데이터가 한 바이트씩 출력되도록 한다. 이때 카운터부(11)는 도면에 도시되지 않은 0번 채널의 시작을 나타내는 프레임 동기화 신호(Frame Synchronization, FS)에 따라 동기되어 8KHz의 클럭신호에 따라 동작하게 된다.That is, the counter unit 11 outputs the beep data one byte by using a 2048 counter. At this time, the counter 11 is synchronized with a frame synchronization signal (Frame Synchronization, FS) indicating the start of channel 0 (not shown) and operates according to a clock signal of 8 KHz.
그러면 선두번지 지시부(12)는 카운터부(11)로 입력되는 클럭신호의 한 주기동안 신호음 데이터가 저장된 최대 64개의 메모리 블록을 지정하게 된다. 예를 들어 0번 채널에 신호음 0번, 1번 채널에 신호음 1번, ....., 63번 채널에 신호음 63번을 각각 송출해야 한다면, 8KHz의 클럭신호의 각 상승 에지(Rising edge)에서 선두번지 지시부(12)가 각 신호음 데이터의 디지트를 각각 디지트 0번에서 디지트 63번까지 가리켜 나가게 된다. 이에 따라 클럭신호의 한 주기동안 64개의 신호음 데이터를 지정하여야 하기 때문에 선두번지 지시부(12)는 512KHz(8KHz*64=512KHz)의주기로써 동작하게 된다.Then, the head address indicating unit 12 designates up to 64 memory blocks in which the beep data is stored for one period of the clock signal input to the counter unit 11. For example, if you need to send out beep 0 to channel 0, beep 1 to channel 1, ....., 63 beep to channel 63, each rising edge of 8KHz clock signal The head address indicating section 12 indicates the digits of each beep data from digit 0 to digit 63, respectively. Accordingly, since 64 beep data must be designated during one cycle of the clock signal, the head address indicating unit 12 operates at a cycle of 512 KHz (8 KHz * 64 = 512 KHz).
이렇게 클럭신호의 최초 한 주기동안 신호음 블록의 64개 채널에 대한 첫 번째 디지트들이 읽혀진다. 이어서 클럭신호의 다음 번 주기에서 카운터부(11)는 계수를 1만큼 누산하고 신호음 블록의 64개 채널에 대한 두 번째 디지트가 읽혀진다. 클럭신호가 2048번 계수되어 64개 채널에 대한 전체의 신호음 데이터가 읽혀져서 매번 읽을 때마다 출력된 데이터는 복수개의 플립플롭부(14)로 출력되는 것이다.In this way, the first digits of the 64 channels of the beep block are read during the first period of the clock signal. Subsequently, in the next period of the clock signal, the counter unit 11 accumulates the coefficient by one and the second digit for the 64 channels of the beep block is read. The clock signal is counted 2048 times so that the entire beep data for 64 channels is read, and the outputted data is output to the plurality of flip-flop units 14 each time.
그리고 복수개의 플립플롭부(14)는 상기와 같은 과정으로 롬(13)에서 출력되는 신호음 데이터를 미리 래치(Latch)하고 있다가 출력 활성화신호(Output Enable)에 따라 복수개의 P/S 변환부(15)로 각각 출력하게 된다. 이때 상기 신호음 데이터는 병렬의 데이터로 구성되어 있으므로 복수개의 P/S 변환부(15)에서 복수개의 플립플롭부(14)로부터 출력되는 병렬의 신호음 데이터를 직렬신호로 변환시켜 각 전송로(TX0,..,TXn)를 통해 상대국으로 송출하게 되는 것이다.In addition, the plurality of flip-flop units 14 latch the tone data output from the ROM 13 in the same manner as described above, and then, according to the output enable signal, the plurality of P / S converters ( 15) respectively. At this time, since the beep data is composed of parallel data, the parallel beep data output from the plurality of flip-flop units 14 in the plurality of P / S converters 15 are converted into serial signals, thereby converting each transmission path TX0, It is sent to the other station through .., TXn).
이와 같이 종래의 전자교환기는 64개 채널의 신호음 데이터를 클럭신호에 따라 순차적으로 송신하게 되는 것이다.As described above, the conventional electronic exchange device sequentially transmits beep data of 64 channels according to a clock signal.
한편 상기와 같은 방식과 달리 32개 채널은 신호전송(Signalling)용으로 사용하고 나머지 32개 채널은 가청톤(Audible Tone)용으로 사용하는 방식이 이용되기도 한다.On the other hand, unlike the above method, 32 channels are used for signaling and the remaining 32 channels are used for audible tones.
그러나 종래기술에 의한 신호음 송출장치는 다음과 같은 문제점이 있었다.However, the conventional signaling device has a problem as follows.
우선 모든 신호음에 대한 PCM 데이터를 롬에 저장해 두고 있어야 하므로 롬의 메모리 블록을 많이 차지하게 되어 있었다. 일반적으로 압축 R2MFC신호는 기본주파수 6개에서 2개의 주파수를 선정하여 합성시킴으로써 하나의 디지트를 만들게 된다. 여기에 현재 사용중인 압축/신장 방식인 A-Law와 더불어 U-Law 방식을 추가적으로 사용하고자 하면 현재 용량의 두배의 공간이 필요하게 되어 있었다.First of all, the PCM data for all the tones must be stored in the ROM, so it takes up a lot of memory blocks in the ROM. In general, a compressed R2MFC signal generates one digit by selecting two synthesized frequencies from six fundamental frequencies. In addition to this, if you want to use U-Law as well as A-Law, which is the compression / extension method currently in use, you need twice as much space as the current capacity.
따라서 R2MFC 순방향에 6개, R2MFC 역방향에 6개, DTMF에 8개, CCT에 2개 및 묵음에 1개 등으로 구성되는 총 23개의 기본 주파수를 이용하여 국간 신호에 필요한 총 51개의 신호음을 발생시켜야 하므로 23개의 기본 주파수보다 두배 이상의 메모리 블록을 사용하게 되어 있었으며, 가청 신호음에도 기본 주파수보다 많은 메모리 블록이 할당되어야 하였다. 따라서 다양한 가청 신호음을 추가해야 하는 경우 롬의 메모리 블록이 부족하여 이를 구현하지 못하게 되는 문제점이 있었다.Therefore, a total of 51 beeps required for signals between stations should be generated using a total of 23 fundamental frequencies consisting of six in the R2MFC forward, six in the R2MFC reverse, eight in DTMF, two in CCT, and one in mute. Therefore, more than twice as many memory blocks were used as the 23 fundamental frequencies, and audible tones had to be allocated more memory blocks than the basic frequencies. Therefore, when various audible tones need to be added, there is a problem in that the memory blocks of the ROM are insufficient to implement them.
또한 신호음 변조(Modulation) 또는 컴팬딩(Companding) 방식의 적용 또는 레벨조정(Level Adjustment) 등을 통해 신호음을 제어하기 위해서는 전체 신호음에 대한 PCM 데이터를 롬에 다시 기록하여야만 하는 번거로움으로 인하여 신호음의 제어가 용이하지 못한 단점이 있었다.In addition, in order to control the beeper through the application of modulation or companding, or the level adjustment, the beeper is controlled due to the trouble of having to rewrite the PCM data of the entire beeper into the ROM. There was a disadvantage that was not easy.
이에 본 발명은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 발명의 목적은 전자교환기에서 기본 주파수를 조합하여 각종 신호음을 발생시킴으로써 적은 메모리 용량으로 다양한 신호음을 송출할 수 있는 전자교환기의 주파수 처리 옵션을 이용한 신호음 송출장치를 제공하는 데 있다.Accordingly, the present invention has been proposed to solve the conventional problems as described above, and an object of the present invention is to produce a variety of tones by combining the fundamental frequency in the electron exchanger that can transmit a variety of tones with a small memory capacity It is to provide a signal transmission device using the frequency processing option of.
상기와 같은 목적을 달성하기 위하여 본 발명에 의한 전자교환기의 신호음 송출장치는, 카운터부의 입력클럭을 이용하여 신호음데이터의 선두번지를 지시하는 선두번지 지시부를 구비한 전자교환기의 신호음 송출장치에서,상기 신호음데이터의 기본주파수만을 저장하는 롬과;상기 롬에 저장된 기본주파수의 신호음 데이터를 읽고, 상기 선두번지 지시부가 가리키는 각 신호음 데이터를 상기 카운터의 계수신호에 따라 출력하는 램과;상기 램으로부터 입력되는 신호음 데이터를 일시적으로 저장하였다가 프로세서부로 출력하는 복수개의 버퍼부와, 상기 버퍼부에 일시저장되는 각 신호음 데이터를 출력하는 옵션 저장부와, 상기 복수개의 버퍼부에서 출력되는 신호음 데이터를 상기 옵션 저장부의 주파수 처리옵션에 따라 처리하여 출력하는 프로세서부와, 상기 프로세서부에서 출력되는 신호음 데이터를 특정 압축/신장방식에 따라 압축/신장하여 출력하는 데이터 압축/신장 변환부로 구성된 주파수 처리부를 포함하는 전자교환기의 주파수 처리 옵션을 이용한 신호음 송출장치를 제공한다.In order to achieve the above object, an apparatus for transmitting an acoustic signal of an electronic exchange according to the present invention, in the apparatus for transmitting an acoustic signal of an electronic exchange having a head address indicating unit which instructs the head address of the acoustic signal data using an input clock of the counter, A ROM for storing only the fundamental frequency of the beep data; a RAM for reading the beep data of the fundamental frequency stored in the ROM, and outputting each beep data indicated by the head address indicating unit according to the counter signal of the counter; The option storing unit comprises: a plurality of buffer units temporarily storing the beep data and outputting the signal to the processor unit, an option storage unit to output each beep data temporarily stored in the buffer unit, and the beep data output from the plurality of buffer units. Processed and output according to negative frequency processing option And a frequency processing unit comprising a data compression / extension conversion unit configured to compress / extend the signal sound data output from the processor unit according to a specific compression / extension method and output the signal sound signal. do.
도1은 종래의 전자교환기의 신호음 송출장치의 블록구성도이고,1 is a block diagram of a signal transmission apparatus of a conventional electronic exchanger,
도2는 본 발명에 의한 전자교환기의 주파수 처리 옵션을 이용한 신호음 송출장치의 블록구성도이며,2 is a block diagram of an apparatus for transmitting a signal tone using a frequency processing option of an electronic exchange according to the present invention;
도3은 도2에서 주파수 처리부의 블록상세도이다.3 is a detailed block diagram of the frequency processor of FIG. 2.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
21 : 카운터부 22 : 선두번지 지시부21: counter 22: head address indicating unit
23 : 램 24 : 롬23: RAM 24: ROM
25 : 복수개의 플립플롭부 26 : 복수개의 P/S 변환부25: a plurality of flip-flop unit 26: a plurality of P / S conversion unit
30 : 주파수 처리부30: frequency processing unit
이하, 상기와 같은 본 발명 전자교환기의 주파수 처리 옵션을 이용한 신호음 송출장치의 기술적 사상에 따른 일실시예를 설명하면 다음과 같다.Hereinafter, an embodiment according to the technical idea of the signal transmission apparatus using the frequency processing option of the present invention as described above is as follows.
먼저, 도2는 본 발명에 의한 전자교환기의 주파수 처리 옵션을 이용한 신호음 송출장치의 블록구성도이다.First, Figure 2 is a block diagram of a signal transmission apparatus using the frequency processing option of the electronic exchange according to the present invention.
이에 도시된 바와 같이 본 발명에 의한 장치는, 입력되는 클럭신호를 계수하여 출력하는 카운터부(21)와; 램(23)이 롬(24)으로부터 읽어 들여 저장하고 있는 신호음 데이터의 선두번지를 가리키는 선두번지 지시부(22)와; 국간 신호에 필요한기본 주파수의 신호음 데이터를 저장하는 롬(24)과; 상기 롬(24)에 저장된 기본 주파수의 신호음 데이터를 읽어 들이고, 상기 선두번지 지시부(22)가 가리키는 각 신호음 데이터를 상기 카운터부(21)의 계수신호에 따라 출력하는 램(23)과; 상기 램(23)에서 신호음 데이터가 출력되면 타임 슬롯(Time Slot)별로 프로그램된 프로세스에 따라 주파수를 처리하여 출력하는 주파수 처리부(30)와; 상기 주파수 처리부(30)에서 출력되는 신호음 데이터를 일시저장하였다가 출력하는 복수개의 플립플롭부(25)와; 상기 복수개의 플립플롭부(25)에서 각각 출력되는 병렬의 신호음 데이터를 직렬신호로 변환시키는 복수개의 P/S 변환부(26)로 구성된다.As shown therein, the apparatus according to the present invention includes a counter unit 21 for counting and outputting an input clock signal; A head address indicating section 22 indicating a head address of the beep data read out from the ROM 24 by the RAM 23; A ROM 24 for storing beep data of a fundamental frequency necessary for inter-station signals; A RAM (23) for reading the beep data of the fundamental frequency stored in the ROM (24) and outputting each beep data indicated by the head address indicating section (22) according to the count signal of the counter section (21); A frequency processor 30 for processing and outputting a frequency according to a process programmed for each time slot when the beep data is output from the RAM 23; A plurality of flip-flop units 25 for temporarily storing and outputting the beep data output from the frequency processor 30; And a plurality of P / S converters 26 for converting parallel beep data output from the plurality of flip-flop portions 25 into serial signals.
그리고 상기 주파수 변환부(30)는, 입력되는 신호음 데이터를 일시적으로 저장하였다가 프로세서부(33)로 출력하는 복수개의 버퍼부(Buffer)(31)와; 각 신호음 데이터를 처리하기 위한 타임 슬롯(Time Slot)별 주파수 처리 옵션을 프로세서부(33)로 출력하는 옵션 저장부(32)와; 상기 복수개의 버퍼부(31)에서 출력되는 신호음 데이터를 상기 옵션 저장부(32)의 주파수 처리 옵션에 따라 처리하여 출력하는 프로세서부(33)와; 상기 프로세서부(33)에서 출력되는 신호음 데이터를 특정 압축/신장 방식에 따라 압축하여 출력하는 데이터 압축/신장 변환부(34)로 구성된다.The frequency converter 30 includes: a plurality of buffers 31 which temporarily store the input tone data and output them to the processor 33; An option storage unit 32 for outputting a frequency processing option for each time slot for processing each beep data to the processor unit 33; A processor unit 33 for processing and outputting the beep data output from the plurality of buffer units 31 according to the frequency processing options of the option storage unit 32; It is composed of a data compression / extension converter 34 for compressing and outputting the beep data output from the processor 33 in accordance with a specific compression / extension method.
이와 같은 구성에 따른 장치의 동작을 상세히 설명하면 다음과 같다.The operation of the device according to such a configuration will be described in detail as follows.
우선, 롬(24)은 국간 통신에 필요한 신호음을 발생시키는데 필요한 기본 주파수만을 저장하게 된다. 즉, R2MFC, DTMF, CCT 방식의 경우 23개의 기본 주파수에 대한 신호음 데이터(PCM Data, Pulse Code Modulation data)만을 저장하면 되는 것이다. 그래서 읽기 속도가 느린 롬(24)에 저장된 기본 주파수의 신호음 데이터를 읽기/쓰기 속도가 빠른 램(23)이 읽어 들여 저장하게 된다.First, the ROM 24 stores only the fundamental frequency necessary to generate a beep for communication between stations. That is, in case of the R2MFC, DTMF, and CCT schemes, only the ring tone data (PCM Data, Pulse Code Modulation data) for 23 fundamental frequencies need to be stored. Therefore, the RAM 23 having a high read / write speed reads and stores the beep data of the fundamental frequency stored in the ROM 24 having a slow read speed.
그러면 선두번지 지시부(22)는 램(23)의 상위 6 비트로써 각 신호음 데이터의 선두번지를 가리킨다. 이에 따라 신호음 데이터에 할당된 메모리의 신호음 블록은 최대개의 신호음까지 지원할 수 있게 된다.Then, the head address indicating section 22 indicates the head address of each beep data as the upper six bits of the RAM 23. As a result, the beep block of the memory allocated to the beep data is maximum. Up to four beeps can be supported.
또한 램(23)에는 각 신호음의 PCM(Pulse Code Modulation) 데이터가 저장되고, 하나의 신호음은 2048 바이트로 구성된다. 이때 램(23)은 하위 11 비트로써 신호음 데이터의 디지트를 구성하므로 각 신호음 데이터는바이트(Byte)로 구성되는 것이다.In addition, the RAM 23 stores pulse code modulation (PCM) data of each beep, and one beep includes 2048 bytes. At this time, since the RAM 23 constitutes a digit of the beep data with the lower 11 bits, each beep data is It is composed of bytes.
이때 램(23)의 데이터 읽기 속도가 롬(24)의 데이터 읽기 속도보다 빠르므로 종래기술에 의한 장치보다 5배 정도 빠른 데이터 읽기가 가능하게 되어 주파수를 4개까지 미리 읽고 처리할 수 있는 시간을 확보할 수 있게 된다. 따라서 주파수 처리부(30)에 복수개의 버퍼부(31)를 두어 4개의 주파수를 처리할 수 있게 된다.At this time, since the data read speed of the RAM 23 is faster than the data read speed of the ROM 24, the data can be read about five times faster than the conventional device. It can be secured. Accordingly, the plurality of buffers 31 may be provided in the frequency processor 30 to process four frequencies.
그리고 8KHz의 클럭신호가 입력되면 카운터부(11)에서는 2048 카운터를 이용하여 램(23)에 저장된 각 신호음 데이터를 가리킴으로써 신호음 데이터를 한 바이트씩 읽게 된다.When the 8 KHz clock signal is input, the counter unit 11 reads the beep data one byte by pointing to each beep data stored in the RAM 23 using the 2048 counter.
이에 따라 카운터부(21)는 2048 카운터를 이용하여 신호음 데이터의 디지트를 한 바이트씩 읽어 들이게 된다. 이때 카운터부(21)는 0번 채널을 나타내는 프레임 동기화 신호(Frame Synchronization, FS)에 따라 동기된 다음, 클럭신호에 따라0번 채널에서부터 63번 채널까지 각 신호음 데이터의 디지트를 차례로 읽게 된다.Accordingly, the counter unit 21 reads the digits of the beep data one byte by using a 2048 counter. At this time, the counter 21 is synchronized with the frame synchronization signal (Frame Synchronization, FS) indicating channel 0, and then reads the digits of each beep data from channel 0 to channel 63 according to the clock signal.
그러면 선두번지 지시부(22)는 카운터부(21)로 입력되는 클럭신호의 한 주기동안 총 64개의 신호음 데이터의 디지트를 지정할 수 있게 된다. 예를 들어 0번 채널에 디지트 0번, 1번 채널에 디지트 1번, ....., 63번 채널에 디지트 63번을 각각 송출해야 한다면 클럭신호의 각 상승 에지(Rising edge)에서 선두번지 지시부(22)가 각 신호음 데이터의 기본 주파수들을 가리켜 나간다. 종래 한번만 읽으면 되었던 것을 여기서는 기본 주파수 4개까지 읽어 하나의 디지트를 구성하므로 처리하는 시간을 포함하여 5배 빠르게 동작하게 된다. 즉, 512KHz * 5 = 2.5MHz로 동작하여 한 디지트의 한 바이트를 구성한다.Then, the head address indicating section 22 can designate the digits of a total of 64 beep data during one period of the clock signal input to the counter section 21. For example, if you need to send digit 0 to channel 0, digit 1 to channel 1, digit 1 ....., digit 63 to channel 63, the first address at each rising edge of the clock signal. The indicator section 22 indicates the fundamental frequencies of each beep data. In this case, a single digit is read up to four fundamental frequencies, and thus a single digit is formed, thus operating five times faster, including processing time. That is, it operates at 512KHz * 5 = 2.5MHz to form one byte of one digit.
이렇게 클럭신호의 최초 한 주기동안 신호음 블록의 64개 채널에 대한 첫 번째 디지트들이 읽혀진다. 이어서 클럭신호의 다음 번 주기에서 카운터부(21)는 계수를 1만큼 누산하고 64개 채널의 두 번째 디지트가 읽혀지도록 한다. 이와 같이 8KHz의 클럭신호가 2048번이 계수되어 64개 채널의 신호음 데이터가 모두 읽혀지면, 전체 신호음 데이터가 주파수 처리부(30)로 송출되는 것이다.In this way, the first digits of the 64 channels of the beep block are read during the first period of the clock signal. Then, in the next cycle of the clock signal, the counter unit 21 accumulates the coefficient by one and causes the second digit of the 64 channels to be read. When the 8KHz clock signal is counted 2048 times and all the sound signals of 64 channels are read, all the sound signals are sent to the frequency processor 30.
그래서 PCM 데이터가 출력되면 상기 PCM 데이터들은 차례대로 4개의 버퍼부(31)에 저장된다. 그러면 옵션 저장부(32)는 타임 슬롯(Time Slot)별 주파수 처리 옵션을 저장하고 있다가 특정 타임 슬롯을 선택함으로써 주파수 처리를 위한 특정 프로세스가 프로세서부(33)에서 동작하도록 한다.Thus, when PCM data is output, the PCM data are sequentially stored in four buffer units 31. Then, the option storage unit 32 stores the frequency processing options for each time slot, and selects a specific time slot so that a specific process for frequency processing is operated in the processor unit 33.
예를 들어 타임 슬롯 0에 R2 순방향 신호음 1을 송출한다면, 램(24)으로부터 1380Hz와 1500Hz를 차례로 읽어 복수개의 버퍼부(31)의 버퍼 1과 버퍼 2에 각각 저장하며, 버퍼 3과 버퍼 4에는 널 데이터(Null Data)가 저장된다.For example, if R2 forward beep 1 is transmitted to time slot 0, 1380 Hz and 1500 Hz are sequentially read from RAM 24 and stored in buffer 1 and buffer 2 of the plurality of buffer units 31, respectively. Null data is stored.
그리고 프로세서부(33)의 프로세스 1에는 출력(Output)=버퍼1+버퍼2+버퍼3+버퍼4와 같이 동작하도록 프로그램되어 있을 경우 옵션 저장부(32)에서 타임 슬롯 0에 프로세스 1을 선택함으로써 프로세서부(33)에서 1380Hz+1500Hz(버퍼 1과 버퍼 2에 저장된 주파수의 합)의 주파수 합성된 신호음 데이터의 한 바이트가 데이터 압축/신장 변환부(34)로 출력된다.When the process 1 of the processor unit 33 is programmed to operate as Output = buffer 1 + buffer 2 + buffer 3 + buffer 4, the option storage unit 32 selects process 1 in time slot 0. The processor 33 outputs one byte of the frequency synthesized beep data of 1380 Hz + 1500 Hz (the sum of the frequencies stored in the buffer 1 and the buffer 2) to the data compression / extension converter 34.
또한 프로세스 2에서는 변조(Modulation), 프로세스 3에서는 감쇠(Attenuation, 예를 들면 출력=(버퍼1)/2와 같이 하여 버퍼1의 데이터를 반으로 감쇠시킴)와 같이 각 프로세스 별로 다양한 로직(Logic)을 미리 프로세서부(33)에 프로그램하여 두면, 옵션 저장부(32)가 주파수 처리를 위한 각 프로세스를 타임 슬롯별로 선택하게 됨으로써 주파수를 다양하게 조합하여 처리할 수 있게 되는 것이다.Also, in process 2, various logics for each process, such as modulation, attenuation in process 3, for example, attenuate the data in buffer 1 in half with output = (buffer 1) / 2). If the processor 33 is programmed in advance, the option storage unit 32 selects each process for frequency processing for each time slot, thereby processing various combinations of frequencies.
그런 다음 프로세서부(33)로부터 출력되는 신호음 데이터는 데이터 압축/신장 변환부(34)에서 U-LAW/A-LAW 변환기에 의하여 U-Law 방식 또는 A-Law 방식으로 변환되어 주파수 처리부(30)로부터 출력되는 것이다.Then, the beep data output from the processor unit 33 is converted into a U-Law method or an A-Law method by the U-LAW / A-LAW converter in the data compression / extension converter 34 to process the frequency processor 30. Is output from
그러면 복수개의 플립플롭부(25)는 주파수 처리부(30)에서 출력되는 신호음 데이터를 8비트씩 래치(Latch)하고 있다가 출력 활성화신호(Output Enable)에 따라 복수개의 P/S 변환부(Parallel/Serial Converter)(26)로 각각 출력한다.Then, the plurality of flip-flop units 25 latch the tone data output from the frequency processor 30 by 8 bits and then, according to the output enable signal, the plurality of P / S converters (Parallel / Serial converter) (26).
이어서 복수개의 플립플롭부(25)에서 출력되는 병렬의 신호음 데이터는 복수개의 P/S 변환부(26)에서 직렬신호로 변환되어 각 전송로(TX0,..,TXn)를 통해 상대국으로 송출되는 것이다.Subsequently, the parallel beep data output from the plurality of flip-flop units 25 is converted into a serial signal by the plurality of P / S converters 26 and transmitted to the counter station through each transmission path TX0, .., TXn. will be.
이처럼 본 발명은 기본 주파수만을 저장한 롬으로부터 램이 기본 주파수의 신호음 데이터를 읽어 들여 신호음 데이터를 빠른 속도로 처리하고, 주파수 처리부에서 타임 슬롯별로 다양한 로직을 갖는 프로세스를 선택하게 됨으로써 기본 주파수를 조합하여 다양한 신호음을 발생시켜 송출하는 것이 가능하게 되는 것이다.As described above, the present invention processes the beep data at a high speed by reading the beep data of the fundamental frequency from the ROM storing only the fundamental frequency, and selects a process having various logics for each time slot in the frequency processor, thereby combining the fundamental frequencies. It is possible to generate and transmit various tones.
이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.Although the preferred embodiment of the present invention has been described above, the present invention may use various changes, modifications, and equivalents. It is clear that the present invention can be applied in the same manner by appropriately modifying the above embodiments. Accordingly, the above description does not limit the scope of the invention as defined by the limitations of the following claims.
이상에서 살펴본 바와 같이, 본 발명에 의한 전자교환기의 주파수 처리 옵션을 이용한 신호음 송출장치는 신호음을 다양하게 조작할 수 있는 효과를 갖게 된다. 즉, 프로그램 가능 논리장치(Programmable Logic Device, PLD) 또는 마이크로 프로세서(Micro Processor)를 구비한 신호음 송출장치에 대한 로직 변경 또는 프로그램 변경과 같은 동작으로 주파수의 합성과 변조, 레벨조정 등 신호음의 다양한 조작을 용이하게 수행할 수 있게 되는 것이다.As described above, the signal transmission apparatus using the frequency processing option of the electronic exchange according to the present invention has an effect that can be variously manipulated. That is, various operations such as frequency synthesis, modulation, level adjustment, and the like by changing the logic or changing the program for a programmable logic device (PLD) or a signal transmitting device having a microprocessor (Micro Processor) It will be able to easily perform.
또한, 롬에는 필요한 기본 주파수만 저장하면 되므로 전체적인 롬의 공간을 절약할 수 있는 효과를 갖게 된다. 즉, 종래의 장치에서는 모든 신호음 데이터를 롬에 저장해야 하므로 R2MFC 순방향, R2MFC 역방향, DTMF 및 CCT 신호음 블록중에서 R2MFC 순방향, R2MFC 역방향 및 DTMF에 각각 하나씩 할당되는 묵음신호를 제외하고도 모두 48개의 블록이 필요하지만, 본 발명에 의한 장치는 롬에 기본 주파수만을 저장하면 되므로 묵음에 사용되는 1개의 주파수를 제외하면 총 22개의 블록만으로 충분하게 된다. 따라서 롬의 여유 공간에 다양한 가청 주파수를 추가할 수 있으며, 가청 주파수 영역의 크기도 줄어들 수 있게 되는 것이다.In addition, since the ROM only needs to store the fundamental frequency, it has the effect of saving the overall ROM space. That is, in the conventional apparatus, since all the beep data must be stored in the ROM, all 48 blocks are excluded from the R2MFC forward, R2MFC backward, DTMF, and CCT beep blocks except for the silent signals allocated to R2MFC forward, R2MFC backward, and DTMF. Although necessary, the apparatus according to the present invention only needs to store the fundamental frequency in the ROM, so a total of 22 blocks is sufficient except for one frequency used for silence. Therefore, various audible frequencies can be added to the free space of the ROM, and the size of the audible frequency domain can be reduced.
더불어 본 발명에 의한 장치는 기본 주파수를 임의대로 조합하여 다양한 신호음을 송출할 수 있는 효과를 갖게 된다. 종래기술에서는 1M 비트(1Mega-Bit)의 롬을 사용하는 경우 기본적인 신호음 블록에 할당되고 남는 메모리 영역이 12개 블록뿐이었기 때문에 가청 신호음에 12개의 메모리 블록만을 지원하였지만, 본 발명에 의한 장치는 동일한 12개의 메모리 블록을 이용하여 주파수를 다양하게 조합할 수 있게 된다. 즉, 12개의 블록에 저장된 가청 주파수로부터 2개의 주파수만 조합하여 가청 신호음을 생성할 경우에도개의 가청 신호음을 조합하여 송출하는 것이 가능하게 되는 것이다.In addition, the apparatus according to the present invention has the effect of transmitting a variety of tones by combining the fundamental frequency arbitrarily. In the prior art, since only 12 blocks of memory were allocated to the basic beep block when the 1M bit (1Mega-Bit) ROM was used, only 12 memory blocks were supported for the audible beep. Using twelve memory blocks, various frequencies can be combined. In other words, even if only two frequencies are combined from the audible frequencies stored in the 12 blocks, It is possible to transmit a combination of two audible tones.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-1999-0052395A KR100428675B1 (en) | 1999-11-24 | 1999-11-24 | Apparatus for transmitting tone by using frequency processing option in electronic switch board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-1999-0052395A KR100428675B1 (en) | 1999-11-24 | 1999-11-24 | Apparatus for transmitting tone by using frequency processing option in electronic switch board |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010047956A KR20010047956A (en) | 2001-06-15 |
KR100428675B1 true KR100428675B1 (en) | 2004-04-30 |
Family
ID=19621567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-1999-0052395A KR100428675B1 (en) | 1999-11-24 | 1999-11-24 | Apparatus for transmitting tone by using frequency processing option in electronic switch board |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100428675B1 (en) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57136856A (en) * | 1981-02-18 | 1982-08-24 | Fujitsu Ltd | Digital audible tone generating circuit |
KR880008608A (en) * | 1986-12-20 | 1988-08-31 | 강진구 | Digital tone supply circuit by automatic cadence circuit |
JPH01305650A (en) * | 1988-06-02 | 1989-12-08 | Mitsubishi Electric Corp | Microcomputer device |
KR900005040A (en) * | 1988-09-28 | 1990-04-13 | 지이, 에이치, 텔퍼 | Turbine governing valve monitoring method and device |
KR930011547A (en) * | 1991-11-26 | 1993-06-24 | 정용문 | DTMF Signal Generator Using Memory |
KR970068409A (en) * | 1996-03-29 | 1997-10-13 | 김광호 | Tone generation circuit using a digital signal processing processor (DSP) |
KR19980023286A (en) * | 1996-09-25 | 1998-07-06 | 이대원 | Flue gas neutralization treatment method using electron beam |
KR19980063162A (en) * | 1996-12-31 | 1998-10-07 | 김광호 | Tone Generator of Electronic Exchanger |
-
1999
- 1999-11-24 KR KR10-1999-0052395A patent/KR100428675B1/en not_active IP Right Cessation
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57136856A (en) * | 1981-02-18 | 1982-08-24 | Fujitsu Ltd | Digital audible tone generating circuit |
KR880008608A (en) * | 1986-12-20 | 1988-08-31 | 강진구 | Digital tone supply circuit by automatic cadence circuit |
JPH01305650A (en) * | 1988-06-02 | 1989-12-08 | Mitsubishi Electric Corp | Microcomputer device |
KR900005040A (en) * | 1988-09-28 | 1990-04-13 | 지이, 에이치, 텔퍼 | Turbine governing valve monitoring method and device |
KR930011547A (en) * | 1991-11-26 | 1993-06-24 | 정용문 | DTMF Signal Generator Using Memory |
KR970068409A (en) * | 1996-03-29 | 1997-10-13 | 김광호 | Tone generation circuit using a digital signal processing processor (DSP) |
KR19980023286A (en) * | 1996-09-25 | 1998-07-06 | 이대원 | Flue gas neutralization treatment method using electron beam |
KR19980063162A (en) * | 1996-12-31 | 1998-10-07 | 김광호 | Tone Generator of Electronic Exchanger |
Also Published As
Publication number | Publication date |
---|---|
KR20010047956A (en) | 2001-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3985965A (en) | Digital signal generator | |
US4564936A (en) | Time division switching network | |
US4301531A (en) | Three-party conference circuit for digital time-division-multiplex communication systems | |
GB2044040A (en) | Pcm tone signal generator | |
CN1124424A (en) | Method for transmitting double audio signals and radio letter receiving and sending machine | |
KR100428675B1 (en) | Apparatus for transmitting tone by using frequency processing option in electronic switch board | |
KR0168793B1 (en) | Apparatus and method for voice announcement broadcasting of base station | |
US4486876A (en) | Broadband transmission on limited bandwidth digital line | |
US5040172A (en) | Communication method utilizing channel highway and digital communication apparatus for realizing the same | |
FI79640B (en) | KRETS FOER FOERENING OCH AVSKILJNING AV TAL OCH DATA. | |
KR930006541B1 (en) | Apparatus for transmissing a tone combinaition r2mfc/dtmf/cct of electronic exchange | |
KR940006010B1 (en) | Conversion method between u-law and a-law | |
CN1120589C (en) | Circuit for synthesizing multiple pulse coding modulation data | |
EP0125012B1 (en) | Tone source for telephone systems | |
USRE31814E (en) | Three-party conference circuit for digital time-division-multiplex communication systems | |
CA1211875A (en) | Tone generator | |
JP2866836B2 (en) | Communication device and communication method for digital mobile communication exchange | |
KR890001203B1 (en) | Data matching circuit | |
KR0157156B1 (en) | Audio coder | |
KR900005040B1 (en) | Digital tone generating apparatus with cadence information of tone | |
KR100205063B1 (en) | A pcm tone generator | |
SU1202064A1 (en) | Device for adaptive transmission of speech and discrete information | |
KR0135228B1 (en) | Voice signal processing circuit | |
KR940002150B1 (en) | Multichannel edited data transmitter of editable announcement systems | |
KR920009783B1 (en) | Automatic switching apparatus in keyphone system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100330 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |