KR100426209B1 - Fabricating Method of Copper Film for Semiconductor Interconnection - Google Patents
Fabricating Method of Copper Film for Semiconductor Interconnection Download PDFInfo
- Publication number
- KR100426209B1 KR100426209B1 KR10-2001-0078893A KR20010078893A KR100426209B1 KR 100426209 B1 KR100426209 B1 KR 100426209B1 KR 20010078893 A KR20010078893 A KR 20010078893A KR 100426209 B1 KR100426209 B1 KR 100426209B1
- Authority
- KR
- South Korea
- Prior art keywords
- copper
- forming
- semiconductor
- copper film
- plating solution
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
Abstract
열처리 공정을 후속 공정으로 하는 반도체 배선용 구리막 형성 방법에 관하여 개시한다. 본 발명에 따른 반도체 배선용 구리막 형성방법은: 반도체 기판을 마련하는 단계와; 상기 반도체 기판에 습식법을 이용하여 구리 시드층을 형성하는 단계와; 상기 반도체 기판을 세정하는 단계와; 상기 반도체 기판 상에 환원 전위를 인가하며 구리전해 도금액을 이용하여 전해 도금을 실시하는 단계와; 상기 전해 도금을 실시한 상기 반도체 기판에 고온 열처리를 실시하는 단계를 포함하는 것을 특징으로 한다. 본 발명에 의하면, 습식법으로 구리 시드층을 형성한 후 반도체 배선용 구리막을 형성하는 반도체 구리 배선 공정에서, 후속 공정으로서 간단한 고온 열처리를 실시하는 것만으로, 확산 장벽층과 구리 시드층 사이의 접착도가 더욱 더 향상되고 면저항이 감소되는 반도체 배선용 구리막을 형성할 수 있다.Disclosed is a method for forming a copper film for semiconductor wiring, wherein the heat treatment step is a subsequent step. A method for forming a copper film for semiconductor wiring according to the present invention comprises the steps of: preparing a semiconductor substrate; Forming a copper seed layer on the semiconductor substrate by a wet method; Cleaning the semiconductor substrate; Applying a reduction potential on the semiconductor substrate and performing electroplating using a copper electrolytic plating solution; And performing a high temperature heat treatment to the semiconductor substrate subjected to the electroplating. According to the present invention, in the semiconductor copper wiring step of forming a copper seed layer by a wet method and then forming a copper film for semiconductor wiring, the adhesion between the diffusion barrier layer and the copper seed layer is merely performed by a simple high temperature heat treatment as a subsequent step. It is possible to form a copper film for semiconductor wiring, which is further improved and the sheet resistance is reduced.
Description
본 발명은 반도체 배선용 금속막 형성 방법 관한 것으로서, 특히 구리 시드층을 이용하여 형성된 구리막의 접착도가 향상되는 반도체 배선용 구리막 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a metal film for semiconductor wiring, and more particularly, to a method for forming a copper film for semiconductor wiring in which the adhesion of a copper film formed by using a copper seed layer is improved.
구리막 형성 공정 (copper interconnection) 은 지금까지의 알루미늄 배선 공정을 대체하여 차세대 로직칩(logic chip) 과 디램(DRAM) 반도체의 성능을 향상시킬 수 있는 중요한 공정으로 인식되고 있다. 구리는 알루미늄에 비해 비저항이 낮기 때문에 저항-축전 지연(RC delay)을 감소시켜 집적회로를 보다 빠르게 동작 가능하다. 또한, 전기이동에 대한 저항성(electromigration resistance)이 좋기 때문에 소자 내에서의 금속 회로의 단락을 줄일 수 있어 알루미늄을 대신하여 0.18㎛이하의 소자에서 그 사용 가능성을 인정받고 있다.Copper interconnection has been recognized as an important process that can improve the performance of next-generation logic chip and DRAM semiconductors by replacing the aluminum interconnect process. Copper has a lower resistivity compared to aluminum, reducing the resistance-to-capacitance delay (RC delay), enabling faster operation of integrated circuits. In addition, since the electromigration resistance is good, the short circuit of the metal circuit in the device can be reduced, and the use of the device in the device of 0.18 µm or less in place of aluminum is recognized.
미세 소자에 구리막을 형성하기 위해서는 구리핵층, 즉 웨이퍼 표면에 전자가 이동할수 있도록 하는 얇은 시드층을 먼저 형성해야 한다. 종래의 구리막 형성 방법에서는 건식법으로 CVD(Chemical Vapor Deposition)나 PVD(Physical Vapor Deposition)같은 화학적 또는 물리적 기상 증착을 이용한 후, 전해 도금으로 금속 배선을 형성한다. 그러나, 이러한 증착 방법은 단차 피복 또는 구리막의 질이 떨어지고 공정 비용도 상당한 단점이 있다.In order to form a copper film on the micro device, a copper seed layer, that is, a thin seed layer that allows electrons to move on the wafer surface, must first be formed. In the conventional copper film forming method, chemical wirings such as chemical vapor deposition (CVD) or physical vapor deposition (PVD) are used by a dry method, and then metal wirings are formed by electroplating. However, such a deposition method has a disadvantage in that the quality of the step coating or the copper film is poor and the process cost is considerable.
그러므로, 비용적인 면이나 방법적인 면에서도 간단한 습식법으로 도금액을 이용하는 무전해 도금 방법이 있는 데, 이러한 무전해 도금은 제이구리이온을 포함하는 용액에 환원제를 첨가하여 환원된 구리를 웨이퍼 표면에 증착시키는 방법이다. 이러한 방법은 간편한 방법이긴 하나 역시 증착된 구리의 점착성과 구리막의 질이 좋지 않는 단점을 가지고 있다.Therefore, in terms of cost and method, there is an electroless plating method using a plating liquid by a simple wet method, which adds a reducing agent to a solution containing a cuprous ion and deposits the reduced copper on the wafer surface. Way. This method is a simple method, but also has the disadvantages of poor adhesion and copper film quality of the deposited copper.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 이러한 건식법 또는 습식법로 구리 시드층을 형성한 후, 전해 금속 도금을 실시하는 구리막 형성 방법에서 후속 공정으로 고온 열처리 공정을 실시하여 상술한 종래의 문제점을 해결할 수 있는 반도체 배선용 구리막 형성 방법을 제공하는 데 있다.Accordingly, the technical problem to be achieved by the present invention is to form a copper seed layer by such a dry method or a wet method, and then to perform a high temperature heat treatment step in a subsequent step in a copper film forming method in which electrolytic metal plating is performed to solve the above-mentioned problems. The present invention provides a method for forming a copper film for semiconductor wiring that can be solved.
도 1은 본 발명에 따라 반도체 배선용 구리막이 형성된 기판을 나타내기 위한 단면도,1 is a cross-sectional view showing a substrate on which a copper film for semiconductor wiring is formed according to the present invention;
도 2는 본 발명에 따른 반도체 배선용 구리막 형성 방법을 나타내기 위한 공정 흐름도,2 is a process flowchart for illustrating a method for forming a copper film for semiconductor wiring according to the present invention;
도 3a 내지 도 3c는 본 발명에 따라서 반도체 기판 상에 구리 금속막을 형한 경우에 기판의 단면을 나타내는 SEM 사진들, 및3A to 3C are SEM photographs showing a cross section of a substrate when a copper metal film is formed on a semiconductor substrate according to the present invention, and
도 4는 도 3a 내지 도 3c에서와 같은 각각의 반도체 금속막들에 대한 면저항 감소의 정도를 나타내기 위한 그래프이다.4 is a graph showing the degree of sheet resistance reduction for each of the semiconductor metal films as shown in FIGS. 3A to 3C.
< 도면의 주요 부분에 대한 참조번호의 설명 ><Description of Reference Numbers for Main Parts of Drawings>
110: 실리콘 웨이퍼 120: 확산 장벽층110: silicon wafer 120: diffusion barrier layer
130: 구리 시드층 140: 구리막130: copper seed layer 140: copper film
상기 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 배선용 구리막 형성방법은: 반도체 기판을 마련하는 단계와; 구리염과, 구리이온과 리간드를 형성하여 액상반응을 억제하는 착화제와, 구리이온을 환원시키는 환원제와, 상기 환원제가 산화되도록 적당한 pH 조절제를 포함하는 구리 무전해 도금액에 상기 기판을 침지하여 상기 기판의 표면에 구리 시드층을 형성하는 습식법으로, 상기 반도체 기판에 구리 시드층을 형성하는 단계와; 상기 반도체 기판을 세정하는 단계와; 상기 반도체 기판 상에 환원 전위를 인가하며 구리전해 도금액을 이용하여 전해 도금을 실시하는 단계와; 상기 전해 도금을 실시한 상기 반도체 기판에 고온 열처리를 실시하는 단계를 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of forming a copper film for semiconductor wiring, comprising: preparing a semiconductor substrate; The substrate is immersed in a copper electroless plating solution containing a copper salt, a complexing agent for forming a ligand with copper ions to suppress liquid phase reaction, a reducing agent for reducing copper ions, and a pH adjuster suitable for oxidizing the reducing agent. Forming a copper seed layer on the semiconductor substrate by a wet method of forming a copper seed layer on a surface of the substrate; Cleaning the semiconductor substrate; Applying a reduction potential on the semiconductor substrate and performing electroplating using a copper electrolytic plating solution; And performing a high temperature heat treatment to the semiconductor substrate subjected to the electroplating.
여기서, 구리 무전해 도금액은, 상기 구리염으로서 염화구리, 상기 착화제로서 에틸렌디아민, 상기 환원제로서 제이질산코발트육수화물, 및 상기 pH 조절제로서는 HNO3인것이며, 구리 무전해 도금액의 pH를, pH 6.8로 하는 것을 특징으로 한다.Here, the copper electroless plating solution is copper chloride as the copper salt, ethylenediamine as the complexing agent, cobalt dinitrate hexahydrate as the reducing agent, and HNO 3 as the pH adjusting agent, and the pH of the copper electroless plating solution is pH It is characterized by setting as 6.8.
또한, 상기 구리 무전해 도금액은, 상기 구리염으로서 황산구리, 상기 착화제로서 EDTA산, 상기 환원제로서 포름알데히드, 및 상기 pH 조절제로서 수산화칼슘인 것이며, 상기 구리 무전해 도금액의 pH를, pH 13으로 하는 것을 특징으로 한다.The copper electroless plating solution is copper sulfate as the copper salt, EDTA acid as the complexing agent, formaldehyde as the reducing agent, and calcium hydroxide as the pH adjusting agent, and the pH of the copper electroless plating solution is adjusted to pH 13. It is characterized by.
또한, 상기 구리 무전해 도금액의 온도는 18℃∼100℃ 범위인 것이 좋다.In addition, the temperature of the copper electroless plating solution is preferably in the range of 18 ℃ to 100 ℃.
나아가, 상기 구리 무전해 도금액은 계면 활성제를 더 포함하는 것이 좋다.Furthermore, the copper electroless plating solution may further include a surfactant.
또한, 상기 구리 전해 도금액은 H2SO4및 황산제이구리·오수화물을 혼합하여 이루어지며, 18℃∼100℃의 온도를 유지하는 것을 특징으로 한다.In addition, the copper electrolytic plating solution is formed by mixing H 2 SO 4 and cupric sulfate pentahydrate, it is characterized by maintaining a temperature of 18 ℃ to 100 ℃.
또한, 상기 환원 전위는, 표준 수소 전극을 기준으로 -400mV이고, 상기 고온 열처리의 온도는 50℃∼700℃인 것이 좋다.The reduction potential is -400 mV based on the standard hydrogen electrode, and the temperature of the high temperature heat treatment is preferably 50 ° C to 700 ° C.
또한, 상기 고온 열처리의 시간은 30초∼10시간 범위이며, 질소, 수소, 또는 아르곤 분위기에서 실시된다.In addition, the time of the high temperature heat treatment is in the range of 30 seconds to 10 hours, and is carried out in a nitrogen, hydrogen, or argon atmosphere.
이하에서, 본 발명의 바람직한 실시예를 첨부한 도면들을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention will be described in detail.
도 1은 본 발명에 따라 반도체 배선용 구리막이 형성된 기판을 나타내기 위한 단면도이다.1 is a cross-sectional view for illustrating a substrate on which a copper film for semiconductor wiring is formed according to the present invention.
도 1을 참조하면, 본 발명에 따른 기판은, 일정한 형상으로 패턴이 형성된 실리콘 웨이퍼(110) 상에 구리 이온의 확산을 방지하는 질화티타늄/티타늄 확산 장벽 층(120)이 형성되고, 확산 장벽층(120) 표면에 습식법 또는 건식법으로 반도체 배선용 구리막의 핵이 되는 구리 시드층(130)이 형성되며, 구리 시드층(130)을 전극으로 이용하여 전해 도금으로 구리막(140)이 형성되어 이루어진다.Referring to FIG. 1, in the substrate according to the present invention, a titanium nitride / titanium diffusion barrier layer 120 for preventing diffusion of copper ions is formed on a silicon wafer 110 having a pattern formed in a predetermined shape, and a diffusion barrier layer The copper seed layer 130, which is a nucleus of the copper film for semiconductor wiring, is formed on the surface of the 120 by a wet method or a dry method, and the copper film 140 is formed by electroplating using the copper seed layer 130 as an electrode.
도 2는 본 발명에 따른 반도체 배선용 구리막 형성 방법을 나타내기 위한 공정 흐름도이다.2 is a process flowchart showing the method for forming a copper film for semiconductor wiring according to the present invention.
도 2를 참조하면, 반도체 배선용 구리막 형성 방법은, 먼저, 실리콘 웨이퍼 상에 150Å 두께의 티타늄 및 100Å 두께의 질화티타늄을 확산방지막으로 형성한 질화티타늄/티타늄/실리콘 구조의 기판을 마련한다.Referring to FIG. 2, in the method of forming a copper film for semiconductor wiring, first, a substrate having a titanium nitride / titanium / silicon structure in which 150 nm thick titanium and 100 nm thick titanium nitride are formed as a diffusion barrier on a silicon wafer is prepared.
다음에, 상술한 기판 상에 일 예를 들면, 건식법으로서 PVD 장치로 구리막을 물리적 기상 증착하여 핵 역할을 하는 구리 시드층을 형성한다.Next, on the above-mentioned substrate, for example, as a dry method, a copper film is physically vapor deposited by a PVD apparatus to form a copper seed layer serving as a nucleus.
또는, 습식법으로서 구리 무전해 도금액을 이용하여 구리 시드층을 형성하는 데, 상기 구리 무전해 도금 공정을 좀 더 자세히 설명하면 이하와 같다.Alternatively, a copper seed layer is formed using a copper electroless plating solution as a wet method, and the copper electroless plating process will be described in more detail as follows.
우선, 상기와 같이 마련된 기판의 질화티타늄 표면에 공기 중의 산소와 만나 자연 발생적으로 생성된 산화 티타늄막을 제거하기 위해, 불산 및 이온제거수(De-Ionized Water)로 이루어진 1%의 불산 용액에 10분간 침지시킨 후, 다시 이온제거수에서 침지한 다음에, 질소(N2) 기체로 기판 표면을 건조시킴으로써 질화티타늄 표면을 세정한다.First, in order to remove the naturally occurring titanium oxide film by meeting oxygen in the air on the titanium nitride surface of the substrate prepared as described above, in a 1% hydrofluoric acid solution composed of hydrofluoric acid and de-ionized water for 10 minutes. After immersion, it is immersed in deionized water again, and then the surface of the titanium nitride is cleaned by drying the substrate surface with nitrogen (N 2 ) gas.
그 다음에, 이온제거수 200mL에 염화팔라듐(PdCl2) 1g, 50%의 불산(HF) 5mL, 및 35%의 염산(HCl) 3mL가 혼합된 팔라듐 활성화 용액에 20초간 침지시킨 후에, 이온제거수에서 10초 동안 침지를 두 번 실시함으로써 질화티타늄 표면을 활성화한다. 이렇게, 기판을 세정하고 활성화시키는 과정을 거침으로써, 후술되는 공정에서 형성되는 구리 시드층이나 구리막의 질은 더욱 향상한다.Subsequently, after dipping in 200 mL of deionized water for 20 seconds in a palladium activated solution mixed with 1 g of palladium chloride (PdCl 2 ), 5 mL of 50% hydrofluoric acid (HF), and 3 mL of 35% hydrochloric acid (HCl), deionization was performed. The titanium nitride surface is activated by immersing twice in water for 10 seconds. Thus, by going through the process of cleaning and activating the substrate, the quality of the copper seed layer or copper film formed in the process described later is further improved.
이어서, 구리이온을 생성하는 구리염, 구리이온을 환원시키는 환원제, 구리이온과 리간드를 형성함으로써 구리가 액상에서 환원되어 용액이 불안정하게 되는 것을 방지하기 위한 착화제, 및 상기 환원제가 산화되도록 용액을 적당한 pH로 유지시키는 pH 조절제가 혼합된 구리 무전해 도금액에 활성화된 기판을 침지시켜 구리 무전해 도금으로 구리 시드층을 형성한다.Next, a copper salt that produces copper ions, a reducing agent that reduces copper ions, a complexing agent for preventing copper from being reduced in the liquid phase and forming a ligand by forming a ligand with copper ions, and a solution so that the reducing agent is oxidized. The activated substrate is immersed in a copper electroless plating solution mixed with a pH adjusting agent to maintain a proper pH to form a copper seed layer by copper electroless plating.
여기서, 일 예를 들면, 상기 구리염으로는 염화제이구리·이수화물(CuCl2·2H2O) 0.05M, 착화제로서 에틸렌디아민, 환원제로서 질산제이코발트·육수화물((Co(NO3)2·6H2O) 0.15M, 및 PH 조절제로서 HNO3를혼합하여 pH 6.8의 구리 무전해 도금액을 형성했다.Here, for example, as the copper salt, cupric chloride dihydrate (CuCl 2 · 2H 2 O) 0.05 M, ethylenediamine as a complexing agent, zecobalt nitrate as a reducing agent ((Co (NO 3 )) 2 · 6H 2 O) 0.15 M and HNO 3 as a PH regulator were mixed to form a copper electroless plating solution having a pH of 6.8.
또한, 다른 예를 들면, 구리염으로는 황산제이구리·오수화물(CuSO4·5H2O) 0.03M, 착화제로서 에틸렌디아민사아세트산(Ethyiene-diaminetetraacetic, EDTA), 환원제로서 포름알데히드(HCHO) 0.1M, 및 PH 조절제로서 수산화칼륨(KOH)을혼합하여 pH 13의 구리 무전해 도금액을 형성했다. 이때, 구리 무전해 도금액의 온도는 18℃∼100℃ 범위이면 좋고, 계면활성제와 같은 첨가제를 넣어도 좋은 데, 음이온 계면활성제의 종류에서 특히 바람직한 대표물은 크랜베리 뉴 저지에 소재한 론-폴렌크(Rhone-Poulenc)사의 로다팩 알이-610(상품명: Rhodafac RE-610)을 예로 들 수 있다.As another example, copper salts include cupric sulfate pentahydrate (CuSO 4 · 5H 2 O) 0.03 M, ethylene diamine tetraacetic acid (EDTA) as a complexing agent, and formaldehyde (HCHO) as a reducing agent. 0.1 M and potassium hydroxide (KOH) as a PH regulator were mixed to form a copper electroless plating solution of pH 13. In this case, the temperature of the copper electroless plating solution may be in the range of 18 ° C. to 100 ° C., and an additive such as a surfactant may be added. A particularly preferable representative type of the anionic surfactant is Ron-Polenk, Cranberry New Jersey. For example, Rodapak AL-610 (trade name: Rhodafac RE-610) manufactured by Poulenc.
상기와 같은 구리 무전해 도금액에서의 무전해 도금 과정은, 기판을 상기 최적 조성의 구리 무전해 도금액에 2분간 용액에 침지시킨 후에, 이온제거수에서 10초 동안 침지시키는 것을 세 번 실시하고, 질소(N2) 기체로 기판의 양면을 건조시킴으로써 이루어진다.In the electroless plating process in the copper electroless plating solution as described above, the substrate is immersed in the copper electroless plating solution of the optimum composition for 2 minutes in a solution, and then immersed in deionized water for 10 seconds three times, followed by nitrogen. (N 2) it takes place by drying both surfaces of the substrate with a gas.
다시 도 2를 참조하여 설명하면, 그 다음에, 구리 시드층이 형성된 기판 상에 구리 시드층의 후속 공정 전까지 공기 중의 산소와 반응하여 자연 발생하는 산화막을 제거하기 위해 1: 200의 비율로 희석된 수산화암모늄(NH4OH)용액에, 기판을 30초 동안 침지시켜 표면 처리를 한 뒤에 이온제거수에 담그고 질소 기체로 표면을 건조시키는 세정 과정을 마친다. 이러한 세정 과정은 기판의 표면에 구리막이 보다 균일하게 형성되게 하는 것이다.Referring to FIG. 2 again, the copper seed layer was then diluted in a ratio of 1: 200 to remove the naturally occurring oxide film by reacting with oxygen in the air until the subsequent process of the copper seed layer on the substrate on which the copper seed layer was formed. Subsequently, the substrate is immersed in an ammonium hydroxide (NH 4 OH) solution for 30 seconds to perform a surface treatment, and then immersed in deionized water and dried on a surface of nitrogen. This cleaning process allows the copper film to be more uniformly formed on the surface of the substrate.
이어서, 이온제거수에 1.0 M의 H2SO4및 0.05 M의 황산제이구리오수화물을 혼합하여 이루어지는 구리 전해 도금 용액에, 상술한 세정 과정을 마친 기판을 침지시켜 구리 시드층을 상대전극으로 하고 가이드 전극을 더 마련하여 각각의 전극들에 표준 수소전극(Saturated calomel electrode, SCE)을 기준으로 환원 전위를 -400mV를 인가함으로써 구리막을 형성한다. 이러한 구리 전해 도금 실시는 18℃∼100℃의 온도에서 이루어진다.Subsequently, in the copper electrolytic plating solution formed by mixing 1.0 M H 2 SO 4 and 0.05 M sulfate iguriohydrate in deionized water, the substrate having been immersed in the above-mentioned cleaning process was immersed, and the copper seed layer was used as the counter electrode. A guide electrode is further provided to form a copper film by applying a reduction potential of -400 mV to each electrode based on a standard calorium electrode (SCE). Such copper electroplating is performed at a temperature of 18 ° C to 100 ° C.
다음에, 구리막이 형성된 기판을 온도 증가율이 15℃/min인 고온 열처리 용기 내에 장입하고, 질소 분위기 내에서 400℃의 온도를 유지하며 30분 동안 열처리를 실시한다.Next, the substrate on which the copper film was formed was charged into a high temperature heat treatment vessel having a temperature increase rate of 15 ° C./min, and heat treated for 30 minutes while maintaining the temperature of 400 ° C. in a nitrogen atmosphere.
도 3a 내지 도 3c는 본 발명에 따라서 반도체 기판 상에 구리 금속막을 형한 경우에 기판의 단면을 나타내는 SEM 사진들이다. 도 3a는 본 발명에 따라 PVD 장치에서 구리 시드층을 형성하여 반도체 배선용 구리막을 형성한 경우이고, 도 3b는 황산제이코발트를 환원제로 이용하는 구리 무전해 도금액에서 구리 시드층을 형성하여 반도체 배선용 구리막을 형성한 경우이며, 도 3c는 포름알데히드를 환원제로 이용하는 구리 무전해 도금액에서 구리 시드층을 형성하여 반도체 배선용 구리막을 형성한 경우이다.3A to 3C are SEM photographs showing a cross section of a substrate when a copper metal film is formed on a semiconductor substrate according to the present invention. 3A illustrates a case in which a copper seed layer is formed by forming a copper seed layer in a PVD device according to the present invention, and FIG. 3B illustrates a copper seed layer in a copper electroless plating solution using zecobalt sulfate as a reducing agent. 3C illustrates a case where a copper seed layer is formed from a copper electroless plating solution using formaldehyde as a reducing agent to form a copper film for semiconductor wiring.
도 3a 내지 도 3c를 참조하면, 본 발명에 따라 물리 기상 증착법, 황산제이코발트 또는 포름알데히드를 포함하는 구리 무전해 도금액을 이용한 각각의 구리 시드층을 이용하여 형성된 각각의 구리막들의 표면은 모두 균일한 것을 알 수 있다.3A to 3C, the surfaces of the respective copper films formed using the respective copper seed layers using the copper vapor deposition solution containing the physical vapor deposition method, zecobalt sulfate or formaldehyde according to the present invention are all uniform. I can see that.
이렇게, 건식법 또는 습식법의 각각의 방법으로 구리 시드층을 형성하지만, 구리 시드층 상에 구리막을 형성한 후, 후속 공정으로 고온 열처리 공정을 행하면 그렇지 않은 구리막 보다 접착도가 매우 좋아지는 것을 알 수 있는 데, 표 1에서 접착도를 상대적으로 비교한 결과를 나타내면 다음과 같다.Thus, although the copper seed layer is formed by each method of a dry method or a wet method, after forming a copper film on a copper seed layer and performing a high temperature heat processing process by a subsequent process, it turns out that adhesiveness becomes much better than the copper film which is not. Table 1 shows the results of the comparative comparison of the degree of adhesion as follows.
도 4는 도 3a 내지 도 3c에서와 같은 각각의 반도체 금속막들에 대한 면저항 감소의 정도를 나타내기 위한 그래프이다.4 is a graph showing the degree of sheet resistance reduction for each of the semiconductor metal films as shown in FIGS. 3A to 3C.
도 4를 참조하면, 고온 열처리 후 각각의 면저항 감소 정도를 살펴보면, 도 3a과 같이 PVD 장치에서 구리 시드층을 형성하여 반도체 배선용 구리막을 형성한 경우에는 약 10.2% 정도 감소하였고, 도 3b와 같이 황산제이코발트를 환원제로 이용하는 구리 무전해 도금액에서 구리 시드층을 형성하여 반도체 배선용 구리막을 형성한 경우에는 약 10.5% 정도 감소하였으며, 도 3c와 같이 포름알데히드(HCHO)를 환원제로 이용하는 구리 무전해 도금액에서 구리 시드층을 형성하여 반도체 배선용 구리막을 형성한 경우에는 약 4.5% 정도의 감소를 보였다.Referring to FIG. 4, when the sheet resistance decreases after the high temperature heat treatment, when the copper seed layer is formed by forming a copper seed layer in the PVD device as shown in FIG. 3A, the copper wire for semiconductor wiring is reduced by about 10.2%. In the case of forming a copper seed layer from a copper electroless plating solution using jaecobalt as a reducing agent, a copper film for semiconductor wiring was reduced by about 10.5%. As shown in FIG. When the copper seed layer was formed to form a copper film for semiconductor wiring, the decrease was about 4.5%.
이와 같이, 고온 열처리 공정 후에는, 각각의 반도체 배선용 금속막들의 접착도가 향상 될 뿐 아니라 면저항도 감소하므로 고품질의 반도체 배선용 구리막을 형성할 수 있음을 알 수 있다.As described above, it can be seen that after the high temperature heat treatment process, not only the adhesion of the metal films for semiconductor wiring is improved but also the sheet resistance is reduced, thereby forming a high quality copper wiring film for semiconductor wiring.
상술한 바와 같이 본 발명에 의하면, 습식법으로 구리 시드층을 형성한 후 반도체 배선용 구리막을 형성하는 반도체 구리 배선 공정에서, 후속 공정으로서 간단한 고온 열처리만으로도 균일한 구리막을 형성함과 동시에 접착도가 더욱 더 향상된 반도체 배선용 구리막을 형성할 수 있다.As described above, according to the present invention, in the semiconductor copper wiring process of forming a copper seed layer by a wet method and then forming a copper film for semiconductor wiring, a uniform copper film is formed at the same time as a simple high temperature heat treatment as a subsequent step, and the adhesion is further increased. An improved copper film for semiconductor wiring can be formed.
또한, 고온 열처리 공정으로 인해 각 구리막 표면의 면저항도 감소함으로써, 고품질의 반도체 배선용 구리막을 제공하게 되어 반도체 산업 발전에 기여할 수 있다.In addition, the high temperature heat treatment process also reduces the sheet resistance of each copper film surface, thereby providing a high-quality copper film for semiconductor wiring, thereby contributing to the development of the semiconductor industry.
본 발명은 상기 실시예에만 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.The present invention is not limited to the above embodiments, and it is apparent that many modifications are possible by those skilled in the art within the technical spirit of the present invention.
Claims (14)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0078893A KR100426209B1 (en) | 2001-12-13 | 2001-12-13 | Fabricating Method of Copper Film for Semiconductor Interconnection |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0078893A KR100426209B1 (en) | 2001-12-13 | 2001-12-13 | Fabricating Method of Copper Film for Semiconductor Interconnection |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030048850A KR20030048850A (en) | 2003-06-25 |
| KR100426209B1 true KR100426209B1 (en) | 2004-04-06 |
Family
ID=29574699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0078893A KR100426209B1 (en) | 2001-12-13 | 2001-12-13 | Fabricating Method of Copper Film for Semiconductor Interconnection |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100426209B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100859952B1 (en) * | 2006-12-21 | 2008-09-23 | 동부일렉트로닉스 주식회사 | Method of manufacturing semiconductor device |
| KR101292863B1 (en) * | 2011-10-24 | 2013-08-02 | 한국원자력연구원 | Epitaxial growth and single crystal thin film fabrication using electrodeposition |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000043060A (en) * | 1998-12-28 | 2000-07-15 | 김영환 | Method for creating copper metal wiring of semiconductor device |
| KR20000043912A (en) * | 1998-12-29 | 2000-07-15 | 김영환 | System forming copper metalization of semiconductor device and copper metalization thereby |
| JP2000269334A (en) * | 1999-03-18 | 2000-09-29 | Kobe Steel Ltd | Method for forming wiring film |
| KR20010003614A (en) * | 1999-06-24 | 2001-01-15 | 김영환 | A method for forming damascene type metal wire in semiconductor device |
| US6391777B1 (en) * | 2001-05-02 | 2002-05-21 | Taiwan Semiconductor Manufacturing Company | Two-stage Cu anneal to improve Cu damascene process |
-
2001
- 2001-12-13 KR KR10-2001-0078893A patent/KR100426209B1/en not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000043060A (en) * | 1998-12-28 | 2000-07-15 | 김영환 | Method for creating copper metal wiring of semiconductor device |
| KR100309809B1 (en) * | 1998-12-28 | 2001-11-15 | 박종섭 | Method of forming a copper wiring in a semiconductor device |
| KR20000043912A (en) * | 1998-12-29 | 2000-07-15 | 김영환 | System forming copper metalization of semiconductor device and copper metalization thereby |
| JP2000269334A (en) * | 1999-03-18 | 2000-09-29 | Kobe Steel Ltd | Method for forming wiring film |
| KR20010003614A (en) * | 1999-06-24 | 2001-01-15 | 김영환 | A method for forming damascene type metal wire in semiconductor device |
| US6391777B1 (en) * | 2001-05-02 | 2002-05-21 | Taiwan Semiconductor Manufacturing Company | Two-stage Cu anneal to improve Cu damascene process |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030048850A (en) | 2003-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7279231B2 (en) | Electroless plating structure | |
| CN1094799C (en) | Palladium immersion deposition to selectively initiate electroless plating on Ti and W alloys for wafer fabrication | |
| US6713377B2 (en) | Method of electroless plating copper on nitride barrier | |
| US6486055B1 (en) | Method for forming copper interconnections in semiconductor component using electroless plating system | |
| US7285494B2 (en) | Multiple stage electroless deposition of a metal layer | |
| US5169680A (en) | Electroless deposition for IC fabrication | |
| JP5203602B2 (en) | Method for direct electroplating of copper onto a non-copper plateable layer | |
| US20020066671A1 (en) | Seed layer deposition | |
| US20050085031A1 (en) | Heterogeneous activation layers formed by ionic and electroless reactions used for IC interconnect capping layers | |
| US20070232044A1 (en) | Filling narrow and high aspect ratio openings with electroless deposition | |
| US20050161338A1 (en) | Electroless cobalt alloy deposition process | |
| US20020127348A1 (en) | Method for depositing copper or a copper alloy | |
| US7064065B2 (en) | Silver under-layers for electroless cobalt alloys | |
| KR20060018838A (en) | Compositions for the currentless depoisition of ternary materials for use in the semiconductor industry | |
| US20050170650A1 (en) | Electroless palladium nitrate activation prior to cobalt-alloy deposition | |
| KR100426209B1 (en) | Fabricating Method of Copper Film for Semiconductor Interconnection | |
| US6875260B2 (en) | Copper activator solution and method for semiconductor seed layer enhancement | |
| KR100445839B1 (en) | Fabricating Method of silver Film for Semiconductor Interconnection | |
| KR100475403B1 (en) | Fabricating Method of Copper Film for Semiconductor Interconnection | |
| KR100454633B1 (en) | Treatment method of wafer surface | |
| TW512185B (en) | Method of electroless plating metal lines on nitride barrier | |
| KR100430949B1 (en) | Electroless silver plating solution and method of forming metal interconnects using the same | |
| EP1022355B1 (en) | Deposition of copper on an activated surface of a substrate | |
| JP2003178999A (en) | Electroless plating method, embedded wiring, and method of forming the same | |
| KR100406592B1 (en) | Fabricating method of Semiconductor Matal film |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120925 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20130425 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |