KR100421833B1 - 엠펙2비디오디코더의화면스킵장치및방법 - Google Patents
엠펙2비디오디코더의화면스킵장치및방법Info
- Publication number
- KR100421833B1 KR100421833B1 KR1019960024109A KR19960024109A KR100421833B1 KR 100421833 B1 KR100421833 B1 KR 100421833B1 KR 1019960024109 A KR1019960024109 A KR 1019960024109A KR 19960024109 A KR19960024109 A KR 19960024109A KR 100421833 B1 KR100421833 B1 KR 100421833B1
- Authority
- KR
- South Korea
- Prior art keywords
- picture
- video
- skip
- video bitstream
- video decoder
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 238000001514 detection method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
- H04N21/44008—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving operations for analysing video streams, e.g. detecting features or characteristics in the video stream
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
- H04N21/44004—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving video buffer management, e.g. video decoder buffer or video display buffer
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
본 발명은 MPEG2 비디오 디코더에 관한 것으로 특히, 비디오 디코더의 화면 디코딩 스킵장치 및 방법에 관한 것이다.
종래기술의 비디오 디코더의 화면 스킵장치는 B픽처의 스킵만을 하므로 I나 P픽처만으로 구성되어 있는 로우 딜레이 모드(Low Delay Mode) 비트스트림에서는 스킵을 구현할 수 없는 문제점이 발생된다.
따라서 본 발명은 입력되는 비디오 비트스트림 중 I픽처를 검출하여 I 픽처임을 나타내는 I 픽처 플래그 신호를 저장하고 저장된 순서대로 출력하는 I 픽처 검출부와, 입력되는 비디오 비트스트림을 일시 저장하는 비디오 비트스트림 버퍼와, 입력되는 픽처 스킵 신호가 로우 딜레이 모드를 나타내고 상기 I 픽처 검출부에서 I 픽처임을 나타내는 I 픽처 플래그 신호가 출력되면 상기 비디오 비트스트림 버퍼에서 출력되는 픽처의 비디오 비트스트림을 디코딩하지 않고 스킵하는 비디오 디코더로 구성되어, 로우 딜레이 모드 비트스트림에서 I픽처 바로 이전의 P픽처를 스킵함으로써, 로우 딜레이 모드에서 픽처 스킵기능을 구현할 수 있는 효과가 있다.
Description
본 발명은 엠펙(MPEG)2 비디오 디코더에 관한 것으로 특히, 비디오 디코더의화면 디코딩 스킵장치 및 방법에 관한 것이다.
일반적으로 MPEG2 비디오 디코딩에서는 립 싱크(Lip Sync), 사용자 스킵, 에러 콘실먼트를 위해 반드시 픽처 디코딩 스킵 기능이 필요하다.
이하 첨부된 도면을 참조하여 종래기술에 따른 비디오 디코더의 화면 스킵장치를 설명하면 다음과 같다.
제1도는 종래기술에 따른 비디오 디코더의 화면 스킵장치의 구성을 보여주는 블록도이고, 제2도는 종래기술에 따른 비디오 디코더의 화면 스킵방법을 보여주는 플로우챠트로써, 비디오 비트스트림 버퍼(11)는 입력되는 비디오 비트스트림을 저장하고, 스킵기능이 있는 비디오 디코더(12)는 픽처 스킵신호를 기다리다가(S21) 픽처 스킵신호가 입력되면(S22) 상기 비디오 비트스트림 버퍼(11)에서 출력된 비디오 비트스트림에서 B픽처인지를 판단한다(S24).
상기에서 B픽처이면 1픽처의 비트스트림은 디코딩하지 않고 버리고(S25), B픽처가 아니면 1픽처를 디코딩한다(S23).
이때 스킵된 픽처로 인해 에러가 확산되지 않도록 B픽처만을 스킵한다.
이와같은 종래기술의 비디오 디코더의 화면 스킵장치는 B픽처의 스킵만을 하므로 I나 P픽처만으로 구성되어 있는 로우 딜레이 모드(Low Delay Mode) 비트스트림에서는 스킵을 구현할 수 없는 문제점이 발생된다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출한 것으로 로우 딜레이 모드에서 I픽처 바로 이전의 P픽처를 스킵할 수 있는 엠펙2 비디오 디코더의 화면 스킵장치 및 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 엠펙2 비디오 디코더의 화면 스킵장치의 특징은 입력되는 비디오 비트스트림 중 I픽처를 검출하여 I 픽처임을 나타내는 I 픽처 플래그 신호를 저장하고 저장된 순서대로 출력하는 I 픽처 검출부와, 입력되는 비디오 비트스트림을 일시 저장하는 비디오 비트스트림 버퍼와, 입력되는 픽처 스킵 신호가 로우 딜레이 모드를 나타내고 상기 1 픽처 검출부에서 1 픽처임을 나타내는 1 픽처 플래그 신호가 출력되면 상기 비디오 비트스트림 버퍼에서 출력되는 픽처의 비디오 비트스트림을 디코딩하지 않고 스킵하는 비디오 디코더로 구성되는데 있다.
상기 I픽처 검출부는 입력되는 비디오 비트스트림의 각 픽처의 스타트 코드를 검출하는 픽처 스타트 코드검출부와, 상기 픽처 스타트 코드검출부에서 검출된 픽처의 타입이 I픽처이면 I 픽처 플래그 신호를 '1'로 하여 I 픽처임을 나타내고, I픽처가 아니면 I픽처 플래그 신호를 '0'으로 하여 저장한 후 다음 디코딩할 픽처의 정보로서 상기 비디오 디코더로 출력하는 I픽처 플래그 FIFO로 구성됨을 특징으로 한다.
본 발명에 따른 엠펙2 비디오 디코더의 화면 스킵 방법은, 입력되는 비디오 비트스트림의 각 픽처의 스타트 코드를 검출하여 I 픽처이면 I 픽처 플래그 신호를 '1'로 하여 I 픽처임을 나타내고, I픽처가 아니면 I픽처 플래그 신호를 '0'으로 하여 저장한 후 다음 디코딩할 픽처의 정보로서 상기 비디오 디코더로 출력하는 픽처 검출 단계와, 픽처 스킵신호가 입력되면 로우 딜레이 모드인지를 판단하는 모드 판단 단계와, 상기 모드 판단 단계에서 로우 릴레이 모드로 판별되고, 상기 픽처 검출 단계에서 I 픽처임을 나타내는 I 픽처 플래그 신호가 출력되면 상기 비디오 비트스트림 버퍼에서 출력되는 픽처의 비디오 비트스트림을 디코딩하지 않고 스킵하는 단계로 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 엠펙2 비디오 디코더의녀 스킵장치 및 방법을 상세하게 설명하면 다음과 같다.
제3도는 본 발명에 따른 비디오 디코더의 화면 스킵장치의 구성을 보여주는 블록도로써, 입력되는 비디오 비트스트림 중 I픽처를 검출하고 검출된 I 픽처임을 나타내는 I픽처 플래그 신호를 저장하는 I픽처 검출부(21)와, 입력되는 비디오 비트스트림을 일시 저장하는 비디오 비트스트림 버퍼(22)와, 픽처 스킵기능이 있어 상기 I픽처 검출부(21)의 I픽처 플래그 신호와 픽처 스킵신호에 따라 상기 비디오 비트스트림 버퍼(22)에서 출력한 비디오 비트스트림의 픽처를 스킵하거나 디코딩하는 비디오 디코더(23)로 구성된다.
여기서 상기 I픽처 검출부(21)는 입력되는 비디오 비트스트림의 각 픽처의 스타트 코드를 검출하는 픽처 스타트 코드 검출부(211)와, 상기 픽처 스타트 코드 검출부(211)에서 검출된 각 픽처의 타입이 I픽처이면 1, I픽처가 아니면 0으로 순서대로 저장한 후 다음 디코딩할 픽처의 정보로서 상기 비디오 디코더(23)로 출력하는 I픽처 플래그 FIFO(212)로 구성된다.
상기와 같이 구성된 본 발명에 따른 비디오 디코더의 화면 스킵장치는 먼저, I, P 픽처만으로 구성된 로우 딜레이 모드 비트스트림에서 픽처 스킵을 하기 위해서는 I픽처 이전의 바로 이전의 P픽처를 스킵해야 되므로 현재 디코딩할 픽처의 바로 다음 픽처가 I픽처인지를 검출하기 위해 I픽처 검출부(21)를 둔다.
상기 I픽처 검출부(21)의 픽처 스타트 코드검출부(211)는 입력되는 비디오 비트스트림의 각 픽처의 스타트 코드를 검출하여 이때 검출된 각 픽처의 타입을 I 픽처 플래그 FIFO(212)에 저장한다.
즉, 상기 픽처 스타트 코드검출부(211)에서 검출된 각 픽처의 타입이 I픽처이면 1, I픽처가 아니면 0으로 픽처 순서대로 I픽처 플래그 FIFO(212)에 저장한 후 저장된 순서대로 다음 디코딩할 픽처의 정보로 상기 비디오 디코더(23)로 출력한다.
상기 비디오 비트스트림 버퍼(22)의 비디오 비트스트림을 입력받은 비디오 디코더(23)는 상기 I픽처 검출부(21)의 I픽처 플래그 신호를 참조하여 I픽처 앞서 디코딩한다.
즉, 상기 비디오 디코더(23)는 I픽처 검출부(21)의 I픽처 플래그 신호가 1이고 픽처스킵명령이 있으면 상기 비디오 비트스트림 버퍼(22)에서 출력하는 비디오 비트스트림의 픽처를 스킵하여 디코딩한다.
이와 같이 구성된 본 발명의 비디오 디코더의 스킵방법을 제4도의 플로우챠트를 참조하여 설명하면 비디오 디코더(12)는 픽처 스킵신호를 기다리다가(S41) 픽처 스킵신호가 입력되면(S42) 로우 딜레이 모드인지를 판단한다(S43).
상기 단계(S43)에서 로우 딜레이 모드가 아니라고 판단하면 상기 비디오 비트스트림 버퍼(22)에서 출력된 비디오 비트스트림에서 B픽처인지를 판단한다(S44).
상기에서 B픽처이면 1픽처의 비트스트림은 디코딩하지 않고 버리고(S46), B픽처가 아니면 1픽처를 디코딩한다(S47). 즉, 화면 스킵 신호가 입력되고 로우 딜레이 모드가 아니면 B픽처를 스킵한다.
한편 상기 단계(S43)에서 로우 딜레이 모드로 판단하면 I픽처 검출부(21)의 I픽처 플래그 신호를 검사하여(S45) I 픽처 플래그 신호가 1이면 상기 비디오 비트 스트림 버퍼(22)에서 출력하는 비디오 비트스트림의 픽처를 스킵한다(S46). 즉, 상기 I 픽처 바로 전의 P 픽처가 스킵된다. 한편 I 픽처 플래그 신호가 0이면 상기 비디오 비트스트림 버퍼(22)에서 출력되는 1픽처를 디코딩한다(S47).
상기에서 살펴본 바와 같이 본 발명에 따른 엠펙2 비디오 디코더의 화면 스킵장치 및 방법은 I픽처나 P픽처를 스킵하면 에러가 확산되어 여러 픽처에 이상이 생기는 로우 딜레이 모드 비트스트림에서도 I픽처 바로 이전의 P픽처를 스킵하여 픽처 스킵기능을 구현할 수 있는 효과가 있다.
제1도는 종래기술에 따른 비디오 디코더의 화면 스킵장치의 구성을 보여주는 블록도.
제2도는 종래기술에 따른 비디오 디코더의 화면 스킵방법을 보여주는 플로우챠트.
제3도는 본 발명에 따른 비디오 디코더의 화면 스킵장치의 구성을 보여주는 블록도.
제4도는 본 발명에 따른 비디오 디코더의 화면 스킵방법을 보여주는 플로우챠트.
*도면의 주요 부분에 대한 부호의 설명
21 : I픽처 검출부 211 : 픽처 스타트 코드 검출부
212 : I픽처 플래그 FIFO 22 : 비디오 비트스트림 버퍼
23 : 비디오 디코더
Claims (4)
- 입력되는 비디오 비트스트림 중 I픽처를 검출하여 I 픽처임을 나타내는 I 픽처 플래그 신호를 저장하고 저장된 순서대로 출력하는 I 픽처 검출부와,입력되는 비디오 비트스트림을 일시 저장하는 비디오 비트스트림 버퍼와,입력되는 픽처 스킵 신호가 로우 딜레이 모드를 나타내고 상기 I 픽처 검출부에서 I 픽처임을 나타내는 I 픽처 플래그 신호가 출력되면 상기 비디오 비트스트림 버퍼에서 출력되는 픽처의 비디오 비트스트림을 디코딩하지 않고 스킵하는 비디오 디코더로 구성됨을 특징으로 하는 엠펙2 비디오 디코더의 화면 스킵장치.
- 제1항에 있어서, 상기 I픽처 검출부는입력되는 비디오 비트스트림의 각 픽처의 스타트 코드를 검출하는 픽처 스타트 코드검출부와,상기 픽처 스타트 코드검출부에서 검출된 픽처의 타입이 I픽처이면 I 픽처 플래그 신호를 '1'로 하여 I 픽처임을 나타내고, I픽처가 아니면 I픽처 플래그 신호를 '0'으로 하여 저장한 후 다음 디코딩할 픽처의 정보로서 상기 비디오 디코더로 출력하는 I픽처 플래그 FIFO로 구성됨을 특징으로 하는 엠펙2 비디오 디코더의 화면 스킵장치.
- 입력되는 비디오 비트스트림을 일시 저장하는 비디오 비트스트림 버퍼와, 상기 비디오 비트스트림 버퍼에서 출력되는 비디오 비트스트림을 디코딩하는 비디오 디코더를 포함한 엠펙2 비디오 디코더의 화면 스킵 방법에 있어서,입력되는 비디오 비트스트림의 각 픽처의 스타트 코드를 검출하여 I 픽처이면 I 픽처 플래그 신호를 '1'로 하여 I 픽처임을 나타내고, I픽처가 아니면 I픽처 플래그 신호를 '0'으로 하여 저장한 후 다음 디코딩할 픽처의 정보로서 상기 비디오 디코더로 출력하는 픽처 검출 단계와,픽처 스킵신호가 입력되면 로우 딜레이 모드인지를 판단하는 모드 판단 단계와,상기 모드 판단 단계에서 로우 딜레이 모드로 판별되고, 상기 픽처 검출 단계에서 I 픽처임을 나타내는 I 픽처 플래그 신호가 출력되면 상기 비디오 비트스트림 버퍼에서 출력되는 픽처의 비디오 비트스트림을 디코딩하지 않고 스킵하는 단계로 이루어지는 것을 특징으로 하는 엠펙2 비디오 디코더의 화면 스킵방법.
- 제3항에 있어서,상기 단계에서 픽처 스킵 신호가 입력되고 로우 딜레이 모드가 아니라고 판별되면 상기 비디오 비트스트림 버퍼에서 출력되는 B 픽처의 비디오 비트스트림을 디코딩하지 않고 스킵하는 단계를 더 포함하는 것을 특징으로 하는 엠펙2 비디오 디코더의 화면 스킵방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960024109A KR100421833B1 (ko) | 1996-06-26 | 1996-06-26 | 엠펙2비디오디코더의화면스킵장치및방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960024109A KR100421833B1 (ko) | 1996-06-26 | 1996-06-26 | 엠펙2비디오디코더의화면스킵장치및방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980007731A KR980007731A (ko) | 1998-03-30 |
| KR100421833B1 true KR100421833B1 (ko) | 2004-06-11 |
Family
ID=37323516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960024109A KR100421833B1 (ko) | 1996-06-26 | 1996-06-26 | 엠펙2비디오디코더의화면스킵장치및방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100421833B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101491099B (zh) * | 2006-07-11 | 2011-09-21 | 汤姆森特许公司 | 使用虚拟参考画面的方法及装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07135659A (ja) * | 1993-11-12 | 1995-05-23 | Nec Corp | 動画像復号制御装置 |
| KR960013033A (ko) * | 1994-09-02 | 1996-04-20 | 이헌조 | 엠펙2(mpeg2)의 비(b)프레임 처리장치 |
| EP0713341A2 (en) * | 1994-11-18 | 1996-05-22 | Sanyo Electric Co. Ltd | Video decoder capable of controlling encoded video data rate |
| KR960020536A (ko) * | 1994-11-18 | 1996-06-17 | 다까노 야스아끼 | 인코드된 비디오 데이타를 제어할 수 있는 비디오 디코딩 장치 |
-
1996
- 1996-06-26 KR KR1019960024109A patent/KR100421833B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07135659A (ja) * | 1993-11-12 | 1995-05-23 | Nec Corp | 動画像復号制御装置 |
| KR960013033A (ko) * | 1994-09-02 | 1996-04-20 | 이헌조 | 엠펙2(mpeg2)의 비(b)프레임 처리장치 |
| EP0713341A2 (en) * | 1994-11-18 | 1996-05-22 | Sanyo Electric Co. Ltd | Video decoder capable of controlling encoded video data rate |
| KR960020536A (ko) * | 1994-11-18 | 1996-06-17 | 다까노 야스아끼 | 인코드된 비디오 데이타를 제어할 수 있는 비디오 디코딩 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR980007731A (ko) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960020534A (ko) | 에러억제 동화상 복호화방법 및 장치 | |
| JP6238318B2 (ja) | ビデオランダムアクセスを簡素化する制約及びユニットタイプ | |
| AU702573B2 (en) | Encoding/decoding fields of predetermined field polarity apparatus and method | |
| US5910827A (en) | Video signal decoding arrangement and method for improved error concealment | |
| KR101122898B1 (ko) | 비디오 스트림 내의 유효 진입점 시그널링 | |
| US6674801B1 (en) | Circuit for synchronizing picture and method therefor | |
| EP0869682A1 (en) | Decoding and coding method of moving image signal, and decoding and coding apparatus of moving image signal using the same | |
| KR100334364B1 (ko) | 온-스크린 디스플레이 스크롤 장치 | |
| JPH11313332A (ja) | 独立に圧縮された偶数および奇数フィ―ルド・デ―タ用のビデオ信号圧縮解除装置 | |
| KR19990057102A (ko) | 비디오 디코더 | |
| KR100301825B1 (ko) | 엠펙비디오디코디시스템및엠펙비디오디코딩시스템의오버플로우처리방법 | |
| EP1958452A2 (en) | Method and apparatus for detecting video data errors | |
| KR100969224B1 (ko) | 미싱 또는 무효 포워드 레퍼런스 픽쳐들을 갖는 ｂ 픽쳐들의 처리 방법 및 시스템 | |
| KR20070104920A (ko) | Ｍｐｅｇ 비디오 스트림에서 완전한 화상을 구축하는데필요로 되는 프레임들의 동적 결정을 위한 방법 및 장치 | |
| KR100421833B1 (ko) | 엠펙2비디오디코더의화면스킵장치및방법 | |
| JP2006203598A (ja) | ディジタル画像復号装置及び方法 | |
| KR100296684B1 (ko) | 오디오/비디오 압축 코드 데이타를 디코딩하기 위한 디코딩 방법 및 디코더 | |
| USRE41179E1 (en) | Device for extracting parameters for decoding a video data flow coded according to an MPEG standard | |
| US20060239359A1 (en) | System, method, and apparatus for pause and picture advance | |
| US20040252762A1 (en) | System, method, and apparatus for reducing memory and bandwidth requirements in decoder system | |
| RU2336660C2 (ru) | Способ вырезания видеокадров при помощи идентификатора кадров | |
| JP2000341696A (ja) | 画像復号化装置およびその方法 | |
| KR100215822B1 (ko) | 비트스트림 오버플로우를 방지하는 영상디코딩방법 | |
| KR960036710A (ko) | 엠펙2의 트랜스포트 디코더 장치 | |
| JPH09298748A (ja) | Ｍｐｅｇビットストリームにおいてスタッフィングビットの代わりにプライベートデータを送る方法および装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080102 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |