KR100416289B1 - Digital-Analog Converter and Method, And Data Interpolation Device and Method - Google Patents
Digital-Analog Converter and Method, And Data Interpolation Device and Method Download PDFInfo
- Publication number
- KR100416289B1 KR100416289B1 KR10-2001-7009638A KR20017009638A KR100416289B1 KR 100416289 B1 KR100416289 B1 KR 100416289B1 KR 20017009638 A KR20017009638 A KR 20017009638A KR 100416289 B1 KR100416289 B1 KR 100416289B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- digital
- oversampling
- data value
- value
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000004364 calculation method Methods 0.000 claims abstract description 42
- 230000002194 synthesizing effect Effects 0.000 claims abstract description 33
- 238000005070 sampling Methods 0.000 claims description 38
- 238000006243 chemical reaction Methods 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000003786 synthesis reaction Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 16
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 9
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 3
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 3
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 3
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 description 2
- 102100040858 Dual specificity protein kinase CLK4 Human genes 0.000 description 2
- 101000749298 Homo sapiens Dual specificity protein kinase CLK4 Proteins 0.000 description 2
- 238000006116 polymerization reaction Methods 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 1
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 1
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000379 polymerizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/17—Function evaluation by approximation methods, e.g. inter- or extrapolation, smoothing, least mean square method
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
- G06T3/4007—Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Data Mining & Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Mathematical Physics (AREA)
- Computational Mathematics (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Complex Calculations (AREA)
Abstract
연산량이 적고, 회로규모의 축소가 가능한 디지털 아날로그 변환기 및 방법, 데이터 보간장치 및 방법을 제공하는 것을 목적으로 한다.An object of the present invention is to provide a digital analog converter and method, a data interpolation device, and a method which have a small amount of calculation and can reduce a circuit size.
입력되는 이산데이터의 값에 따라 각각 생성한 기본 파형의 디지털 파형 발생부(10)와, 디지털 파형 발생부(10)의 출력에 대해 오버샘플링 및 콘볼루션 연산 등을 행하는 콘볼루션 연산부(20)과, 콘볼루션 연산부(20)의 출력을 D/A변환하는 D/A변환부(30)을 설치하고, 기본 디지털 파형을 이산데이터에 따라 진폭을 변동조절함과 동시에, 콘볼루션 연산 등으로 합성하고 그 후, 오버샘플링 및 콘볼루션 연산 등을 행하는 것만으로 연속적인 보간치를 얻을 수 있도록 한다.A digital waveform generator 10 of the basic waveform generated according to the input discrete data value, a convolution calculator 20 that performs oversampling and convolution calculation on the output of the digital waveform generator 10, and And a D / A converter 30 for D / A converting the output of the convolution calculator 20, and varying the amplitude of the basic digital waveform according to the discrete data, and synthesizing it by a convolution operation. After that, continuous interpolation values can be obtained simply by performing oversampling, convolution calculation, and the like.
Description
최근의 디지털 오디오장치, 예를 들면 CD(콤팩트 디스크)플레이어나 DVD(디지털 비디오 디스크)플레이어 등에 있어서는 이산적인 디지털 음성 데이터에서 연속적인 아날로그의 음성신호를 얻기 위하여, 오버 샘플링 기술을 적용한 D/A변환기가 이용되고 있다.In recent digital audio devices such as CD (compact disc) players and DVD (digital video disc) players, D / A converters with oversampling technology are applied to obtain continuous analog audio signals from discrete digital audio data. Is being used.
이와 같은 D/A변환기는 이산적으로 입력되는 디지털 데이터의 사이를 보간(補間)하여 유사하게 샘플링 주파수를 높이기 위해, 일반적으로 디지털 필터가 사용되고 있다.Such D / A converters generally use digital filters to interpolate between discretely input digital data to similarly increase the sampling frequency.
디지털 필터로 얻어진 각 보간치를 샘플 홀드회로에 의해 보호 유지하여 계단모양의 신호 파형을 생성한 후에 그것을 로우패스 필터로 통하게 함으로써 매끄러운 아날로그 음성신호를 출력하고 있다. 통상적으로 D/A변환기에 포함되는 디지털 필터에 의한 데이터 보간은 sinc함수로 불리는 표본화함수를 이용하여 행해진다.Each interpolation value obtained by the digital filter is protected and held by a sample hold circuit to generate a stepped signal waveform, which is then passed through a low pass filter to output a smooth analog audio signal. In general, data interpolation by a digital filter included in a D / A converter is performed using a sampling function called a sinc function.
도 7은 sinc함수의 설명도이다. sinc함수는 디라크델타(Dirac Delta)함수를 역퓨리에 변환했을 때에 나타나는 것으로서, 표본화 주파수를 f로 했을 때 sin(πft)/(πft)로 정의된다. 이 sinc함수는 t = 0의 표본점에서만 값이 1이 되고 다른 모든 표본점에서는 값이 0이 된다.7 is an explanatory diagram of a sinc function. The sinc function appears when the Dirac Delta function is inverse Fourier transformed, and is defined as sin (πft) / (πft) when the sampling frequency is f. This sinc function has a value of 1 only at t = 0 and a value of 0 at all other sample points.
도 8은 이산데이터와 그 사이의 보간치와의 관계를 나타내는 도이다. 예를 들면 매끄럽게 변화하는 아날로그 음성신호를 일정한 시간 간격으로 표본화하고, 이것을 양자화 함으로써 표본데이터로서의 이산적인 음성데이터가 얻어진다. D/A변환기는 이와 같은 이산적인 디지털 음성 데이터가 입력되어 그 사이를 상기 sinc함수를 이용한 보간처리로써 연결한 연속적인 아날로그 음성신호를 출력한다.8 is a diagram illustrating a relationship between discrete data and interpolation values therebetween. For example, a smoothly changing analog voice signal is sampled at regular time intervals and quantized to obtain discrete voice data as sample data. The D / A converter inputs such discrete digital voice data and outputs a continuous analog voice signal interposed therebetween by interpolation using the sinc function.
도 8에 있어서 등간격인 표본점 t1, t2, t3, t4의 각각에서의 이산데이터 값을 Y(t1), Y(t2), Y(t3), Y(t4)로 하고, 예를 들면 표본점 t2와 t3 사이의 소정위치 t0(t2로부터 거리a)에 대응한 보간치y를 구하는 경우를 고려한다.In FIG. 8, the discrete data values at the sample points t1, t2, t3, and t4 at equal intervals are Y (t1), Y (t2), Y (t3), and Y (t4). For example, Consider a case where an interpolation value y corresponding to a predetermined position t0 (distance a from t2) between t2 and t3 is obtained.
일반적으로 보간치y를 표본화함수를 이용하여 구하기 위해서는, 주어진 각 이산데이터의 각각에 대해 보간위치 t0에서의 표본화 함수의 값을 구하고, 이것을 이용하여 콘볼루션(convolution) 연산을 행하면 된다. 구체적으로는 t1∼t4의 각 표본점마다 표본화 함수의 중심위치에서의 정점 높이를 일치시켜 이 때의 각각의 보간위치 t0에서의 표본화 함수의 값(×표시로 나타냄)을 구하고, 그것들을 모두 가산한다.In general, in order to obtain the interpolation value y using the sampling function, a value of a sampling function at the interpolation position t0 is obtained for each of each given discrete data, and a convolution operation can be performed using this. Specifically, the heights of the vertices at the center positions of the sampling functions are matched for each sampling point of t1 to t4, and the values of the sampling functions (represented by the X mark) at the respective interpolation positions t0 at this time are added, and all of them are added. do.
그리고 시간의 경과와 함께 보간위치t0가 이동하는데 각 표본위치에 대응하는 각각의 레벨도 시간의 경과와 함께 변화하기 때문에 보간치y(t0)도 연속적으로 변화하고, 각 이산데이터 사이를 원활하게 연결하는 연속된 아날로그신호를 얻을 수 있다.The interpolation position t0 moves with the passage of time, and since each level corresponding to each sample position also changes with the passage of time, the interpolation value y (t0) also changes continuously and smoothly connects each discrete data. A continuous analog signal can be obtained.
그러나 상술한 종래의 오버 샘플링 기술에 이용되는 sinc함수는 ±∞의 표본치로 값이 0에 수렴하는 함수이기 때문에 정확한 보간치를 구하려 하면, 모든 이산데이터에 대해 sinc함수의 값을 구하여 가산할 필요가 있다. 그런데 실제로는 처리능력이나 회로규모 등의 상태 등으로부터 고려하는 이산데이터의 범위를 한정하여 디지털 필터의 처리가 행해지고 있으나, 어느 정도의 보간 정도(精度)를 얻기 위해서는 넓은 범위의 표본치를 연산대상에 포함할 필요가 있고, 연산량이 많아짐에 따라 회로규모가 커지는 문제점이 있다.However, since the sinc function used in the above-described conventional oversampling technique is a function of converging values to 0 with a sample value of ± ∞, it is necessary to calculate and add the value of the sinc function to all the discrete data in order to obtain an accurate interpolation value. . In practice, however, digital filter processing is limited by the range of discrete data considered in terms of processing capacity, circuit size, and the like.However, in order to obtain a certain degree of interpolation, a wide range of samples are included in the calculation target. There is a problem in that the circuit size increases as the amount of calculation increases.
본 발명은 이산적인 디지털 데이터를 연속적인 아날로그 신호로 변환하는 디지털 아날로그 변환기(D/A변환기) 및 그 방법과 데이터 보간장치 및 그 방법에 관한 것으로, 특히 음성데이터를 D/A변환하는데 사용하기에 적합한 것이다.The present invention relates to a digital analog converter (D / A converter) for converting discrete digital data into a continuous analog signal, a method thereof, a data interpolator, and a method thereof. It is suitable.
도 1은 본 발명 실시형태에 따른 D/A변환기의 구성을 나타내는 도.1 is a diagram showing a configuration of a D / A converter according to an embodiment of the present invention.
도 2는 도 1 중의 디지털 파형발생부의 구성을 나타내는 도.FIG. 2 is a diagram illustrating a configuration of a digital waveform generator in FIG. 1. FIG.
도 3은 본 발명 실시형태에서 사용하는 디지털 파형을 나타내는 도.3 is a diagram showing a digital waveform used in the embodiment of the present invention;
도 4는 본 발명 실시형태의 컨볼루션 연산부의 동작을 설명하기 위한 도.Fig. 4 is a diagram for explaining the operation of the convolution calculator in the embodiment of the present invention.
도 5는 본 발명 실시형태의 기본 디지털 파형에서 생성되는 함수를 나타내는 도.5 shows a function generated from a basic digital waveform in an embodiment of the invention.
도 6은 도 1 중의 디지털 파형발생부의 구성을 나타내기 위한 도.FIG. 6 is a diagram for illustrating the configuration of a digital waveform generator in FIG. 1; FIG.
도 7은 sinc함수의 설명도.7 is an explanatory diagram of a sinc function.
도 8은 보간동작의 설명도이다.8 is an explanatory diagram of an interpolation operation.
본 발명은 이러한 과제를 해결하기 위해 창안된 것으로서, 그 목적은 연산량이 적고 회로규모의 축소가 가능한 디지털 아날로그 변환기 및 그 방법과 데이터 보간장치 및 그 방법을 제공함에 있다.SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and an object thereof is to provide a digital analog converter, a method and a data interpolation apparatus and method capable of reducing the amount of calculation and reducing the circuit size.
본 발명의 디지털 아날로그 변환기는 입력되는 n개의 이산데이터의 이산데이터 값에 대응한 기본 파형의 디지털 데이터들을 이동평균연산 또는 콘볼루션 연산에 의해 합성하고, 합성한 디지털 데이터 값에 대해 오버 샘플링을 행하고, 이렇게 하여 얻어진 데이터 값에 대해 다시 이동평균연산 또는 콘볼루션 연산을 행함으로써 상기 이산데이터에 대한 디지털의 보간치를 구한 후에 이 보간치를 포함하는 디지털 데이터를 아날로그의 양으로 변환한다.The digital-to-analog converter of the present invention synthesizes digital data of a basic waveform corresponding to discrete data values of n discrete data inputs by moving average calculation or convolution operation, and oversamples the synthesized digital data values, By performing moving average calculation or convolution operation on the data values thus obtained again, digital interpolation values for the discrete data are obtained, and then digital data including the interpolation values are converted into analog amounts.
본 발명의 다른 형태의 디지털 아날로그 변환기는 입력되는 n개의 이산데이터의 이산데이터 값에 대응한 기본 파형의 디지털 데이터들을 이동평균연산 또는 콘볼루션 연산에 의해 합성하는 합성수단과, 상기 합성수단에 의해 생성된 디지털 데이터에 대해 입력되는 각 데이터 값을 전단계에 비해 2배의 주파수로 샘플링을 행하고, 얻어진 데이터 값과 그것을 소정 위상분 어긋나게 한 각 데이터 값을 각각 가산하여 다음 단계로 출력하는 처리를 수 차례에 걸쳐 행하는 오버 샘플링 수단과, 상기 오버 샘플링 수단으로 얻어진 각 데이터 값에 대해 수 차례의 이동평균연산 또는 콘볼루션 연산을 행하는 연산수단과, 상기 연산수단으로 구한 각 데이터 값을 아날로그의 양으로 변환하는 D/A변환수단을 구비하고 있다.According to another aspect of the present invention, there is provided a digital-to-analog converter comprising: synthesizing means for synthesizing digital data of a basic waveform corresponding to discrete data values of n discrete data inputs by moving average calculation or convolution operation; Sampling the data values inputted to the digital data at twice the frequency compared to the previous step, and adding the obtained data values and the respective data values shifted by a predetermined phase, and outputting them to the next step several times An oversampling means for performing over, a moving means for performing several times the moving average operation or a convolution operation for each data value obtained by the oversampling means, and D for converting each data value obtained by the calculating means into an analog amount. / A conversion means is provided.
본 발명의 또 다른 형태의 디지털 아날로그 변환기는 기준주파수 클럭에 동기하여 입력되는 n개의 이산데이터 값에 따른 기본파형의 디지털 데이터들을 상기 기준주파수 클럭만큼 어긋나게 가산하여 데이터 합성을 행하는 합성수단과, 상기 합성수단에 의해 생성된 디지털 데이터에 대해 입력된 각 데이터 값을 전단계와 비교하여 2배의 주파수 클럭으로 샘플링하여 얻어진 각 데이터 값과 그것을 2배의 주파수 클럭에 대해 반클럭 어긋나게 한 각 데이터 값을 각각 가산하여 다음 단계로 출력하는 처리를 몇 단계에 걸쳐 행하는 오버샘플링 수단과, 상기 오버샘플링 수단으로 얻어진 각 데이터 값에 대해 상기 오버샘플링 수단의 최종 단계의 주파수클럭에 의해 동기하여 각 데이터 값을 1클럭씩 어긋나게 하여 가산함으로써 몇 단계의 이동평균연산 또는 콘볼루션 연산처리를 행하는 연산수단과, 상기 연산수단으로 구해진 각 데이터 값을 아날로그 양으로 변환하는 D/A변환수단을 구비하고 있다.According to another aspect of the present invention, there is provided a digital-to-analog converter comprising: synthesizing means for synthesizing data by adding digital data of a fundamental waveform according to n discrete data values inputted in synchronization with a reference frequency clock by the reference frequency clock; Add each data value obtained by sampling each frequency value to twice the frequency clock compared to the previous step, and each data value that is shifted by half the clock to twice the frequency clock compared to the previous step. Each data value by one clock in synchronization with the oversampling means for performing a process of outputting to the next step by several steps and the frequency clock of the last step of the oversampling means with respect to each data value obtained by the oversampling means. By shifting and adding several steps, A convolution operation means for performing a convolution calculation process and, for each data value obtained by the calculation means is provided with a D / A conversion means for converting the analog quantity.
본 발명의 데이터 보간장치는 입력되는 n개의 이산데이터의 값에 대응한 기본 파형의 디지털 데이터들을 이동평균연산 또는 콘볼루션 연산으로 합성하고, 상기 합성한 디지털 데이터 값에 대해 오버샘플링을 행하고, 얻어진 데이터 값에 대해 이동평균연산 또는 콘볼루션 연산을 행함으로써 상기 이산 데이터에 대한 디지털의 보간 값을 구한 후, 이 보간 값을 포함하는 각 디지털 데이터 값을 아날로그 양으로 변환한다.The data interpolation apparatus of the present invention synthesizes digital data of a basic waveform corresponding to input values of n discrete data by moving average operation or convolution operation, performs oversampling on the synthesized digital data values, and obtains the data. By performing a moving average operation or a convolution operation on the values, digital interpolation values are obtained for the discrete data, and then each digital data value including the interpolation values is converted into an analog amount.
본 발명의 또 다른 형태의 데이터 보간장치는 입력되는 n개의 이산데이터 값에 대응한 기본파형의 디지털 데이터들을 이동평균연산 또는 콘볼루션 연산으로 합성하는 합성수단과, 상기 합성수단에 의해 생성된 디지털 데이터에 대해 입력되는 각 데이터 값을 전단계와 비교하여 2배의 주파수로 샘플링하고, 얻어진 각 데이터 값과 그것을 소정 위상 분씩 반클럭 어긋나게 한 각 데이터 값을 각각 가산하여 다음 단계로 출력하는 처리를 몇 단계에 걸쳐 행하는 오버샘플링 수단과, 상기 오버샘플링 수단으로 얻어진 각 데이터 값에 대해 몇 단계의 이동평균연산 또는 콘볼루션 연산처리를 행하는 연산수단과, 상기 연산수단으로 구해진 각 데이터 값을 아날로그 양으로 변환하는 D/A변환수단을 구비하고 있다.According to another aspect of the present invention, a data interpolation apparatus includes: synthesizing means for synthesizing digital data of a fundamental waveform corresponding to n discrete data values input by moving average operation or convolution operation, and digital data generated by the synthesizing means; The process of sampling each data value inputted for at twice the frequency compared with the previous step, adding each obtained data value and each data value that is half-clock shifted by a predetermined phase, and outputting the data to the next step in several steps. An oversampling means for performing over, a moving means for performing several steps of moving average calculation or a convolution operation on each data value obtained by the oversampling means, and D for converting each data value obtained by the arithmetic means into an analog amount. / A conversion means is provided.
본 발명의 또 다른 형태의 데이터 보간장치는 기준주파수 클럭에 동기하여 입력되는 n개의 이산데이터 값에 따른 기본 파형의 디지털 데이터들을 상기 기준주파수 클럭만큼 어긋나게 가산하여 데이터 합성을 행하는 합성수단과, 상기 합성수단에 의해 생성된 디지털 데이터에 대해 입력되는 각 데이터 값을 전단계와 비교하여 2배의 주파수 클럭으로 샘플링하고, 얻어진 각 데이터 값과 그것을 2배의 주파수 클럭에 대해 반클럭씩 어긋나게 한 각 데이터 값을 각각 가산하여 다음 단계로 출력하는 처리를 몇 단계에 걸쳐 행하는 오버샘플링 수단과, 상기 오버샘플링 수단으로 얻어진 각 데이터 값에 대해 상기 오버샘플링 수단의 최종 단계의 주파수 클럭에 동기하여 각 데이터 값을 1클럭씩 어긋나게 하여 가산함으로써 몇 단계의 이동평균연산 또는 콘볼루션 연산처리를 행하는 연산수단과, 상기 연산수단으로 구해진 각 데이터 값을 아날로그 양으로 변환하는 D/A변환수단을 구비하고 있다.According to another aspect of the present invention, a data interpolation apparatus includes: synthesizing means for synthesizing data by shifting digital data of a basic waveform according to n discrete data values input in synchronization with a reference frequency clock by the reference frequency clock; Each data value input for the digital data generated by the means is sampled at twice the frequency clock compared to the previous step, and each obtained data value and each data value shifted by half a clock for the twice the frequency clock is obtained. An oversampling means which adds and outputs the data to the next step in several steps, and each data value is one clock in synchronization with the frequency clock of the last step of the oversampling means for each data value obtained by the oversampling means. Moving average calculation or cone ball of several steps by adding by shifting Calculation means for performing arithmetic operation processing, and D / A conversion means for converting each data value obtained by said calculation means into an analog quantity.
여기서 상기 합성수단은 예를 들면 상기 기준 주파수 클럭에 동기하여 순차 입력되는 이산 데이터를 상기 기준 주파수 클럭 만큼 순차 지연시키는 n개의 지연수단과, 상기 n개의 지연수단에서 출력되는 각각의 데이터 값에 대해 기본 디지털 파형에 대응한 각 이득치를 각각 승산함과 동시에 각각의 승산결과를 가산하여 상기 오버샘플링 수단에 출력하는 승가산 수단을 구비한다.Here, the synthesizing means includes, for example, n delay means for sequentially delaying discrete data sequentially inputted in synchronization with the reference frequency clock by the reference frequency clock, and for each data value output from the n delay means. And multiplication means for multiplying each gain value corresponding to the digital waveform and adding the multiplication result to the oversampling means.
또한 상기 오버샘플링 수단은 예를 들면 상기 합성수단에 의해 얻어진 디지털 데이터의 각 데이터 값에 대해 상기 기준 주파수의 2배의 주파수 클럭으로 샘플링을 행하고, 얻어진 각 데이터 값과 그것을 2배의 주파수 클럭에 대해 반클럭씩 어긋나게 한 각 데이터 값을 각각 가산하는 제 1연산수단과, 상기 제 1연산수단으로 얻어진 각 데이터 값에 대해, 상기 기준 주파수의 4배의 주파수 클럭으로 샘플링을 행하고, 얻어진 각 데이터 값과 그것을 4배의 주파수의 클럭에 대해 반클럭씩 어긋나게 한 각 데이터 값을 각각 가산하는 제 2연산수단과, 상기 제 2연산수단으로 얻어진 각 데이터 값에 대해, 상기 기준 주파수의 8배의 주파수 클럭으로 샘플링을 행하고, 얻어진 각 데이터 값과 그것을 8배의 주파수 클럭에 대해 반클럭씩 어긋나게 한 각 데이터 값을 각각 가산하는 제 3연산수단을 구비한다.Further, the oversampling means samples, for example, each data value of the digital data obtained by the synthesizing means with a frequency clock twice the reference frequency, and for each data value obtained and twice the frequency clock. The first calculation means for adding each data value shifted by half clocks, and for each data value obtained by the first calculation means, sampling at a frequency clock four times the reference frequency, and Second calculation means for adding each data value shifted by a half clock with respect to a clock of four times the frequency, and a frequency clock eight times the reference frequency for each data value obtained by the second calculation means. Sampling is performed, and each obtained data value and each data value shifted by half a clock with respect to an eight times frequency clock. And a third calculating means for each added.
또한 상기 연산수단은 예를 들면 상기 오버샘플링 수단으로 얻어진 디지털 데이터를 상기 오버샘플링 수단의 최종 단계의 주파수 클럭만큼 순차적으로 지연시키는 복수의 지연수단과, 상기 복수의 지연수단으로부터의 출력을 각각 가산하여 출력하는 가산수단을 구비한다.The calculating means may further include a plurality of delay means for sequentially delaying, for example, the digital data obtained by the oversampling means by the frequency clock of the last step of the oversampling means, and outputs from the plurality of delay means, respectively. And an adding means for outputting.
또한 본 발명의 디지털 아날로그의 변환방법은 입력되는 n개의 이산데이터 값에 대응한 기본파형의 디지털 데이터들을 이동평균연산 또는 콘볼루션 연산으로 합성하는 합성단계와, 상기 합성한 디지털 데이터 값에 대해 이동평균연산 또는 콘볼루션 연산을 수반하는 오버샘플링을 행하는 오버샘플링 단계와, 상기 오버샘플링에 의해 얻어진 데이터 값에 대해 이동평균연산 또는 콘볼루션 연산을 행함으로써, 상기 이산 데이터에 대한 디지털의 보간치를 구하는 연산단계와, 상기 연산으로 구해진 보간치를 포함하는 각 디지털 데이터 값을 아날로그양으로 변환하는 D/A변환단계를 갖는다.In addition, the conversion method of the digital analog of the present invention comprises a synthesis step of synthesizing the digital data of the fundamental waveform corresponding to the input of n discrete data values by a moving average operation or a convolution operation, and a moving average for the synthesized digital data values An oversampling step of performing oversampling accompanied by arithmetic or convolutional operations; and a step of calculating a digital interpolation value for the discrete data by performing a moving average operation or a convolution operation on the data values obtained by the oversampling. And a D / A conversion step of converting each digital data value including the interpolation value obtained by the operation into an analog amount.
또한 본 발명의 데이터 보간방법은 입력되는 n개의 이산데이터 값에 대응한 기본 파형의 디지털 데이터들을 이동평균연산 또는 콘볼루션 연산으로 합성하는 합성단계와, 상기 합성한 디지털 데이터 값에 대해 이동평균연산 또는콘볼루션 연산을 수반하는 오버샘플링을 행하는 오버샘플링 단계와, 상기 오버샘플링 단계에서 얻어진 데이터 값에 대해 다시 이동평균연산 또는 콘볼루션 연산을 행함으로써 상기 이산데이터에 대한 디지털 보간치를 구하는 연산단계를 갖는다In addition, the data interpolation method of the present invention comprises a synthesis step of synthesizing the digital data of the basic waveform corresponding to the input of n discrete data values by a moving average operation or a convolution operation, and a moving average operation or and over-sampling step of performing an over-sampling involving a cone Bolu illustration operation, by performing the re-moving average operation or convolution operation on the data values obtained from the oversampling step has a computation step of obtaining the value digital interpolation of the discrete data
상기와 같은 구성을 갖는 본 발명에 따르면 입력되는 이산데이터에 따른 기본 파형의 디지털 데이터들을 이동평균연산 또는 콘볼루션 연산으로 합성하고, 얻어진 데이터 값에 대해 오버샘플링과 이동평균연산 또는 콘볼루션 연산을 실행하는 것만으로 원래의 이산데이터에 대한 연속적인 보간치를 얻을 수 있기 때문에 종래의 sinc함수를 이용한 보간연산을 행하는 경우와 같이 광범위한 표준치를 연산대상에 포함할 필요가 없고, 연산량을 적게함과 동시에 회로규모의 소형화를 가능케 한다.According to the present invention having the above configuration, the digital data of the basic waveform according to the input discrete data are synthesized by moving average operation or convolution operation, and oversampling and moving average operation or convolution operation are performed on the obtained data values. Since it is possible to obtain continuous interpolation values for the original discrete data, it is not necessary to include a wide range of standard values in the calculation target as in the case of performing the interpolation operation using the conventional sinc function, and to reduce the amount of calculation and the circuit size. Enables miniaturization of
본 발명의 실시형태의 D/A변환기는 디지털 필터를 사용하여 오버샘플링을 행한 후에 샘플홀드 회로, 로우 패스 필터를 통해 아날로그 신호를 생성하는 것이 아니라, 입력되는 이산데이터에 따라 표본화 함수에 대응한 기본 파형의 디지털 데이터들을 합성하고, 얻어진 데이터 값에 대해 오버샘플링과 이동평균연산 또는 콘볼루션 연산(이하 콘볼루션 연산이라 칭한다.)을 실행함으로써 각 보간치를 디지털적으로 구한 후, 이들에 대응한 아날로그 신호를 생성함에 그 특징이 있다. 여기서, 이동평균연산은 두개이상의 연속된 입력값의 평균을 연속적으로 계산하는 것이며, 콘벌루션 연산은 합성곱 연산을 나타내는 것으로 다항식의 곱과 유사한 연산이다.The D / A converter according to the embodiment of the present invention does not generate an analog signal through a sample hold circuit and a low pass filter after oversampling using a digital filter, but rather a basic function corresponding to a sampling function according to input discrete data. By synthesizing the digital data of the waveform, and performing each of the obtained data values by performing oversampling, moving average operation, or convolution operation (hereinafter referred to as convolution operation), each interpolation value is obtained digitally, and then the analog signal corresponding thereto is obtained. Its features are in generating. Here, the moving average operation is a continuous calculation of an average of two or more consecutive input values, and the convolution operation represents a composite product operation, which is similar to the product of a polynomial.
이하, 본 발명 실시형태의 D/A변환기에 대해 도면을 참조하며 상세하게 설명한다. 도 1 및 도 2는 본 발명 실시형태의 D/A변환기의 구성을 나타내는 도이다. 또 도 3∼도 5는 본 발명 실시형태의 D/A변환의 원리를 설명하기 위한 도이다.Hereinafter, the D / A converter of the embodiment of the present invention will be described in detail with reference to the drawings. 1 and 2 are diagrams showing the configuration of the D / A converter of the embodiment of the present invention. 3 to 5 are diagrams for explaining the principle of the D / A conversion of the embodiment of the present invention.
우선 처음으로 도 3∼도 5를 참조하여 D/A변환의 원리를 설명한다.First, the principle of D / A conversion will be described with reference to FIGS.
도 3은 본 발명 실시형태에서 이용하는 기본 디지털 파형의 설명도이다. 도 3에 나타나는 기본 디지털 파형은 오버샘플링에 의한 데이터 보간치를 행할 때에 사용하는 표본화함수의 기본이 되는 것이다. 이 기본 디지털 파형은 기준 주파수의 클럭 CLK 1마다 데이터 값을 -1, 1, 8, 8, 1, -1로 변화시켜 작성한 것이다.3 is an explanatory diagram of a basic digital waveform used in the embodiment of the present invention. The basic digital waveform shown in FIG. 3 serves as a basis for the sampling function used when performing data interpolation values by oversampling. This basic digital waveform is created by changing the data value to -1, 1, 8, 8, 1, -1 for each clock CLK 1 of the reference frequency.
여기서는 본 발명 실시형태에 의한 D/A변환동작의 기본원리를 설명하기 위해 도 3과 같은 기본 디지털 파형 그 자체에 대해 이하 설명하는 것과 같은 처리를 행하는 경우를 생각한다.Here, in order to explain the basic principle of the D / A conversion operation according to the embodiment of the present invention, a case in which a process as described below is performed on the basic digital waveform itself as shown in FIG. 3 is considered.
우선 도 3과 같은 기본 파형의 디지털 데이터 값에 대해 2배의 주파수 클럭CLK 2로 샘플링을 행하고, 얻어진 각 샘플 값과 그것을 CLK 2의 반 클럭(반위상)분 어긋나게 한 각 샘플 값을 각각 가산함으로써, 2단계의 콘볼루션 연산을 수반하는 2배의 오버샘플링을 디지털적으로 실행한다.First, sampling is performed at twice the frequency clock CLK 2 with respect to the digital data value of the basic waveform as shown in FIG. 3, and each sample value obtained and each sample value obtained by shifting it by half clock (antiphase) of CLK 2 are respectively added. Digitally perform twice the oversampling involving a two-step convolution operation.
다음으로 1회째의 오버샘플링에 의해 얻어진 각 데이터 값에 대해, 다시 2배의 주파수의 클럭 CLK 3으로 샘플링을 행하고, 얻어진 각 샘플링 값과 그것을 클럭 CLK 3의 반클럭(반위상)분 어긋나게 한 각 샘플 값을 각각 가산함으로써, 2단계의 콘볼루션 연산을 수반하는 2배의 오버샘플링을 1회째와 동일하게 다시 실행한다.Next, for each data value obtained by the first oversampling, sampling is performed again with the clock CLK 3 of twice the frequency, and each sample value obtained is shifted from the half clock (antiphase) of the clock CLK 3. By adding the sample values, respectively, twice the oversampling involving a two-step convolution operation is performed again as in the first time.
나아가 2회째의 오버샘플링에 의해 얻어진 각 데이터 값에 대해, 다시 2배의 주파수의 클럭 CLK 4로 샘플링을 행하고, 얻어진 각 샘플링 값과 그것을 클럭 CLK 4의 반클럭(반위상)분 어긋나게 한 각 샘플 값을 각각 가산함으로써, 2단계의 콘볼루션 연산을 수반하는 2배의 오버샘플링을 한번 더 실행한다.Further, for each data value obtained by the second oversampling, sampling is performed again with the clock CLK 4 of twice the frequency, and each sample obtained by shifting each obtained sampling value and the counterclockwise half of the clock CLK 4 By adding the values, respectively, twice the oversampling involving a two-step convolution operation is performed once more.
이와 같이 2배의 오버샘플링 및 2단계의 콘볼루션 연산을 3회 반복시행한 후에 3회째의 콘볼루션 연산으로 얻어진 각 데이터 값에 대해 3회째의 오버샘플링에서 이용한 클럭 신호와 같은 주파수의 클럭 CLK 4로 각 샘플 값을 1클럭씩 어긋나게 하여 8단계의 콘볼루션 연산을 실행한다.The clock CLK 4 at the same frequency as the clock signal used in the third oversampling for each data value obtained by the third convolution operation after performing twice the oversampling and the two-step convolution operation as described above. The eight-step convolution operation is performed by shifting each sample value by one clock.
도 4는 도 3의 기본 디지털 파형에 대해 상술한 오버샘플링과 콘볼루션 연산을 행한 결과를 나타내는 도이다.4 is a diagram showing the results of the above-described oversampling and convolution operations on the basic digital waveform of FIG. 3.
이 중, 도 4(A)는 1회째의 오버샘플링과 콘볼루션 연산을 행한 결과를 나타낸다. 도 4(A)에 있어서, 1행째의 수열은 도 3에 나타낸 기본 디지털 파형의 데이터 값에 대해 2배의 오버샘플링을 행한 결과를 나타내고, 2행째의 수열은 1행째의 각 샘플 값을 반위상분 어긋나게 한 결과를 나타내고, 더욱이 3행째의 수열은 1행째의 각 샘플 값과 2행째의 각 샘플 값을 대응하는 열간에서 가산한 결과를 나타내고 있다.4A shows a result of performing the first oversampling and convolution operation. In Fig. 4A, the first row shows the result of double oversampling with respect to the data values of the basic digital waveform shown in Fig. 3, and the second row shows the half-phase of each sample value in the first row. The result of shifting the minutes is shown, and the third row shows the result of adding each sample value in the first row and each sample value in the second row between the corresponding columns.
또한 도 4(B)는 2회째의 오버샘플링과 콘볼루션 연산을 행한 결과를 나타낸다. 도 4(B)에 있어서, 1행째의 수열은 1회째의 오버샘플링과 콘볼루션 연산에 의해 얻어진 상기 도 4(A)의 3행째에 나타내어지는 데이터 값에 대해 2배의 오버샘플링을 행한 결과를 나타내고, 2행째의 수열은 1행째의 각 샘플 값을 반위상분 어긋나게 한 결과를 나타내고 있다. 더욱이 3행째의 수열은 1행째의 각 샘플 값과 2행째의 각 샘플 값을 대응하는 열간에서 가산한 결과를 나타내고 있다.4B shows the results of the second oversampling and convolution operation. In Fig. 4B, the first row sequence shows the result of double oversampling with respect to the data value shown in the third row of Fig. 4A obtained by the first oversampling and convolution operation. The second row shows the result of shifting the sample values in the first row by half phase difference. Furthermore, the third row shows the result of adding each sample value in the first row and each sample value in the second row between corresponding columns.
또한 도 4(C)는 3회째의 오버샘플링과 콘볼루션 연산을 행한 결과를 나타낸다. 도 4(C)에 있어서, 1행째의 수열은 2회째의 오버샘플링과 콘볼루션 연산에 의해 얻어진 상기 도 4(B)의 3행째에 나타내어지는 데이터 값에 대해 2배의 오버샘플링을 행한 결과를 나타내고, 2행째의 수열은 1행째의 각 샘플 값을 반위상분 어긋나게 한 결과를 나타내고 있다. 더욱이 3행째의 수열은 1행째의 각 샘플 값과 2행째의 각 샘플 값을 대응하는 열간에서 가산한 결과를 나타내고 있다. 그리고 여기서는 도면의 형편상 일련의 수열을 2단계 구성으로 나타내고 있다.4C shows the results of the third oversampling and convolution operation. In Fig. 4 (C), the first row sequence shows the result of double oversampling with respect to the data value shown in the third row of Fig. 4B obtained by the second oversampling and convolution operation. The second row shows the result of shifting the sample values in the first row by half phase difference. Furthermore, the third row shows the result of adding each sample value in the first row and each sample value in the second row between corresponding columns. In addition, a series of sequences is shown here by the 2-step structure for the convenience of drawing.
또한 도 4(D)는 8단계의 콘볼루션 연산을 행한 결과를 나타낸다. 도 4(D)에 있어서, 1행째의 수열은 3회째의 오버샘플링과 콘볼루션 연산에 의해 얻어진 상기 도 4(C)의 3행째에 나타내어지는 데이터 값 그 자체로서 2∼8행째의 수열은 1행째의 각 샘플 값을 순차적으로 1클럭씩 어긋나게 한 결과를 나타내고 있다. 더욱이 9행째의 수열은 1∼8행째의 각 샘플 값을 대응하는 열간에서 가산한 결과를 나타내고 있다. 그리고 여기서도 도면의 형편상 일련의 수열을 2단계 구성으로 나타내고 있다.4D shows the result of the eight-step convolution operation. In Fig. 4D, the sequence in the first row is the data value itself shown in the third row in Fig. 4C obtained by the third oversampling and convolution operation, and the sequence in the second through eighth rows is 1; The result of having shifted each sample value of a line by 1 clock sequentially is shown. Moreover, the 9th row shows the result of adding each sample value of the 1st to 8th rows between the corresponding columns. Here, also for the convenience of the drawings, a series of sequences is shown in a two-step configuration.
도 4(D)의 9행째에 나타나며 최종적으로 얻어진 각 샘플 값을 D/A변환한 후에 평활하면 도 5에 나타나는 것과 같은 파형 함수의 신호가 얻어진다. 도 5에 나타나는 함수는 전역에 걸쳐 1회 미분가능하고 횡축을 따라 표본위치 t에서 65사이에 있을 때에 0이외의 유한한 값을 가지며, 그 이외의 영역에서 0이 되는 함수이다.In the ninth row of FIG. 4D, when each finally obtained sample value is smoothed after D / A conversion, a signal having a waveform function as shown in FIG. 5 is obtained. The function shown in Fig. 5 has a finite value other than zero when it can be differentiated once over the whole and is located between the sample positions t and 65 along the horizontal axis, and becomes zero in other areas.
그리고 함수의 값이 국소적인 영역에서 0이외의 유한값을 가지며, 그 이외의 영역에서 0이 되는 경우를 「유한대」라 칭한다.The case where the value of the function has a finite value other than 0 in the local area and becomes 0 in the other areas is called "finite band".
또 도 5의 함수는 t = 33의 표본점에서만 극대치를 취하고 t = 1, 17, 49, 65의 4개의 표본점에 있어서 0이 된다는 특징을 갖는 표본화 함수이며, 매끄러운 아날로그 파형의 신호를 얻기 위해 필요한 샘플점은 모두 통한다.In addition, the function of FIG. 5 is a sampling function characterized by taking a local maximum only at a sampling point of t = 33 and becoming zero at four sampling points of t = 1, 17, 49, and 65. In order to obtain a smooth analog waveform signal, All necessary sample points go through.
이처럼 도 5에 나타나는 함수는 표본화함수로서 전역에 있어서 1회 미분가능하고 더욱이 표본위치 t =1, 65에서 0이 수렴하는 유한대의 함수이다. 따라서 도 7에 나타낸 종래의 sinc함수 대신에 도 5의 표본화함수를 이용하여 각 이산데이터를 기초로 하는 중합을 행함으로써, 이산데이터 사이의 값을 1회 미분가능한 함수를 이용하여 보간할 수 있다.Thus, the function shown in FIG. 5 is a sampling function, which can be differentiated once in the whole area, and is a finite function in which zero converges at sample positions t = 1 and 65. Therefore, by performing the polymerization based on each discrete data using the sampling function of FIG. 5 instead of the conventional sinc function shown in FIG. 7, the values between the discrete data can be interpolated using a function that can be differentiated once.
단지, 본 발명 실시형태에 있어서, 각 이산데이터를 기초로 한 중합(합성)은 도 3의 기본 디지털 파형으로부터 도 5와 같은 표본화 함수를 구한 후에 행하는 것이 아니라, 도 1 및 도 2를 이용하여 후술하는 바와 같이 상술한 오버샘플링과 콘볼루션 연산을 행하기 전단계에서 디지털적으로 행한다.However, in the embodiment of the present invention, the polymerization (synthesis) based on each discrete data is not performed after obtaining a sampling function as shown in FIG. 5 from the basic digital waveform of FIG. 3, but will be described later using FIGS. 1 and 2. As described above, the above-described oversampling and convolution operations are performed digitally in the previous step.
따라서 각 이산데이터의 중합이 행해진 디지털 데이터에 대해 상술한 오버샘플링과 콘볼루션 연산을 행할 뿐으로, 도 8과 같이 각 이산데이터의 크기에 따른 표본화함수를 중합시키는 것과 동등한 결과를 바로 얻을 수 있다.Therefore, only the above oversampling and convolution operations are performed on the digital data on which the discrete data is polymerized, and as shown in FIG. 8, a result equivalent to polymerizing the sampling function according to the size of each discrete data can be obtained immediately.
종래 이용되고 있던 sinc 함수는 t = ±∞의 표본점에서 0에 수렴하는 함수이기 때문에 보간치를 정확하게 구하려 하면 t = ±∞까지의 각 이산데이터에 대응하여 보간위치에서의 sinc 함수의 값을 계산하고, 이것을 이용하여 콘볼루션 연산을 행할 필요가 있다. 이에 대해 본 발명 실시형태에서 이용하는 도 5의 표본화함수는 t =1, 65의 표본점에서 0으로 수렴하기 때문에 t =1∼65의 범위내에서의 이산데이터만을 고려하여 입력하면 된다.Since the conventional sinc function is a function that converges to zero at a sample point of t = ± ∞, to accurately calculate the interpolation value, calculate the value of the sinc function at the interpolation position corresponding to each discrete data up to t = ± ∞. It is necessary to perform a convolution operation using this. In contrast, since the sampling function of FIG. 5 used in the embodiment of the present invention converges to 0 at sample points of t = 1 and 65, only the discrete data within the range of t = 1 to 65 may be input.
따라서 어느 하나의 보간치를 구하는 경우에는 한정된 수의 이산데이터의 값만을 고려하면 되므로 처리량(연산량)을 큰 폭으로 삭감하여 회로규모를 소형화 할 수 있다. 게다가 t =1∼65의 범위외의 각 이산데이터에 대해서는 본래부터 고려해야 하지만 처리량이나 정밀도 등을 고려하여 무시하고 있다는 뜻은 아니며, 이론적으로 고려할 필요가 없기 때문에 절단오차는 발생하지 않는다.Therefore, when one of the interpolation values is obtained, only a limited number of discrete data values need to be taken into consideration, so that the circuit size can be reduced by greatly reducing the throughput (calculation amount). In addition, each discrete data outside the range of t = 1 to 65 is inherently considered, but it does not mean that it is ignored in consideration of throughput or precision, and no cutting error occurs because it is not necessary to theoretically consider.
도 1은 본 발명 실시형태에 의한 D/A변환기의 전체구성을 나타내는 도이다.BRIEF DESCRIPTION OF THE DRAWINGS It is a figure which shows the whole structure of the D / A converter which concerns on embodiment of this invention.
도 1에 나타내는 D/A변환기는 디지털 파형발생부(10)와, 콘볼루션 연산부(20)와, D/A변환부(30)와, LPF(로우 패스 필터)(32)를 포함하여 구성된다.The D / A converter shown in FIG. 1 includes a digital waveform generator 10, a convolution calculator 20, a D / A converter 30, and an LPF (low pass filter) 32. .
상기 디지털 파형발생부(10)가 본 발명의 합성수단에 대응하고, 콘볼루션 연산부(20)가 본 발명의 오버샘플링 수단 및 연산수단에 대응하며, D/A변환부(30), LPF(32)가 본 발명의 D/A변환 수단에 대응한다.The digital waveform generator 10 corresponds to the synthesizing means of the present invention, the convolution calculator 20 corresponds to the oversampling means and the computing means of the present invention, and the D / A converter 30 and LPF 32 ) Corresponds to the D / A conversion means of the present invention.
디지털 파형발생부(10)에 대해서는 도 2를 이용하여 후술한다. 또한 콘볼루션 연산부(20)는 상기 도 4를 이용하여 설명하는 것과 같은 오버샘플링 및 콘볼루션 연산을 실행하고 디지털 파형발생부(10)에 입력된 이산데이터 사이를 보간하는각 샘플 점의 디지털 데이터 값을 발생시키는 것이다.The digital waveform generator 10 will be described later with reference to FIG. 2. In addition, the convolution calculator 20 performs oversampling and convolution operations as described with reference to FIG. 4 above, and digital data values of each sample point for interpolating between the discrete data input to the digital waveform generator 10. Will generate.
또한 D/A변환부(30)는 콘볼루션 연산부(20)에 의해 구해진 각 디지털 데이터 값을 D/A변환한다.(여기서는 종래와 같은 오버샘플링에 의한 보간은 행하지 않는다.)In addition, the D / A converter 30 performs D / A conversion on the respective digital data values obtained by the convolution calculator 20. (In this case, interpolation by oversampling as in the prior art is not performed.)
상기 콘볼루션 연산부(20)의 구성에 있어서, D형 플립 프롭(이하 D-FF라 약식 기재한다.)1a는 디지털 파형발생부(10)에서 출력된 디지털 데이터를 2배의 주파수 클럭 CLK2에 동기하여 보존한다. 이 D-FF1a에 병렬접속된 D-FF1b도 디지털 파형발생부(10)에서 출력된 디지털 데이터를 2배의 주파수 클럭 CLK2에 동기하여 보존한다. 단지 이쪽은 상기 클럭신호 CLK2의 위상반전한 타이밍으로 데이터를 보존한다.In the configuration of the convolution calculator 20, the D flip-flop (hereinafter, abbreviated to D-FF) 1a synchronizes digital data output from the digital waveform generator 10 to twice the frequency clock CLK2. Preserve The D-FF1b connected in parallel to the D-FF1a also stores digital data output from the digital waveform generator 10 in synchronization with the double frequency clock CLK2. Only this holds data at the phase inverted timing of the clock signal CLK2.
또한 가산기(2)는 상기 두 개의 D-FF(1a, 1b)에 보존된 디지털 데이터 값을 가산하는 것이다. 이들 D-FF(1a, 1b) 및 가산기(2)에 의해 본 발명의 제1 연산수단이 구성되고, 디지털 파형발생부(10)에서 출력된 디지털 데이터에 대해 2배의 오버샘플링과 그에 따라 얻어진 각 샘플 값과 그것을 반위상분 어긋나게 한 각 샘플 값을 가산하는 2단계의 콘볼루션 연산이 실행된다.(도 4(A)참조)The adder 2 adds the digital data values stored in the two D-FFs 1a and 1b. The D-FFs 1a and 1b and the adder 2 constitute the first calculation means of the present invention, and double oversampling with respect to the digital data output from the digital waveform generator 10 and thus obtained. A two-step convolution operation is performed to add each sample value and each sample value whose antiphase is shifted (see Fig. 4 (A)).
상기 가산기(2)의 후단에 병렬접속된 2개의 D-FF(3a, 3b)는 가산기(2)에 의해 출력되는 디지털 데이터를 더욱 2배의 주파수 클럭CLK3에 동기하여 서로 반위상 어긋난 주기로 보존한다. 또한 가산기(4)는 상기 2개의 D-FF(3a, 3b)에 보존된 디지털 데이터 값을 가산한다.The two D-FFs 3a and 3b connected in parallel to the rear end of the adder 2 store the digital data output by the adder 2 in a phase shifted in phase out of phase with each other in synchronization with the frequency clock CLK3. . The adder 4 adds the digital data values stored in the two D-FFs 3a and 3b.
이들 D-FF(3a, 3b) 및 가산기(4)에 의해 본 발명의 제 2연산수단이 구성되고, 1단계 째의 콘볼루션 연산에 의해 얻어진 디지털 데이터에 대해 더욱 2배의 오버샘플링과, 그로 인해 얻어진 각 샘플 값과 그것을 반위상분 어긋나게 한 샘플 값을 가산하는 2단계의 콘볼루션 연산이 실행된다(도 4(B)참조).The D-FFs 3a and 3b and the adder 4 constitute the second calculation means of the present invention, and further double the oversampling and digital sampling of the digital data obtained by the first convolution operation. Therefore, a two-step convolution operation for adding each obtained sample value and the sample value obtained by shifting it by antiphase is performed (see Fig. 4B).
상기 가산기(4)의 후단에 병렬접속된 2개의 D-FF(5a, 5b)는 가산기(4)에서 출력되는 디지털 데이터를 더욱 2배의 주파수 클럭CLK4에 동기하여 서로 반위상 어긋난 주기로 보존한다. 또한 가산기(6)은 상기 2개의 D-FF(5a, 5b)에 보존된 디지털 데이터 값을 가산한다.The two D-FFs 5a and 5b connected in parallel to the rear end of the adder 4 store digital data output from the adder 4 in a phase shifted in phase out of phase with each other in synchronization with the frequency clock CLK4. The adder 6 adds the digital data values stored in the two D-FFs 5a and 5b.
이들 D-FF(5a, 5b) 및 가산기(6)에 의해 본 발명의 제 3연산수단이 구성되고, 2단계째의 콘볼루션 연산에 의해 얻어진 디지털 데이터에 대해 더욱 2배의 오버샘플링과, 그로 인해 얻어진 각 샘플 값과 그것을 반위상분 어긋나게 한 각 샘플 값을 가산하는 2단계의 콘볼루션 연산이 실행된다,(도 4(C)참조)The D-FFs 5a and 5b and the adder 6 constitute the third calculation means of the present invention, and further double the oversampling and the digital data obtained by the second convolution operation. The two-step convolution operation is performed to add each obtained sample value and each sample value whose antiphase is shifted (see Fig. 4 (C)).
이와 같이 2배의 오버샘플링 및 2단계의 콘볼루션 연산을 3회 반복함으로써, 디지털 파형발생부(10)에서 출력되는 디지털 데이터에 대해, 8배의 오버샘플링이 실행된 결과가 된다. 콘볼루션 연산부(20)내의 상기와 같이 설명한 구성이 본 발명의 오버샘플링 수단에 대응하고, 이하 설명하는 나머지 구성이 본 발명의 연산수단에 대응한다.By repeating twice the oversampling and the two-step convolution operation in this manner, eight times oversampling is performed on the digital data output from the digital waveform generator 10. The configuration described above in the convolution calculating section 20 corresponds to the oversampling means of the present invention, and the remaining configurations described below correspond to the calculating means of the present invention.
상기 가산기(6)의 후단에 종으로 접속된 8개의 D-FF(7a, 7h)는 가산기(6)에서 출력된 디지털 데이터를 16배의 주파수 클럭 CLK4에 동기하여 1클럭만큼 지연하면서 순차적으로 보존한다. 이들 8개의 D-FF(7a, 7h)는 본 발명의 복수 지연수단에 대응한다. 또한 이하에 서술하는 나머지 구성이 본 발명의 가산수단에 대응한다.The eight D-FFs 7a and 7h connected longitudinally to the rear end of the adder 6 sequentially store digital data output from the adder 6 by delaying one clock in synchronization with the frequency clock CLK4 of 16 times. do. These eight D-FFs 7a and 7h correspond to the plurality of delay means of the present invention. In addition, the remaining structure described below corresponds to the addition means of this invention.
가산기(8a) 및 1/2승산기(9a)는 D-FF(7g, 7h)에 보존된 디지털 데이터 값을 서로 가산하여 1/2배 한다.The adder 8a and the 1/2 multiplier 9a add 1/2 to each other by adding the digital data values stored in the D-FFs 7g and 7h.
가산기(8b) 및 1/2승산기(9b)는 D-FF(7e, 7f)에 보존된 디지털 데이터 값을 서로 가산하여 1/2배 한다.The adder 8b and the half multiplier 9b add 1/2 to each other by adding the digital data values stored in the D-FFs 7e and 7f.
가산기(8c) 및 1/2승산기(9c)는 D-FF(7c, 7d)에 보존된 디지털 데이터 값을 서로 가산하여 1/2배 한다.The adder 8c and the half multiplier 9c add 1/2 to each other by adding the digital data values stored in the D-FFs 7c and 7d.
가산기(8d) 및 1/2승산기(9d)는 D-FF(7a, 7b)에 보존된 디지털 데이터 값을 서로 가산하여 1/2배 한다.The adder 8d and the half multiplier 9d add 1/2 to each other by adding the digital data values stored in the D-FFs 7a and 7b.
또한 가산기(8e) 및 1/2승산기(9e)는 2개의 1/2승산기(9a), (9b)로부터 출력된 디지털 데이터 값을 서로 가산하여 1/2배 하고, 가산기(8f) 및 1/2승산기(9f)는 2개의 1/2승산기(9c), (9d)로부터 출력된 디지털 데이터 값을 서로 가산하여 1/2배 한다. 더욱이 가산기(8g)는 2개의 1/2승산기(9e), (9f)로부터 출력된 디지털 데이터 값을 서로 가산하여, 그 결과를 D/A변환부(30)에 공급한다.In addition, the adder 8e and the half multiplier 9e add 1/2 to each other by adding the digital data values output from the two half multipliers 9a and 9b to each other, and the adder 8f and 1 /. The multiplier 9f adds and folds the digital data values output from the two 1/2 multipliers 9c and 9d to each other. Further, the adder 8g adds the digital data values output from the two half multipliers 9e and 9f to each other, and supplies the result to the D / A converter 30. FIG.
이상의 D-FF7a∼7h, 가산기(8a)∼(8g) 및 1/2승산기(9a)∼(9f)의 구성에 의해 상기 16배의 오버샘플링이 행해진 디지털 데이터에 대해 16배의 주파수 클럭 4에 동기하여 각 샘플 값을 1클럭씩 어긋나게 하여 가산하는 8단계의 콘볼루션 연산이 실행된다(도 4(D)참조).16-times frequency clock 4 with respect to the digital data subjected to the above 16-times oversampling by the above-described configurations of D-FF7a-7h, adders 8a-8g and 1/2 multipliers 9a-9f. In synchronization, an eight-step convolution operation is performed in which each sample value is shifted by one clock and added (see Fig. 4D).
D/A변환부(30)는 이와 같이 하여 얻어진 디지털 데이터의 각 샘플 값을 단순히 D/A변환하고, 나아가 얻어진 아날로그신호를 LPF(32)에 의해 평활하게 함으로써, 매끄러운 아날로그 신호파형이 연속적으로 출력된다.The D / A converter 30 simply performs D / A conversion on each sample value of the digital data obtained in this manner, and further smoothes the analog signal obtained by the LPF 32, thereby outputting a smooth analog signal waveform continuously. do.
다음으로 상기 디지털 파형발생부(10)의 구성을 도 2를 이용하여 설명한다.Next, the configuration of the digital waveform generator 10 will be described with reference to FIG.
도 2에 있어서, 3개의 D-FF(11a∼11c)는 D/A변환의 대상이 되는 디지털의 이산데이터를 기준주파수 클럭 CLK0에 동기하여 1클럭씩 지연하면서 순차적으로 보존한다. 이들 3개의 D-FF(11a∼11c)는 본 발명의 n개의 지연수단에 대응한다. 또한 -1배 승산기(12a)는 상기 D-FF(11a)에 보존된 데이터 값을 -1배하고, 1배승산기(13a)는 상기 D-FF(11a)에 보존된 데이터 값을 1배한다.(이 경우 데이터 값은 그대로이다.)In Fig. 2, the three D-FFs 11a to 11c sequentially store digital discrete data to be subjected to D / A conversion while delaying by one clock in synchronization with the reference frequency clock CLK0. These three D-FFs 11a to 11c correspond to the n delay means of the present invention. In addition, the -1 times multiplier 12a multiplies the data value stored in the D-FF 11a by 1, and the 1x multiplier 13a multiplies the data value stored in the D-FF 11a by one. (In this case, the data values remain the same.)
이들 승산기(12a, 13a)에 의한 승산결과는 기준주파수의 클럭 CLK 0에 동기하여 1/2 듀티 비로 스위치(14a)에 의해 전환되어, 가산기(16)에 선택적으로 출력된다. 이 가산기(16)은 상기 -1배 승산기(12a) 또는 1배 승산기(13a)에서의 승산결과 외에 8배 승산기(15)에서의 승산결과도 입력하고, 이들 2입력을 가산하여 출력한다. 상기 8배 승산기(15)는 D-FF11b에 보존된 데이터 값을 8배한다.The multiplication results by these multipliers 12a and 13a are switched by the switch 14a at a 1/2 duty ratio in synchronization with the clock CLK 0 of the reference frequency and selectively output to the adder 16. The adder 16 inputs the multiplication result in the 8x multiplier 15 in addition to the multiplication result in the -1 times multiplier 12a or the 1x multiplier 13a, and adds these two inputs and outputs them. The eight times multiplier 15 multiplies the data value stored in D-FF11b by eight times.
또한 -1배 승산기(12b)는 D-FF(11c)에 보존된 데이터 값을 -1배하고 1배 승산기(13b)는 D-FF(11c)에 보존된 데이터 값을 1배한다.(이 경우 데이터 값은 그대로이다.)In addition, the -1 times multiplier 12b multiplies the data value stored in the D-FF 11c by -1 and the 1x multiplier 13b doubles the data value stored in the D-FF 11c. If the data value is the same.)
이들 승산기(12b, 13b)에 의한 승산결과는 기준주파수의 클럭 CLK0에 동기하여 1/2 듀티 비로 스위치(14a)에 의해 전환되어, D-FF(17a)에 선택적으로 출력된다.The multiplication results by these multipliers 12b and 13b are switched by the switch 14a at a 1/2 duty ratio in synchronization with the clock CLK0 of the reference frequency and selectively output to the D-FF 17a.
D-FF(17a)는 스위치(14b)에 의해 선택적으로 출력된 상기 -1배 승산기(12a) 또는 1배 승산기(13a)에서의 승산결과를 2배의 주파수 클럭 CLK1에 동기하여 보존한다. 또한, D-FF(17b)는 가산기(16)에 의해 출력된 가산결과를 2배의 주파수 클럭 CLK1에 동기하여 보존한다.The D-FF 17a stores the multiplication result in the -1 times multiplier 12a or 1 times multiplier 13a selectively outputted by the switch 14b in synchronization with the double frequency clock CLK1. The D-FF 17b also stores the addition result output by the adder 16 in synchronization with the double frequency clock CLK1.
가산기(18) 및 D-FF(19)는 2개의 D-FF(17a, 17b)에서 출력된 가산결과를 서로 가산하여 2배의 주파수 클럭CLK1에 동기하여 보존한 후, 도 1에 나타낸 다음 단계의 콘볼루션 연산부(20)로 출력한다.The adder 18 and the D-FF 19 add the addition results output from the two D-FFs 17a and 17b to each other and store them in synchronization with the double frequency clock CLK1, and then show the next step shown in FIG. Output to the convolution calculator 20.
상기와 같이 구성한 디지털 파형발생부(10)에 의해 D/A변환 대상의 이산데이터를 처리함으로써, 도 3에 나타낸 기본디지털 파형을 각 이산데이터의 크기에 따라 진폭을 변동조절하고, 더욱이 그들 데이터값에 대해 3단계의 콘볼루션 연산을 실시한 결과를 얻을 수 있다. 상술한 바와 같이 본 발명 실시형태에 있어서는 하나의 보간치를 구함에 있어서, 유한대의 표본화함수에 있어서 0이외의 유한값을 갖는 범위내에 존재하는 이산데이터만을 고려하면 되므로, 본 예에서는 3개의 이산데이터를 이용하여 콘볼루션 연산을 행하고 있다.By processing the discrete data of the D / A conversion target by the digital waveform generation unit 10 configured as described above, the amplitude of the basic digital waveform shown in FIG. 3 is changed and adjusted according to the size of each discrete data, and furthermore, these data values The result of performing the three-step convolution operation on can be obtained. As described above, in the embodiment of the present invention, only one discrete data existing within a range having a finite value other than zero in the finite sampling function should be considered. The convolution operation is performed.
도 6은 상기 디지털 파형발생부(10)의 동작예를 나타내는 도이다. 도 6(A)는 디지털 파형발생부(10)에 입력되는 이산데이터의 예를 나타내는 도이며, 횡축은 시간을 나타내고, 종축(a∼f)은 이산데이터의 크기를 나타낸다.6 is a diagram illustrating an operation example of the digital waveform generator 10. 6A is a diagram showing an example of discrete data input to the digital waveform generator 10, the horizontal axis represents time, and the vertical axes a to f represent the magnitude of the discrete data.
또 도 6(B)는 도 3에 나타낸 기본디지털 파형을 이산데이터의 크기(a∼f)에 따라 진폭을 변동조절하고, 그것을 콘볼루션 연산하는 모습을 나타내는 도이다. 즉, 종방향으로 나열된 데이터 값들이 가산되어 출력된다.Fig. 6B is a diagram showing a mode in which the basic digital waveform shown in Fig. 3 is fluctuated in amplitude in accordance with the magnitudes a to f of the discrete data, and the convolution operation is performed. That is, data values listed in the vertical direction are added and output.
이상과 같은 디지털 파형발생부(10)에 의한 디지털 콘볼루션의 연산결과를 도 1에 나타낸 콘볼루션 연산부(20)에 통하게 함으로써, 원래의 이산데이터가 16배로 오버샘플링된 각 보간치가 얻어진다.By passing the calculation result of the digital convolution by the digital waveform generation unit 10 as described above through the convolution calculation unit 20 shown in Fig. 1, each interpolation value in which the original discrete data is oversampled 16 times is obtained.
더욱이 D/A변환부(30)에 의해 이들의 각 보간치를 포함하는 디지털 데이터가 단순히 D/A변환되어, LPF(32)에 의해 변환 후의 아날로그 신호를 평활화함으로써, 도 5의 표본화함수를 기초로 오버샘플링을 한 것과 같은 매끄러운 아날로그 신호 파형을 연속적으로 출력할 수 있다.Furthermore, the digital data including these interpolation values are simply D / A-converted by the D / A converter 30, and the LPF 32 is smoothed to convert the analog signals after conversion, based on the sampling function of FIG. It can continuously output smooth analog signal waveforms such as oversampling.
이상 상세히 설명한 바와 같이 본 발명 실시형태에 의하면 입력되는 이산데이터에 따라 표본화함수에 대응한 기본파형의 디지털 데이터들을 콘볼루션 연산에 의해 합성하고, 얻어진 데이터 값에 대해 오버샘플링과 콘볼루션 연산을 실행하는 것만으로 연속적인 보간치를 얻을 수 있으므로, 종래의 sinc함수를 이용한 보간연산을 행하는 경우처럼 광범위한 표본치를 연산대상에 포함할 필요가 없으며, 연산량을 적게 함과 동시에 회로규모의 소형화를 가능케 한다.As described in detail above, according to the exemplary embodiment of the present invention, digital data of a fundamental waveform corresponding to a sampling function is synthesized by a convolution operation according to input discrete data, and oversampling and convolution operations are performed on the obtained data values. Since it is possible to obtain continuous interpolation values only, it is not necessary to include a wide range of sample values in the calculation target as in the case of performing an interpolation operation using the conventional sinc function, and it is possible to reduce the amount of calculation and at the same time reduce the circuit size.
또한 본 발명 실시형태의 기본 디지털 파형에서 생성되는 함수는 유한한 표본위치에서 0으로 수렴하는 유한대의 표본화함수이고, 1회 미분가능한 함수이기 때문에, 하나의 보간치를 구하기 위해 고려해야 할 이산데이터의 수를 유한하게 할 수 있고, 처리량을 적게 할 수 있다.In addition, since the function generated from the basic digital waveform of the embodiment of the present invention is a finite band sampling function that converges to 0 at a finite sample position and is a one-differential function, the number of discrete data to be considered in order to obtain one interpolation value is determined. Can be finite and can reduce throughput.
게다가 절단오차가 발생하지 않기 때문에 삐뚤림이 적은 출력파형을 얻을 수 있다. 이에 따라 출력되는 아날로그 음성신호의 품질을 현격하게 향상시킬 수 있다.In addition, since no cutting error occurs, an output waveform with less distortion can be obtained. Accordingly, the quality of the output analog voice signal can be significantly improved.
또한 본 발명 실시형태는 매끄러운 아날로그신호를 얻는데 필요한 연속적인 보간치를 모두 디지털적인 처리에 의해 구하므로, 종래와 같이 아날로그적으로 처리하는 경우에 비해 처리량이 현격하게 적어지고, 더욱이 IC화에 따른 대량생산에도 적합한 등의 장점을 갖는다.In addition, since the embodiment of the present invention obtains all of the continuous interpolation values required to obtain a smooth analog signal by digital processing, the throughput is significantly smaller than in the case of analog processing as in the prior art, and moreover, mass production by IC It also has the advantage of being suitable.
그리고 상기 실시형태에 있어서 나타낸 각 부의 구성 및 배선 등은 어느 것이나 본 발명을 실시함에 있어서 구체화의 일예를 나타낸 것에 불과하며, 이에 따라 본 발명의 기술적 범위가 한정적으로 해석되어서는 안되는 것이다.In addition, the structure, wiring, etc. of each part shown in the said embodiment only showed the example of embodiment in implementing this invention, and the technical scope of this invention should not be interpreted limitedly by this.
즉, 본 발명은 그 사상 또는 그 주요한 특징에서 일탈하는 것 없이 다양한 형태로 실시할 수 있는 것이다.That is, the present invention can be implemented in various forms without departing from the spirit or the main features thereof.
예를 들면 도 1에 나타낸 콘볼루션 연산부(20)는 2배의 오버샘플링을 3회 행하고 있으나, 본 발명은 이 회수에 한정되지 않는다.For example, the convolution calculator 20 shown in FIG. 1 performs twice the oversampling three times, but the present invention is not limited to this number.
또한 이와 같은 합계 8배의 오버샘플링 후에 8단계의 콘볼루션 연산을 행하고 있으나, 이 단계수도 이것에 한정되는 것은 아니다. 또한 이와 같은 오버샘플링 및 콘볼루션 연산을 행하는 회로구성 자체도 도 1에 나타낸 예에는 한정되지 않는다. 더욱이 도 2에 나타낸 디지털 파형발생부(10)에서는 3단계의 콘볼루션 연산을 행하고 있으나, 본 발명은 이 단계수에 한정되지 않는다.In addition, although the eight-step convolution operation is performed after such eight times oversampling, the number of steps is not limited to this. In addition, the circuit configuration itself which performs such oversampling and convolution calculation is not limited to the example shown in FIG. Further, although the digital waveform generator 10 shown in Fig. 2 performs three steps of convolution calculation, the present invention is not limited to this number of steps.
또한 도 1에 나타낸 실시형태에서는 디지털 파형발생부(10) 및 콘볼루션 연산부(20)으로 구해진 각 보간치를 최종적으로는 D/A변환하여 LFP(32)에 의해 평활화 하고 있으나, 콘볼루션 연산부(20)에서 출력되는 각 보간치를 D/A변환하지 않고, 다른 디지털 처리를 위해 이용하도록 하여도 좋다.In addition, in the embodiment shown in FIG. 1, each interpolation value obtained by the digital waveform generator 10 and the convolution calculator 20 is finally D / A-converted and smoothed by the LFP 32. However, the convolution calculator 20 May be used for other digital processing without D / A conversion.
즉, 도 1의 D/A변환부(30)와 LFP(32)를 제외한 구성을 데이터 보간장치로서 이용하는 것도 가능하다.That is, the configuration except for the D / A converter 30 and the LFP 32 in FIG. 1 can also be used as the data interpolator.
또한 도 1에 나타낸 실시형태에서는 D/A변환부(30)의 후단에 LFP(32)를 접속했으나, 출력측에 시정수가 큰 부하(예를 들면 스피커 등)가 접속된 경우에는 이 부하가 로우 패스 필터로서 기능하게 되기 때문에, D/A변환부(30)의 후단에 설치한 LFP(32)를 생략하여 본 발명의 D/A변환부(30)를 구성하도록 해도 좋다.In addition, in the embodiment shown in FIG. 1, when the LFP 32 is connected to the rear end of the D / A converter 30, when a load having a large time constant (for example, a speaker) is connected to the output side, the load is low-passed. Since it functions as a filter, the LFP 32 provided at the rear end of the D / A converter 30 may be omitted to configure the D / A converter 30 of the present invention.
상술한 바와 같이 본 발명에 의하면, 입력되는 이산데이터 값에 따른 기본파형의 디지털 데이터들을 콘볼루션 연산에 의해 합성하고, 나아가 오버샘플링 및 콘볼루션 연산에 의해 디지털 보간치를 구한 후에, 그것을 D/A변환함으로써 아날로그신호를 출력하도록 한다.As described above, according to the present invention, digital data of fundamental waveforms according to the input discrete data values are synthesized by convolution operation, and further, digital interpolation values are obtained by oversampling and convolution operation, and then D / A conversion is performed. To output an analog signal.
본 발명에서는 이상과 같은 디지털 처리만을 행함으로써 연속적인 보간치를 얻을 수 있기 때문에, 종래의 sinc함수를 이용한 보간연산을 행하는 경우처럼 광범위한 표본치를 연산대상에 포함할 필요가 없고, 연산량을 적게함과 동시에 회로규모의 소형화가 가능해진다.In the present invention, continuous interpolation values can be obtained by performing only the digital processing as described above. Therefore, as in the case of performing interpolation operation using the conventional sinc function, it is not necessary to include a wide range of sample values in the calculation target, and at the same time reduce the amount of computation. The circuit size can be downsized.
또한 본 발명에 있어서 기본디지털파형에서 생성되는 함수는 유한대의 표본화함수이기 때문에, 하나의 보간치를 얻기 위해 필요한 이산데이터의 수를 줄일 수 있고, 게다가 처리대상이 되는 이산데이터의 수를 줄인 경우에도 중단 오차가 발생하지 않기 때문에 출력파형의 삐뚤림을 최소한으로 억제할 수 있다.In addition, in the present invention, since the function generated from the basic digital waveform is a finite sampling function, it is possible to reduce the number of discrete data required to obtain one interpolation value, and to stop even when the number of discrete data to be processed is reduced. Since no error occurs, the distortion of the output waveform can be minimized.
따라서 출력되는 아날로그 음성신호의 품질을 현격히 향상시킬 수 있다.Therefore, the quality of the output analog voice signal can be significantly improved.
Claims (14)
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-1999-00173245 | 1999-06-18 | ||
| JP17324599 | 1999-06-18 | ||
| PCT/JP2000/003985 WO2000079686A1 (en) | 1999-06-18 | 2000-06-19 | Digital-analog converter and method, and data interpolation device and method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010101889A KR20010101889A (en) | 2001-11-15 |
| KR100416289B1 true KR100416289B1 (en) | 2004-01-31 |
Family
ID=15956862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-7009638A KR100416289B1 (en) | 1999-06-18 | 2000-06-19 | Digital-Analog Converter and Method, And Data Interpolation Device and Method |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6515608B1 (en) |
| EP (1) | EP1198065A4 (en) |
| KR (1) | KR100416289B1 (en) |
| CN (1) | CN1154233C (en) |
| HK (1) | HK1044424B (en) |
| TW (1) | TW479413B (en) |
| WO (1) | WO2000079686A1 (en) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1237342A3 (en) * | 2001-03-01 | 2006-05-03 | Alps Electric Co., Ltd. | Mutlicarrier modulator |
| JP2002271204A (en) * | 2001-03-07 | 2002-09-20 | Sakai Yasue | Device and method for generating interpolation function, digital to analog converter, data interpolation device, program and recoding medium |
| JP2002366539A (en) * | 2001-06-08 | 2002-12-20 | Sakai Yasue | Device, method for interpolating data, sampling function generator, data interpolation program and recording medium |
| JP2002368624A (en) * | 2001-06-08 | 2002-12-20 | Sakai Yasue | Compressor and compressing method, expander and expanding method, companding system, program and recording medium |
| WO2003096542A1 (en) * | 2002-05-09 | 2003-11-20 | Neuro Solution Corp. | Digital-analog converter |
| CN101411062A (en) * | 2006-03-07 | 2009-04-15 | 神经网络处理有限公司 | Interpolation function generation circuit |
| KR101851712B1 (en) * | 2012-01-31 | 2018-06-11 | 삼성전자주식회사 | Multi channel audio signal converting device using time varying digital filter, Electronic system including the same, and Method for converting audio signal of multi channel |
| CN103313315B (en) * | 2012-03-14 | 2016-08-03 | 华为技术有限公司 | Speed conversion equipment and method, base station equipment |
| GR1008346B (en) * | 2013-11-04 | 2014-11-03 | Νικολαος Χρηστου Πετρελλης | Interpolation method and device for accurate represantation and compression of signals |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5012245A (en) | 1989-10-04 | 1991-04-30 | At&T Bell Laboratories | Integral switched capacitor FIR filter/digital-to-analog converter for sigma-delta encoded digital audio |
| JP3194752B2 (en) * | 1991-01-31 | 2001-08-06 | パイオニア株式会社 | PCM digital audio signal playback device |
| JPH0738561B2 (en) * | 1993-02-15 | 1995-04-26 | 日本電気株式会社 | Digital filter circuit |
| US5512895A (en) * | 1994-04-25 | 1996-04-30 | Teradyne, Inc. | Sample rate converter |
| JPH08330957A (en) * | 1995-06-01 | 1996-12-13 | Kenwood Corp | D/a conversion device |
| US5859787A (en) * | 1995-11-09 | 1999-01-12 | Chromatic Research, Inc. | Arbitrary-ratio sampling rate converter using approximation by segmented polynomial functions |
| US5748126A (en) * | 1996-03-08 | 1998-05-05 | S3 Incorporated | Sigma-delta digital-to-analog conversion system and process through reconstruction and resampling |
| JPH1155076A (en) * | 1997-07-30 | 1999-02-26 | Yamaha Corp | Sampling frequency converting device |
| US6260053B1 (en) * | 1998-12-09 | 2001-07-10 | Cirrus Logic, Inc. | Efficient and scalable FIR filter architecture for decimation |
-
2000
- 2000-06-19 CN CNB008070326A patent/CN1154233C/en not_active Expired - Fee Related
- 2000-06-19 EP EP00937298A patent/EP1198065A4/en not_active Withdrawn
- 2000-06-19 WO PCT/JP2000/003985 patent/WO2000079686A1/en active IP Right Grant
- 2000-06-19 KR KR10-2001-7009638A patent/KR100416289B1/en not_active IP Right Cessation
- 2000-06-19 US US10/009,652 patent/US6515608B1/en not_active Expired - Fee Related
-
2001
- 2001-03-09 TW TW090105607A patent/TW479413B/en not_active IP Right Cessation
-
2002
- 2002-08-14 HK HK02105963.0A patent/HK1044424B/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| CN1349684A (en) | 2002-05-15 |
| TW479413B (en) | 2002-03-11 |
| WO2000079686A1 (en) | 2000-12-28 |
| CN1154233C (en) | 2004-06-16 |
| HK1044424A1 (en) | 2002-10-18 |
| HK1044424B (en) | 2005-04-01 |
| KR20010101889A (en) | 2001-11-15 |
| EP1198065A1 (en) | 2002-04-17 |
| US6515608B1 (en) | 2003-02-04 |
| EP1198065A4 (en) | 2005-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0794621A2 (en) | Sigma-delta digital-to-analog conversion system and process through reconstruction and resampling | |
| KR100416289B1 (en) | Digital-Analog Converter and Method, And Data Interpolation Device and Method | |
| US6486813B1 (en) | Oversampling circuit digital/analog converter | |
| KR20040007645A (en) | Data interp0lating device and meth0d, sampling functi0n generating device, data interp0lating pr0gram, and rec0rded medium | |
| US6700521B2 (en) | Interpolating function generating apparatus and method, digital-analog converter, data interpolator, program, and record medium | |
| EP1164703B1 (en) | Digital/analog converter | |
| US6894966B1 (en) | Interpolation circuit | |
| US20060190520A1 (en) | Analog filter | |
| EP1164705B1 (en) | Digital/analog converter | |
| US6489910B1 (en) | Oversampling circuit and digital/analog converter | |
| JP3036068B2 (en) | Sampling frequency converter | |
| US6486815B1 (en) | Oversampling circuit and digital/analog converter | |
| US7085799B2 (en) | Analog filter suitable for smoothing a ΔΣ-modulated signal | |
| JP5014312B2 (en) | Apparatus and method for real-time interpolation of discrete signals | |
| CN115085693A (en) | Multi-channel multi-phase interpolation processing architecture | |
| WO2002071619A1 (en) | Digital-analog converter and converting method, data interpolator | |
| JPH0818451A (en) | D/a converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081103 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |