KR100413181B1 - 칩 오프셋 값을 이용한 역방향 다채널 제어장치 및 그 방법 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야

본 발명은 칩 오프셋 값을 이용한 역방향 다채널 제어장치 및 그 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체에 관한 것임.

2. 발명이 해결하려고 하는 기술적 과제

본 발명은, 역방향 다채널 제어장치에서 처리해야할 단말기 정보를 칩 오프셋 값에 따라 정렬된 상태로 큐에 저장하여 그 순서대로 단말기들을 제어함으로써, 정보유지 시간내에 처리되지 못한 채 새로운 프레임으로 바뀌는 단말정보 제어실패의 확률을 감소시키는 칩 오프셋 값을 이용한 역방향 다채널 제어장치 및 그 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하고자 함.

3. 발명의 해결방법의 요지

본 발명은, 칩 오프셋 값을 이용한 역방향 다채널 제어장치에 있어서, 적어도 하나 이상의 사용자 단말기로부터 필요한 단말정보를 수신하여 복조하기 위한 복조 수단; 상기 복조 수단에서 복조된 신호를 한정된 소정의 시간동안 저장하기 위한 제 1 저장 수단; 상기 제 1 저장 수단으로부터 다중화(Multiplexing)된 정보를 입력받아 역다중화(Demultiplexing)하기 위한 역다중화 수단; 상기 역다중화 수단으로부터 정보를 입력받아 복호화(Decoding)한 후 상위 계층에 전달하기 위한 복호화 수단; 상기 단말정보의 처리결과를 체크비트로 표시하고, 칩 오프셋 값에 따라 상기 단말정보를 정렬하여 저장하기 위한 제 2 저장 수단; 및 상기 제 2 저장 수단의 체크비트 표시를 검색하여 미처리된 단말정보를 처리하도록 상기 역다중화 수단 및 복호화 수단을 제어하기 위한 제어 수단을 포함함.

4. 발명의 중요한 용도

본 발명은 기지국 등에 이용됨.

Description

칩 오프셋 값을 이용한 역방향 다채널 제어장치 및 그 방법{Method and Apparatus of Up-Link Multi Channel Control using Chip Offset Parameter}

본 발명은 칩 오프셋 값을 이용한 역방향 다채널 제어장치 및 그 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체에 관한 것으로, 보다 상세하게는 역방향 다채널 제어장치에서 처리해야 할 단말기들의 정보를 칩 오프셋 값에 따라 정렬하여 큐(Queue)에 저장한 후 그 순서로 단말기들을 제어함으로써, 정보유지시간 내에 처리되지 못한 채 새로운 프레임으로 바뀌어 단말기 정보 제어가 실패되는 확률을 감소시킨 역방향 다채널 제어장치 및 그 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체에 관한 것이다.

여기서, 큐는 데이터가 들어간 순서대로 제거되는 자료구조로서,선입선출(FIFO : First In First Out)의 특징을 지니고 있다.

일반적으로, 단말기는 기지국이 발신한 동기 채널로 슬롯(Slot) 동기, 프레임(Frame) 동기, 스크램블 코드(Scramble Code)를 획득한 후, 프리앰블(Preamble) 신호와 발신 메시지를 송신하여 호를 유발시킬 의사를 상위 제어국에 알린다. 상위 제어국은 기지국과 단말기에 트래픽 채널상태로 전이에 필요한 모든 파라미터를 전송한다.

이에 따라, 역방향 다채널 제어장치는 정보를 획득하고, 획득된 정보는 트랜스포트 채널에 전달되어 채널 디코딩 과정을 거친 후, 상위 계층에 전달된다.

여기서, 역방향 다채널 제어장치에 k개의 단말기 정보가 이미 등록되어 있다고 가정하면, 새로 도착한 단말기 정보는 k+1번째 위치에 등록된다. 즉, k+1번째에 등록된 단말기 정보를 성공적으로 처리하기 위하여 이전 큐에 도착한 모든 단말기 정보가 선처리 되어야만 한다.

한편, 다수의 단말기들은 매 10ms마다 각기 다른 정보를 전송하며 기지국은 각 단말기들이 전송한 정보들을 처리하므로, 기지국이 현재 처리중인 단말기 정보 때문에 새롭게 추가된 단말기 정보를 처리할 수 없을 때에는 단말기 정보가 유지될 수 있는 시간에 관계없이 그 시간순서대로 큐에 저장된다.

도 1 은 종래의 호 발생순서에 따라 단말정보를 큐에 저장한 상태를 나타낸 설명도로서, 상기 도 1에 도시된 바와 같이 칩 오프셋 값에 상관없이 호 발생순서에 따라 단말정보가 큐에 저장된다.

그리고 현재 처리중인 단말기 10ms 프레임 정보 처리후, 큐에 저장된 다음순서의 단말기 정보와 외부 메모리에 저장된 10ms 프레임은 트랜스포트 채널블록으로 전달된다.

그러나, 현재 처리중인 단말기 정보 처리시간이 큐에 저장된 단말기 정보 유지시간보다 길어질 때는, 도착 순서대로 큐에 저장된 각 단말기 정보 중 일부가 정보유지 시간 내에 처리되지 못하여 트랜스포트 채널에 전달되지 못하고, 다음 10ms 정보로 변화되는 경우가 발생한다.

이처럼, 종래의 기술은 단말기 정보 유지시간이 한정되어 있는 단말 정보가 원활하게 처리되지 못하는 문제점이 있었다.

본 발명은, 상기한 바와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 역방향 다채널 제어장치에서 처리해야할 단말기 정보를 칩 오프셋 값에 따라 정렬된 상태로 큐에 저장하여 그 순서대로 단말기들을 제어함으로써, 정보유지 시간내에 처리되지 못한 채 새로운 프레임으로 바뀌는 단말정보 제어실패의 확률을 감소시키는 칩 오프셋 값을 이용한 역방향 다채널 제어장치 및 그 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하는데 그 목적이 있다.

도 1 은 종래의 호 발생순서에 따라 단말정보를 큐에 저장한 상태를 나타낸 설명도.

도 2 는 본 발명에 따른 칩 오프셋 값을 이용한 역방향 다채널 제어장치의 일실시예 구성도.

도 3 은 칩 오프셋 값만큼 차이를 두어 발신하는 순방향 기지국의 데이터 발신을 나타낸 설명도.

도 4 는 발신 및 수신정보가 기지국 및 단말기로부터 발신되는 시점과 수신되는 시점을 시간축에서 나타낸 설명도.

도 5 는 본 발명에 따라 칩 오프셋 값으로 정렬된 큐의 상태를 나타낸 설명도.

도 6 은 칩 오프셋 값을 이용한 역방향 다채널 제어방법에 대한 일실시예 흐름도.

* 도면의 주요 부분에 대한 부호의 설명

100 : 단말기 110 : 역방향 다채널 제어장치

120 : 상위 레이어 130 : 복조부

140 : 저장부 150 : 트랜스포트 채널

160 : 연결부 170 : 역 다중화부

180 : 복호부 190 : 제어부

200 : 큐

상기 목적을 달성하기 위한 본 발명은, 칩 오프셋 값을 이용한 역방향 다채널 제어장치에 있어서, 적어도 하나 이상의 사용자 단말기로부터 필요한 단말정보를 수신하여 복조하기 위한 복조 수단; 상기 복조 수단에서 복조된 신호를 한정된 소정의 시간동안 저장하기 위한 제 1 저장 수단; 상기 제 1 저장 수단으로부터 다중화(Multiplexing)된 정보를 입력받아 역다중화(Demultiplexing)하기 위한 역다중화 수단; 상기 역다중화 수단으로부터 정보를 입력받아 복호화(Decoding)한 후 상위 계층에 전달하기 위한 복호화 수단; 상기 단말정보의 처리결과를 체크비트로 표시하고, 칩 오프셋 값에 따라 상기 단말정보를 정렬하여 저장하기 위한 제 2 저장 수단; 및 상기 제 2 저장 수단의 체크비트 표시를 검색하여 미처리된 단말정보를 처리하도록 상기 역다중화 수단 및 복호화 수단을 제어하기 위한 제어 수단을 포함하는 것을 특징으로 한다.

한편, 본 발명은, 칩 오프셋(Chip Offset) 값을 이용한 역방향 다채널 제어장치에 적용되는 역방향 다채널 제어방법에 있어서, 호가 발생하면 체크 비트(Check Bit)를 초기화하고 각 단말정보의 칩 오프셋 값을 저장하는 제 1 단계; 상기 칩 오프셋 값에 따라 상기 저장되어 있는 단말정보를 정렬시키는 제 2 단계; 상기 정렬된 단말정보의 체크 비트를 검사하는 제 3 단계; 및 상기 검사된 체크 비트에 따라 트랜스포트 채널(Transport Channel)에서 해당 단말정보를 처리하여 상위 계층으로 전달하는 제 4 단계를 포함하는 것을 특징으로 한다.

한편, 본 발명은, 프로세서를 구비한 역방향 다채널 제어장치에, 호가 발생하면 체크 비트(Check Bit)를 초기화하고 각 단말정보의 칩 오프셋 값을 저장하는 제 1 기능; 상기 칩 오프셋 값에 따라 상기 저장되어 있는 단말정보를 정렬시키는제 2 기능; 상기 정렬된 단말정보의 체크 비트를 검사하는 제 3 기능; 및 상기 검사된 체크 비트에 따라 트랜스포트 채널(Transport Channel)에서 해당 단말정보를 처리하여 상위 계층으로 전달하는 제 4 기능을 포함하는 것을 특징으로 한다.

이처럼, 본 발명에서는 칩 오프셋 값으로 정렬된 순서대로 단말정보를 처리하는 것이 호 시작순으로 단말정보를 처리하는 것보다 양질의 통신서비스를 제공하므로, 상위 제어국이 각 기지국 부하를 미리 고려하여 결정한 프레임 오프셋, 티 셀, 칩 오프셋 파라미터 중 칩 오프셋 값을 새로운 단말정보가 추가될 때마다 그 단말정보를 큐에 저장하는 순서의 척도로 사용하는 것을 특징으로 하며, 일반적으로 상기 역방향 다채널 제어장치는 역방향 기지국 내에 존재하게 된다.

상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.

도 2 는 본 발명에 따른 칩 오프셋 값을 이용한 역방향 다채널 제어장치의 일실시예 구성도로서, 상기 도 2에 도시된 바와 같이 역방향 다채널 제어장치(110)는 적어도 하나 이상의 사용자 단말기(100)로부터 필요한 정보를 수신하여 복조(Demodulation)하기 위한 복조부(130)와, 복조부(130)로부터 복조된 신호를 한정된 시간동안 저장하기 위한 저장부(140)와, 저장부(140)로부터 일시 저장된 정보들을 소정의 과정을 거쳐 상위 레이어(120)에 전달하기 위한 트랜스포트 채널(150)을 포함한다.

여기서, 저장부(140)에 저장된 단말정보는 바람직하게는 후술하는 큐(200)에저장된 단말정보의 순서에 대한 정보와 마찬가지로 10ms동안의 정보유지시간을 가지며, 큐(200)내부에 정렬된 단말정보의 순서에 따라 트랜스포트 채널(150)로 단말정보를 출력한다.

한편, 트랜스포트 채널(150)은 저장부(140)로부터 정보를 입력받기 위한 연결부(160)와, 연결부로부터 입력받은 기 다중화(Multiplexing)되어있는 정보에 대해 역다중화(Demultiplexing) 기능을 수행하기 위한 역다중화부(170)와, 역다중화부(170)로부터 정보를 입력받아 복호화(Decoding)하여 상위 레이어(120)에 전달하기 위한 복호부(180)와, 트랜스포트 채널(150) 내의 제반 기능을 큐(200)에 저장되어 있는 단말정보의 순서대로 수행하기 위한 제어부(190)와, 제어부(190) 내에 위치하여 칩 오프셋 값에 따라 정렬된 단말정보를 저장시키며 바람직하게는 10ms 간격으로 다음 단말정보로 갱신시키기 위한 큐(200)를 포함한다.

도 3 은 칩 오프셋 값만큼 차이를 두어 발신하는 순방향 기지국의 데이터 발신을 나타낸 설명도로서, 상기 도 3에 도시된 바와 같이 순방향 기지국은 기지국간 구별을 하기 위한 티 셀(T Cell)과 각 단말기마다 서로 다른 "256*짝수"의 배수만큼 칩 오프셋 값 차이를 두어 모든 단말기로 정보를 발신한다. 여기서, 정보를 수신한 각 단말기는 프레임(Frame) 단위의 프로세싱 시간을 거친 후 최소한 칩 오프셋(Chip Offset)만큼 차이를 두고 역방향 다채널 제어장치(110)로 매 10ms 단위로 정보를 전송한다.

도 4 는 발신 및 수신정보가 기지국 및 단말기로부터 발신되는 시점과 수신되는 시점을 시간축에서 나타낸 설명도로서, 상기 도 4에 도시된 바와 같이 각 단말기들이 발신한 정보가 역방향 다채널 제어장치에 도착하는 시점은 단말마다 서로 차이를 두고 도착한다. 여기서, 역방향 다채널 제어장치(110)에 도착된 단말정보는 도착된 시점부터 10ms동안 역방향 다채널 제어장치(110) 내의 저장부(140)에 저장된다.

한편, 단말정보가 도착하는 시점이 서로 다른 이유는 이미 상위 제어국에서 각 기지국의 부하를 고려하여 칩 오프셋 값을 각 기지국에 전달했기 때문이며, 저장부(140)에 저장된 각 단말정보를 손실없이 트랜스포트 채널(150)이 처리하기 위하여 칩 오프셋 값을 각 단말기가 전송한 단말정보 제어에 사용하며, 이렇게 함으로써 칩 오프셋 값이 적고 나중에 호를 시도한 단말기의 단말정보가 성공적으로 처리될 수 있는 확률이 증가될 수 있다.

한편, 각 단말정보의 오프셋 값을 바탕으로 큐(200)내의 단말정보 위치를 정렬하기 위하여 k+1번째 단말 오프셋 값과 k번째 단말 오프셋 값의 차이가 음수일 때, 소팅(Sorting) 과정이 필요하다. 하지만, 이미 기존의 단말정보들을 제어중이므로 큐(200)의 앞쪽에 위치한 각 단말정보들은 이미 처리되었으며, 이처럼 처리된 상태를 나타낼 체크 비트(Check Bit)가 필요하게 된다.

도 5 는 본 발명에 따라 칩 오프셋 값으로 정렬된 큐의 상태를 나타낸 설명도로서, 상기 도 5에 도시된 바와 같이 각 단말정보의 큐(200) 내에서의 순위가 커질수록 각 단말정보의 칩 오프셋 값의 크기 또한 커지게끔 정렬된다.

또한, 각 단말정보는 체크비트 값을 부여받는데, 체크비트 값이 "1"인 경우는 단말정보의 트랜스포트 채널절차가 종료되었음을 의미하며, "0"인 경우는 단말정보의 트랜스포트 채널절차가 아직 종료되지 않았음을 의미한다.

또한, 새로운 단말정보의 유입없이 모든 단말정보들의 제어과정이 끝나면 다음 10ms 프레임 제어를 위하여 현재 프레임의 체크 비트는 "0"으로 초기화한다.

도 6 은 칩 오프셋 값을 이용한 역방향 다채널 제어방법에 대한 일실시예 흐름도로서, 상기 도 6을 참조하여 각 과정을 보다 상세히 설명하면 다음과 같다.

먼저, 호가 발생되면(601), 트래픽 채널로 성공적으로 상태가 천이되었는지 여부를 검사한다(602).

상기 검사결과, 성공적으로 상태천이가 이루어지지 않았으면 호 발생이 실패하였음을 의미하며, 호 발생(601)이전의 대기상태로 회귀한다.

한편 상기 검사결과, 트래픽 채널로의 상태천이가 성공적으로 이루어졌다면 체크비트를 초기화하고(603), 칩 오프셋 값을 저장한다(604).

이후, 큐에 기존의 단말정보가 있는지 여부를 검사한다(605).

상기 검사결과, 기존의 단말정보가 존재하지 않는다고 판정되면, 큐의 저장순으로 체크비트를 검사한다(608).

한편 상기 검사결과, 기존의 단말정보가 존재한다고 판정되면, 칩 오프셋 값에 따라 정렬되었는지 여부를 다시 검토한다(606).

상기 검토결과, 이미 칩 오프셋 값에 따라 정렬되어 있으면 큐의 저장순으로 체크 비트를 검사한다(608).

한편 상기 검토결과, 칩 오프셋 값에 따라 정렬되어 있지 않으면, 칩 오프셋 값의 순서대로 소팅(Sorting)작업을 수행한 후에(607), 큐의 저장순으로 체크 비트를 검사한다(608).

이어서, 큐에 저장된 순서대로 체크 비트를 검사한 결과(608), "1"이라고 판정되면 현재 10ms 프레임이 종료되었는지 여부를 검토한다(610).

한편, 상기 체크 비트를 검사한 결과(608), "0"이라고 판정되면 트랜스포트 채널 알고리즘(해당 단말정보를 처리하여 상위 레이어로 전달)을 수행한 후(609), 현재 10ms 프레임이 종료되었는지 여부를 검토한다(610).

이후, 상기 10ms 프레임 종료여부를 검토한 결과(610), 현재 프레임이 종료되지 않았다면 새로운 호가 발생했는지 여부를 다시 검사한다(614). 검사결과로서(614), 새로운 호가 발생하였다고 판정되면 체크 비트를 초기화하며(603), 새로운 호가 발생하지 않았다고 판정되면 큐의 저장순으로 체크 비트를 검사한다(608).

한편, 상기 10ms 프레임 종료여부를 검토한 결과(610), 현재 프레임이 종료되었다면 모든 단말정보의 체크비트를 초기화한 후(611), 각 단말정보의 다음 10ms 정보를 입력받는다(612).

다음으로, 새로운 호가 발생했는지 여부를 검사하여(613), 새로운 호가 발생되었다고 판정되면 체크 비트를 초기화하며(603), 새로운 호가 발생되지 않았다고 판정되면 큐의 저장순으로 체크비트를 검사한다(604).

상술한 바와 같은 본 발명의 방법은 프로그램으로 구현되어 컴퓨터로 읽을 수 있는 형태로 기록매체(씨디롬, 램, 롬, 플로피 디스크, 하드 디스크, 광자기 디스크 등)에 저장될 수 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

상기한 바와 같은 본 발명은, 처리될 단말정보들을 칩 오프셋 값에 따라서 정렬된 상태로 큐에 저장한 후 그 순서대로 단말을 제어하며, 또한 체크 비트를 사용함으로써 큐의 첫번째 위치에 단말정보가 도달하기 전에 단말정보가 새로운 프레임 내용으로 바뀌어 처리하지 못하는 단말정보 제어실패의 확률을 감소시키는 효과가 있다.

Claims (5)

1. 칩 오프셋 값을 이용한 역방향 다채널 제어장치에 있어서,

   적어도 하나 이상의 사용자 단말기로부터 필요한 단말정보를 수신하여 복조하기 위한 복조 수단;

   상기 복조 수단에서 복조된 신호를 한정된 소정의 시간동안 저장하기 위한 제 1 저장 수단;

   상기 제 1 저장 수단으로부터 다중화(Multiplexing)된 정보를 입력받아 역다중화(Demultiplexing)하기 위한 역다중화 수단;

   상기 역다중화 수단으로부터 정보를 입력받아 복호화(Decoding)한 후 상위 계층에 전달하기 위한 복호화 수단;

   상기 단말정보의 처리결과를 체크비트로 표시하고, 칩 오프셋 값에 따라 상기 단말정보를 정렬하여 저장하기 위한 제 2 저장 수단; 및

   상기 제 2 저장 수단의 체크비트 표시를 검색하여 미처리된 단말정보를 처리하도록 상기 역다중화 수단 및 복호화 수단을 제어하기 위한 제어 수단

   을 포함하는 칩 오프셋 값을 이용한 역방향 다채널 제어장치.
2. 제 1 항에 있어서,

   상기 제 2 저장 수단은,

   상기 단말정보의 칩 오프셋 값이 작을수록 앞부분에 위치하도록 정렬시키는 것을 특징으로 하는 칩 오프셋 값을 이용한 역방향 다채널 제어장치.
3. 칩 오프셋(Chip Offset) 값을 이용한 역방향 다채널 제어장치에 적용되는 역방향 다채널 제어방법에 있어서,

   호가 발생하면 체크 비트(Check Bit)를 초기화하고 각 단말정보의 칩 오프셋 값을 저장하는 제 1 단계;

   상기 칩 오프셋 값에 따라 상기 저장되어 있는 단말정보를 정렬시키는 제 2 단계;

   상기 정렬된 단말정보의 체크 비트를 검사하는 제 3 단계; 및

   상기 검사된 체크 비트에 따라 트랜스포트 채널(Transport Channel)에서 해당 단말정보를 처리하여 상위 계층으로 전달하는 제 4 단계

   를 포함하는 칩 오프셋 값을 이용한 역방향 다채널 제어방법.
4. 제 3 항에 있어서,

   상기 제 2 단계는,

   상기 각 단말정보의 칩 오프셋 값이 정렬되어 있는지 여부를 검사하는 제 5 단계; 및

   상기 제 5 단계에서의 검사결과에 따라 상기 단말정보의 칩 오프셋 값이 작을수록 앞부분에 위치하도록 정렬시키는 제 6 단계

   를 포함하는 칩 오프셋 값을 이용한 역방향 다채널 제어방법.
5. 프로세서를 구비한 역방향 다채널 제어장치에,

   호가 발생하면 체크 비트(Check Bit)를 초기화하고 각 단말정보의 칩 오프셋 값을 저장하는 제 1 기능;

   상기 칩 오프셋 값에 따라 상기 저장되어 있는 단말정보를 정렬시키는 제 2 기능;

   상기 정렬된 단말정보의 체크 비트를 검사하는 제 3 기능; 및

   상기 검사된 체크 비트에 따라 트랜스포트 채널(Transport Channel)에서 해당 단말정보를 처리하여 상위 계층으로 전달하는 제 4 기능

   을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.