KR100411254B1 - Ｓｍｄ 패키지의 리드융착방법 - Google Patents

Ｓｍｄ 패키지의 리드융착방법 Download PDF

Info

Publication number
KR100411254B1
KR100411254B1 KR10-2001-0031169A KR20010031169A KR100411254B1 KR 100411254 B1 KR100411254 B1 KR 100411254B1 KR 20010031169 A KR20010031169 A KR 20010031169A KR 100411254 B1 KR100411254 B1 KR 100411254B1
Authority
KR
South Korea
Prior art keywords
lead
package body
welding
package
jig
Prior art date
Application number
KR10-2001-0031169A
Other languages
English (en)
Other versions
KR20020092518A (ko
Inventor
정종성
김종태
윤금영
김창덕
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR10-2001-0031169A priority Critical patent/KR100411254B1/ko
Priority to US09/916,772 priority patent/US6581820B2/en
Priority to JP2001229109A priority patent/JP2002368178A/ja
Priority to CN01123782A priority patent/CN1389908A/zh
Publication of KR20020092518A publication Critical patent/KR20020092518A/ko
Application granted granted Critical
Publication of KR100411254B1 publication Critical patent/KR100411254B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명에 따른 SMD 패키지의 리드 융착방법은 비젼시스템을 이용하여 정확히 정렬한 후에 이를 스폿 용접을 통해 고정시키고, 고정된 패키지를 그라파이트 지그에 배치하여 리드를 용융시켜 실링함으로써 리키지 발생을 방지할 수 있는 리드 융착 방법을 제공하는 것이다.
따라서, 본 발명의 리드융착방법은 패키지바디와 리드를 정렬할 때에 층단구조의 안착부를 이용하지 않고 비젼시스템을 통해 정렬하고 이를 스폿용접으로 고정시킨 후에 융착함으로써 리드정렬불량을 제로화할 수 있으며, 본 발명에 따른 융착공정에 채용되는 그라파이트 지그는 그 안착부 내에 층단구조가 필요없어 제조가 용이하며, 또한 상기 패키지는 가용접에 의해 이미 고정되어 있으므로 그라파이트 지그의 불량으로 인한 리키지발생을 완전하게 방지할 수 있는 잇점이 있다.

Description

ＳＭＤ 패키지의 리드융착방법{METHOD OF ATTACHING A LID IN SMD PACKAGE}
본 발명은 SMD패키지 상에 리드를 융착하는 방법에 관한 것으로, 보다 상세하게는, 상기 패키지 상에서 리드를 정확히 정렬하여 융착시킴으로써 리키지(leakage)를 완전하게 방지할 수 있는 새로운 리드 융착방법에 관한 것이다.
일반적으로 칩내장용 패키지는 표면 탄성파 필터 등의 특정 기능을 가진 소자를 기판 상에 신속 용이하게 장착하기 위해 사용되는 것으로, 기판과 칩의 연결은 패키지에 구비된 리드(lead)에 의해서 이루어지게 되며, 돌출된 리드(lead)를 기판과 납땜시켜 사용하는 방식과 패키지에 맞게 기판 상에 홈이 구비되어 이 홈에 패키지를 끼울 수 있는 방식으로 크게 구별된다. 이중 전자에 사용되는 패키지를 핀타입 패키지라 하며 후자에 사용되는 패키지를 SMD(surface mount device) 패키지라 한다.
이러한 SMD 패키지는 리드(lid)융착방법에 따라서 코바(Korvar)를 이용한 SMD 패키지와 플립방식의 SMD 패키지로 나뉜다.
코바를 이용한 SMD 패키지는 패키지 바디의 리드정렬면에 코바를 있어서 무전해 니켈도금된 리드(lid)를 상기 패키지바디의 코바 상에 배치하여 상기 리드에 도금된 니켈을 심(seam)용접함으로써 융착시키는 방식이며, 이와 달리, 플립방식의 SMD 패키지는 소정의 홈으로 이루어진 안착부에 리드 및 패키지바디를 각각 배치하여 정확한 정렬상태를 유지하도록 하고, 이어 이를 용접하는 방식으로 이루어진다. 상기 지그(jig)란 패키지바디와 리드를 정렬하는 안착부를 구비하며, 최종 융착과정에서 히터역할을 수행하는 홀더를 말한다. 통상적으로, 상기 지그는 그라파이트(graphite) 재질로 구성되며 패키지바디와 리드를 정렬하기 위해 안착부에 층단구조를 갖는 특징이 있다.
상기 플립방식 SMD 패키지의 리드융착공정에서는, 최종용착 후에 리키지(leakage)가 발생되지 않도록 사전에 리드와 패키지바디를 정확히 정렬하는것이 중요하다. 이러한 리드와 패키지바디의 정확한 정렬을 위해서, 리드와 패키지바디의 각각의 형상과 크기에 일치하는 홈형상의 복수개의 안착부을 구비한 홀더가 이용된다. 일반적으로, 상기 홀더는 그라파이트로 이루어진 그라파이트 지그를 사용한다.
이하, 도면을 참조하여, 상기 그라파이트 지그(10)를 이용한 SMD 패키지 융착공정을 상세히 설명한다.
도1의 (a) 내지 (d)는 상기 SMD 패키지 공정의 각 단계를 도시한다. 도1(a)와 같이, 상기 안착부(12)의 층단(10a) 사이의 리드정렬용 홈에 리드(20)를 배치한다. 상기 리드(20)는 패키지바디(25)에 융착되도록 Au-Sn로 이루어진 솔더(solder)부(20a)를 포함한다. 상기 안착부(12)의 바닥면에는 서로 다른 크기(통상, 리드는 2.35㎜, 패키지바디는 2.5㎜임)의 패키지바디(25)와 리드(20)를 수용할 수 있도록 층단(10a)이 형성되어 각 크기에 일치하는 정렬용 홈을 형성한다. 즉, 상기 안착부(12)는 층단(10a)을 통해 그 사이로 이루어진 리드정렬용 홈과 그 층단(10a) 위의 안착부(12) 측벽으로 이루어진 패키지바디 정렬용 홈을 각각 형성한다. 이로써, 리드(20)와 패키지바디(25)는 차례로 각 홈에 형상에 맞게 배치되기만 하면, 자동적으로 정렬될 수 있다. 이러한 방식을 이용하여, 도1(b)과 같이, 상기 리드(20)를 상기 안착부(12)의 리드정렬용 홈에 배치하여 정렬시키고, 도1(c)와 같이, 상기 리드정렬용 홈에 배치된 리드(20)의 상부에 상기 패키지바디(25)를 배치하여 상기 안착부(12)의 측벽으로 이루어진 패키지정렬용 홈에 정렬시킨다. 다음으로, 도1(d)와 같이, 그라파이트 지그(10)의 양끝단에 형성된 전극(35)을 통해 전류를 공급하여 상기 그라파이트 지그(10)를 가열시키는 한편, 소정의 가압수단(30)을 이용하여 패키지바디(25)를 리드방향으로 밀착시킴으로써 리드(20)와 패키지바디(25)를 융착시킬 수 있다. 이 때, 상기 그라파이트 지그(10)는 히터역할을 하여 리드의 솔더를 용융시켜 융착시키는 역할을 한다. 이러한 공정을 통해, 상기 리드(20)와 패키지바디(25)를 정확히 정렬하여 SMD 패키지를 얻을 수 있다.
하지만, 상기 SMD 패키지 융착방법에 의하더라도 정렬 불량으로 인한 리드 틀어짐이나 그로 인한 리키지 발생을 근본적으로 방지할 수 없다. 그 이유는 패키지바디와 리드의 정렬상태는 각 정렬용 홈의 정확히 안착되었는가에만 의존되며, 정확히 안착되지 않았더라도, 상기 패키지바디와 리드의 크기(약 2-3㎜)는 미세하여 쉽게 검출할 수 없기 때문이다.
이러한 정렬불량의 예는 도2(a) 내지 (b)에 도시되어 있다.
도2(a)는 층단 사이에 리드가 완전히 들어가 정렬되지 못하고 그 일측이 층단에 걸쳐질 경우에 그 리드 상에 배치되는 패키지 또한 정확히 정렬되지 않을 것이다. 따라서, 패키지바디를 그 리드 상에 배치하고 융착하면 리키지가 발생된다. 다른 예로서, 패키지바디를 제조하는 절단공정에서 측면에 절단이 불량한 경우에도 정렬불량이 발생될 수 있다.
도2(b)을 참조하면, 리드가 리드정렬용 홈에 정확히 정렬되더러도, 상기 불량한 측면(A)을 갖는 패키지바디는 안착부 내에 완전히 들어가 정확히 안착될 수 없다. 따라서, 이러한 상태에서 리드를 융착하면, 역시 리키지 불량이 발생된다.
이를 방지하기 위해서는 상기 각 배치 단계 후에 그 정렬상태를 개별적으로검사해야 하나, 이 또한 제조공정이 복잡함을 초래하는 문제가 있어 왔다.
나아가, 상기 그라파이트 지그는 기계적 강도가 약한 그라파이트소재로 이루어져 있어 손상되거나 파손되기 쉽다. 특히, 도2(c)와 같은 층단의 손상부(B) 발생은 필연적인 정렬불량을 야기한다. 즉, 리드정렬용 홈과 패키지바디정렬용 홈을 제대로 형성될 수 없어 리드 및 패키지바디 모두 원하는 정렬을 기대할 수 없다.
이와 같이, 종래의 SMD패키지 융착방법에서는 이러한 정렬불량의 문제가 빈번하고 다양한 형태로 발생하여 마땅한 해결책을 찾기 어려웠으며, 또한, 상기와 같이 층단 구조의 파손으로 인한 정렬불량이 발생한 경우에는 새로운 그라파이트 지그로 대체할 수 밖에 없어, 그에 따른 생산비용이 문제되어 왔다.
본 발명은 상기 문제를 해결하기 위해 안출된 것으로, 본 발명의 목적은 리드와 패키지바디를 정렬하는 경우에 손상되기 쉬운 층단구조를 갖는 그라파이트 지그를 이용하지 않고, 비젼시스템을 이용하여 정확히 정렬한 후 스폿 용접을 통해 고정시킴으로써 정렬불량에 의한 리키지 발생을 완전히 방지할 수 있는 리드 융착 방법을 제공하는 것이다.
도1은 종래의 리드융착공정의 각 단계를 나타내는 단면도이다.
도2는 종래의 리드융착공정에서 발생되는 정렬불량의 예를 나타내는 단면도이다.
도3은 본 발명에 의한 리드융착공정의 각 단계를 나타내는 단면도이다.
도4는 본 발명에 의한 리드융착공정에 사용되는 리드정렬장치의 개략도이다.
<도면의 주요부분에 대한 부호설명>
10: 그라파이트 지그 12: 안착부
20:리드 25: 패키지바디
30: 가압수단 42: 비자성체 홀더
44: 스폿 용접용 전극
상기 목적을 달성하기 위해, 본 발명은 리드(lid)정렬면이 상부를 향하도록 패키지바디를 배치하는 단계와, 솔더를 구비한 리드(lid)를 상기 패키지바디의 리드정렬면에 정렬하는 단계와, 상기 정렬된 위치를 유지하도록 상기 리드를 상기 패키지바디에 고정시키기 위해 가용접을 실시하는 단계와, 상기 리드가 고정된 패키지바디를 지그의 안착부에 배치하는 단계와, 상기 패키지 바디와 리드가 전기적으로 연결되도록 상기 리드의 솔더를 용융시켜 상기 리드를 상기 패키지바디에 융착시키는 단계를 포함하는 리드 융착방법을 제공한다.
또한, 본 발명에 따른 SMD 패키지 융착방법은 상기 리드를 패키지바디 상에 정렬하는 단계는 상기 배치된 패키지바디를 촬영하는 단계, 상기 촬영된 화상데이터로부터 패키지바디의 배치상태를 분석하는 단계와, 상기 분석된 배치상태에 기초하여 상기 리드를 상기 패키지바디의 리드정렬면에 정렬하는 단계로 이루어질 수 있다. 이와 같이, 비젼시스템을 이용하여 패키지바디의 리드정렬면 상에 리드를 정확히 정렬시킬 수 있다.
나아가, 본 발명에 따른 SMD 패키지 융착방법은 상기 가용접을 실시하는 단계는 상기 리드의 양측면의 중심부를 가열하여 스폿 용접(spot-welding)하는 단계로 이루어질 수 있다.
또한, 상기 융착을 위해 리드의 솔더를 용융시키는 단계는 상기 그라파이트 지그을 사용할 경우에 그 양단부에 전극을 연결하고, 상기 전극으로 소정의 전압을 인가하여 상기 리드와 상기 패키지바디를 융착하는 단계로 이루어질 수 있다. 이와 달리, 패키지가 정렬된 지그를 소성로에 배치하여 가열시킴으로써 융착시킬 수도 있다. 나아가, 바람직하게는 상기 리드가 고정된 패키지바디를 지그의 안착부에 배치하는 단계는, 상기 패키지바디를 리드고정면이 아래로 향하도록 지그의 안착부에 배치하는 단계로 구현될 수 있다.
이러한 융착공정에서 사용되는 지그는 종래의 그라파이트 지그와 같이 안착부가 층단으로 구성되지 않아 구조적으로 안정되어 손상의 위험이 적으며 제조도 간편하다는 잇점이 있다.
이하, 도면을 참조하여, 본 발명에 따른 SMD 패키지 융착방법을 상세하게 설명한다. 도3은 본 발명에 따른 SMD패키지 제조공정의 각 단계별 개략도이다. 우선, 도3(a)와 같이, 홀더(42)의 안착부에 리드가 배치될 리드정렬면이 상부를 향하도록 패키지바디(25)를 배치한다. 상기 홀더(42)는 그라파이트 재질이 아닌 통상의 비자성체로 이루어지며, 복수개의 안착부를 구비한다. 상기 홀더(42)의 각 안착부는 종래의 그라파이트 지그의 안착부와 같이 패키지바디의 크기에 일치시키거나 층단구조를 취할 필요가 없다. 따라서, 그 제조가 용이하며, 종래 방식에서와 같이 층단구조 파손 등으로 인한 정렬불량의 문제를 방지할 수 있다.
도3(b)와 같이, 리드(20)를 상기 패키지바디(25)의 리드정렬면에 비젼시스템(미도시)을 이용하여 정렬한다. 즉, CCD카메라와 같은 통상의 촬영수단을 이용하여 상기 홀더에 정렬된 패키지바디 각각을 촬영하고 그 촬영된 화상데이터로부터 상기 패키지바디의 배치상태를 분석한다. 이어, 이에 기초하여 리드 또는 패키지바디의 위치를 조정하여 패키지바디의 리드정렬면 상에 상기 리드를 정렬한다. 상기 비젼시스템을 이용하여 리드를 정렬방법은 아래에서 구체적으로 설명할 것이다.
리드를 패키지바디 상에 정렬한 후에, 도3(c)와 같이, 가용접을 실시하여 그 정렬상태가 유지되도록 상기 리드와 패키지 바디를 고정시킬 수 있다. 즉, 스폿용접용 전극(44)으로 리드 양측부를 용접하여 상기 정렬된 리드와 패키지바디를 고정시킬 수 있다. 상기 스폿용접을 실시하는 위치는 리드와 접촉되는 전극에 의해 리드정렬이 틀어지지 않도록 대칭되는 양측면 중앙 부위에 실시하는 것이 바람직하나상기 가용접부분은 이에 한정되지는 않는다.
상기 리드(20)가 고정된 패키지바디(25)를 도3(d)와 같이 그라파이트 지그(46)의 안착부에 배치하여 그라파이트 지그를 이용한 전기용접과 동일한 방식으로 융착시킬 수 있다. 다만, 본 발명에서 채용되는 그라파이트 지그(46)는 이미 가용접단계를 통해 리드(20)와 패키지바디(25)는 고정되어 있으므로, 앞서 설명한 바와 같이 종래의 층단구조가 필요하지 않다. 따라서, 층단손상 등의 기계적 파손으로 인한 정렬불량을 근원적으로 방지할 수 있으며, 그 제조도 용이하고 오랫기간 사용이 가능하므로 생산성을 향상시킬 수 있다. 이러한 최종 용착단계는 상기 지그(46) 양단에 전압을 인가하여 가열하고 가압수단(30)을 이용하여 패키지바디(25)를 소정의 압력으로 밀착시킴으로써 구현할 수 있다.
이와 같이, 본 발명에 의한 SMD 패키지 융착방법은 종래의 융착방법과 달리, 그라파이트 지그의 홈에 맞추어 배치함으로서 정렬시키지 않고, 비젼시스템을 이용하여 정렬시켜 가용접을 통해 이를 고정하고, 그라파이트 지그를 이용하여 최종 융착시킴으로써 정렬불량이 없는 SMD패키지를 제조할 수 있다.
이하, 도4를 참조하여, 본 발명에 따른 융착방법 중 비젼시스템을 이용하여 리드를 패키지바디 상에 정렬하는 과정과 그 정렬된 상태를 고정하기 위해 스폿용접을 실시하는 과정을 상세히 설명한다.
도4는 리드정렬을 위한 장치(100)의 개략도이다. 상기 리드정렬장치(100)는 리드를 패키지바디 상에 정렬하여 스폿용접을 통해 고정하는 장치로서 리드를 이송하는 픽업부(114), 패키지바디의 배치상태를 조정하기 위한 패키지바디정렬부(120) 및 스폿용접을 실시하는 실링헤드(124)를 이루어져 있다. 또한, 상기 장치(100)는 리드위치인식용 카메라(118)과 패키지바디 인식용 카메라(128)를 구비하여 리드 및 패키지바디 각각의 배치상태를 파악한다. 우선, 상기 픽업부(114)를 이용하여 리드를 보관하는 리드카세트(112)에서 하나의 리드를 선택하여 리드위치보정부(116)에서 리드를 패키지 상에 정렬하기에 적합한 상태로 조정하고, 상기 리드를 패키지바디 정렬부(120) 상에 소정의 위치로 이동시킨다. 한편, 복수개의 패키지바디가 배열된 홀더(미도시)는 운반대(122)에 올려져 패키지바디 정렬부(120) 상에 배치된다. 앞서 설명한 바와 같이, 상기 홀더는 그 상부에 복수개의 안착부를 구비하고 그 각각의 안착부에는 리드정렬면이 상부면이 되도록 패키지바디가 배치된다. 이러한 패키지바디를 상기 패키지바디 인식용 카메라(128)로 촬영한 후에 그 촬영된 화상을 통해 패키지바디의 배치상태에 관한 정보를 얻는다. 상기 패키지바디 위치 정렬부(120)는 그 패키지바디의 배치상태의 정보에 따라 수평면 상에서 적절히 이동시킴으로써 패키지바디를 상기 픽업부에 의해 이송된 리드와 동일 수직선 상에 위치시켜 정확히 정렬될 수 있도록 조정한다. 이러한 패키지바디 정렬부의 패키지바디 조정이 종료한 후에, 상기 픽업부(114)는 리드가 패키지바디의 리드정렬면 상에 정렬시킨다. 상기 정렬단계가 완료되면, 상기 실링헤드(124)는 상기 패키지바디 상에 정렬된 리드의 양측부의 중앙부에 스폿용접을 실시하여 상기 정렬된 상태를 고정시킨다. 또한, 상기 패키지바디 인식용 카메라(128)를 촬영하여 얻어진 패키지바디 배치상태에 관한 정보와 상기 리드인식용 카메라(118)에 촬영된 정보를 대비하여 상기 픽업부(114)로 이송되는 리드를 가능한 적정한 배치상태로 미리 보정함으로써 작업능률을 향상시킬 수 있다. 즉, 각각의 패키지바디 배치상태는 서로 동일하지는 않지만 동일한 형상인 안착부에 배치되어 크게 다르지 않으므로, 상기와 같이 미리 패키지바디에 정렬 위치에 맞게 리드의 위치를 조정하여 패키지바디의 정렬을 위해 소모되는 작업시간을 단축시켜 작업능률의 향상을 도모할 수 있다.
상술한 바와 같이, 본 발명에 따른 SMD패키지의 리드 융착방법은 패키지바디와 리드를 정렬하는데 있어서 층단구조의 안착부를 이용하지 않고 비젼시스템을 통해 정렬하여 이를 스폿용접으로 고정시킨 후에 융착함으로써 정렬불량을 제로화할 수 있으며, 본 발명에 따른 융착공정에 사용되는 그라파이트 지그는 그 안착부 내에 층단구조가 필요없어 제조가 용이하며, 상기 패키지는 가용접에 의해 이미 고정되어 있으므로 그라파이트 지그의 불량으로 인한 리키지발생을 완전하게 방지할 수 있다.
본 발명의 상세한 설명은 예시와 설명을 위해 제공되는 것이다. 이는 발명을 개시된 대로 엄격하게 발명을 한정하고자 하는 것이 아니며, 본 발명의 범위는 이러한 상세한 설명이 아닌 첨부한 청구범위에 의해 한정하고자 한다.

Claims (16)

  1. 리드정렬면이 상부를 향하도록 패키지바디를 배치하는 단계;
    솔더를 구비한 리드를 상기 패키지바디의 리드정렬면에 정렬하는 단계;
    상기 정렬된 위치를 유지하도록 상기 리드를 상기 패키지바디에 고정시키기 위해 가용접을 실시하는 단계;
    상기 리드가 고정된 패키지바디를 지그의 안착부에 배치하는 단계; 및
    상기 패키지 바디와 리드가 전기적으로 연결되도록 상기 리드의 솔더를 용융시켜 상기 리드를 상기 패키지바디에 융착시키는 단계를 포함하는 리드 융착방법.
  2. 제1항에 있어서,
    상기 리드를 패키지바디 상에 정렬하는 단계는,
    상기 배치된 패키지바디를 촬영하는 단계, 상기 촬영된 화상데이터로부터 패키지바디의 위치정보를 분석하는 단계와, 상기 분석된 위치정보를 기초하여 상기 리드를 상기 패키지바디의 리드정렬면 상에 정렬하는 단계로 이루어짐을 특징으로 하는 리드 융착방법.
  3. 제1항에 있어서,
    상기 가용접을 실시하는 단계는
    상기 리드의 측변 상의 적어도 한 부분을 선택하여 가용접을 실시하는 단계로 이루어짐을 특징으로 하는 리드 융착방법.
  4. 제1항에 있어서
    상기 가용접을 실시하는 단계는
    상기 리드의 양측변의 중심부를 선택하여 스폿 용접(spot-welding)을 실시하는 단계로 이루어짐을 특징으로 하는 리드 융착방법.
  5. 제1항에 있어서,
    상기 지그는 그라파이트 지그임을 특징으로 하는 리드 융착방법.
  6. 제5항에 있어서,
    상기 리드를 상기 패키지바디에 융착시키는 단계는
    상기 그라파이트 지그의 양단부에 전극을 연결하는 단계와,
    상기 연결된 전극을 통해 상기 그라파이트 지그에 소정의 전압을 인가함으로써 상기 리드의 솔더를 용융시키는 단계로 이루어짐을 특징으로 하는 리드 융착방법.
  7. 제1항에 있어서,
    상기 리드를 상기 패키지바디에 융착시키는 단계는
    상기 지그를 소성로에 배치하여 가열시킴으로써 상기 리드의 솔더를 융용시키는 단계로 이루어짐을 특징으로 하는 리드 융착방법.
  8. 제1항에 있어서,
    상기 리드의 솔더는 Au-Sn, Pb-Sn, Sb-Sn 으로 이루어진 그룹에서 선택된 적어도 하나의 합금으로 이루어짐을 특징으로 하는 리드 융착방법.
  9. 제1항에 있어서,
    상기 패키지바디를 지그의 안착부에 배치하는 단계는
    상기 패키지바디를 상기 리드가 고정된 면이 아래를 향하도록 지그의 안착부에 배치하는 단계임을 특징으로 하는 리드 융착방법.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
KR10-2001-0031169A 2001-06-04 2001-06-04 Ｓｍｄ 패키지의 리드융착방법 KR100411254B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2001-0031169A KR100411254B1 (ko) 2001-06-04 2001-06-04 Ｓｍｄ 패키지의 리드융착방법
US09/916,772 US6581820B2 (en) 2001-06-04 2001-07-27 Lead bonding method for SMD package
JP2001229109A JP2002368178A (ja) 2001-06-04 2001-07-30 Ｓｍｄパッケージのリード融着方法
CN01123782A CN1389908A (zh) 2001-06-04 2001-07-31 表面安装器件封装的引线接合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0031169A KR100411254B1 (ko) 2001-06-04 2001-06-04 Ｓｍｄ 패키지의 리드융착방법

Publications (2)

Publication Number Publication Date
KR20020092518A KR20020092518A (ko) 2002-12-12
KR100411254B1 true KR100411254B1 (ko) 2003-12-18

Family

ID=19710365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0031169A KR100411254B1 (ko) 2001-06-04 2001-06-04 Ｓｍｄ 패키지의 리드융착방법

Country Status (4)

Country Link
US (1) US6581820B2 (ko)
JP (1) JP2002368178A (ko)
KR (1) KR100411254B1 (ko)
CN (1) CN1389908A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050284850A1 (en) * 2004-06-24 2005-12-29 Medtronic, Inc. Method and apparatus for automated assembly and laser welding of medical devices
DE102007014337B4 (de) * 2007-03-26 2017-07-06 Robert Bosch Gmbh Verfahren zum Bestücken eines Kontaktierungselementes mit einem elektrischen Bauelement sowie ein Kontaktierungselement mit einem elektrischen Bauelement
CN101312112B (zh) * 2007-05-21 2011-10-05 中芯国际集成电路制造(上海)有限公司 芯片封装外引线成型模具
CN103862156B (zh) * 2012-12-12 2016-02-10 威尔特普技术株式会社 微波炉磁控管电极支撑用配件自动焊接装置
CN103949787B (zh) * 2014-04-25 2016-12-07 甘肃虹光电子有限责任公司 一种短毫米波段同轴磁控管内腔衰减环的固定方法
CN111477563B (zh) * 2019-01-24 2022-04-22 中国电子科技集团公司第二十四研究所 用于半导体器件熔封的对位工装

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02284455A (ja) * 1989-04-25 1990-11-21 Nec Corp 半導体装置のリード成型方法
JPH03184366A (ja) * 1989-12-13 1991-08-12 Mitsubishi Electric Corp 表面実装パッケージ
JPH03272160A (ja) * 1990-03-22 1991-12-03 Alps Electric Co Ltd Ｉｃパッケージのリード端子の整形方法
US5122635A (en) * 1989-12-01 1992-06-16 Messerschmitt-Bolkow-Blohm Gmbh Laser soldering system for smd-components
JPH1065088A (ja) * 1996-08-20 1998-03-06 Sony Corp 表面実装部品

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3731371A (en) * 1970-03-02 1973-05-08 Union Carbide Corp Solid electrolytic capacitors and process
US3868770A (en) * 1972-05-01 1975-03-04 Motorola Inc Welded interconnection printed circuit board and method of making same
US4026008A (en) * 1972-10-02 1977-05-31 Signetics Corporation Semiconductor lead structure and assembly and method for fabricating same
US4017266A (en) * 1974-04-24 1977-04-12 General Instrument Corporation Process for making a brazed lead electrode, and product thereof
US3961415A (en) * 1975-01-02 1976-06-08 Hughes Aircraft Company Carrier for mounting a semiconductor chip and method therefor
US4308339A (en) * 1980-02-07 1981-12-29 Westinghouse Electric Corp. Method for manufacturing tape including lead frames
JPS5842262A (ja) * 1981-09-07 1983-03-11 Toshiba Corp 混成集積回路のリ−ド線接続方法
US4570150A (en) * 1983-12-14 1986-02-11 Vishay Intertechnology, Inc. Precision resistor and method of making same
US4872047A (en) * 1986-11-07 1989-10-03 Olin Corporation Semiconductor die attach system
US5634267A (en) * 1991-06-04 1997-06-03 Micron Technology, Inc. Method and apparatus for manufacturing known good semiconductor die
US5616258A (en) * 1995-04-16 1997-04-01 Aerochem Research Laboratories Inc. Process and apparatus for micro-arc welding
US6119927A (en) * 1997-02-18 2000-09-19 Edm Supplies, Inc. Method and apparatus for placing and attaching solder balls to substrates
TW366570B (en) * 1997-03-26 1999-08-11 Matsushita Electric Ind Co Ltd Semiconductor device and the wiring unit
US6404065B1 (en) * 1998-07-31 2002-06-11 I-Xys Corporation Electrically isolated power semiconductor package
US6511865B1 (en) * 2000-09-20 2003-01-28 Charles W. C. Lin Method for forming a ball bond connection joint on a conductive trace and conductive pad in a semiconductor chip assembly

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02284455A (ja) * 1989-04-25 1990-11-21 Nec Corp 半導体装置のリード成型方法
US5122635A (en) * 1989-12-01 1992-06-16 Messerschmitt-Bolkow-Blohm Gmbh Laser soldering system for smd-components
JPH03184366A (ja) * 1989-12-13 1991-08-12 Mitsubishi Electric Corp 表面実装パッケージ
JPH03272160A (ja) * 1990-03-22 1991-12-03 Alps Electric Co Ltd Ｉｃパッケージのリード端子の整形方法
JPH1065088A (ja) * 1996-08-20 1998-03-06 Sony Corp 表面実装部品

Also Published As

Publication number Publication date
JP2002368178A (ja) 2002-12-20
CN1389908A (zh) 2003-01-08
US20020179685A1 (en) 2002-12-05
KR20020092518A (ko) 2002-12-12
US6581820B2 (en) 2003-06-24

Similar Documents

Publication Publication Date Title
US6616713B2 (en) Method for fabricating chip type solid electrolytic capacitor and apparatus for performing the same method
JPH0563029A (ja) 半導体素子
EP0845807B1 (en) Method and tool for making an electronic circuit having uniform solder residues after solder paste transfer
JPH04229693A (ja) 電子デバイスの表面実装方法
KR100411254B1 (ko) Ｓｍｄ 패키지의 리드융착방법
CN111151838B (zh) 一种功率半导体模块内部覆铜陶瓷基板的焊接工装及方法
US5081336A (en) Method for soldering components onto printed circuit boards
US7968801B2 (en) Solder mounting structure, method for manufacturing such solder mounting structure and use of such solder mounting structure
JP4219524B2 (ja) 半導体素子用パッケージ
JPH06268016A (ja) 集積回路装置の実装方法
US5324387A (en) Method of fabricating asymmetric closely-spaced multiple diode lasers
CN113066786A (zh) Led集成封装激光焊接方法
JP2699726B2 (ja) 半導体装置の実装方法
JP2583142B2 (ja) 熱電モジュールの製造方法
CN114453814A (zh) 一种具有防静电功能的管壳平行缝焊夹具及固定方法
JP5328288B2 (ja) 半導体装置のはんだ付け方法及び実装構造
KR20240034598A (ko) 용접 검사장치 및 이를 이용하여 제조된 전지팩
JPH09205160A (ja) 蓋体のシーム接合法
JPH07302860A (ja) 半導体パッケージの実装構造および実装方法
JPH0964093A (ja) 電子部品
CN114551689A (zh) 一种解决目前miniLED COB 固晶不良的工艺方案
JPH07176570A (ja) Ｉｃ部品のリード接合方法
JP3439048B2 (ja) 半導体素子、半導体素子の製造方法、半導体装置、及び半導体装置の製造方法
KR20230142344A (ko) 검사 방법
JP2002176116A (ja) 電子部品用パッケージの気密封止方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080930

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee