KR100403761B1 - Fabrication method of high reliability printed circuit board - Google Patents
Fabrication method of high reliability printed circuit board Download PDFInfo
- Publication number
- KR100403761B1 KR100403761B1 KR10-2001-0073771A KR20010073771A KR100403761B1 KR 100403761 B1 KR100403761 B1 KR 100403761B1 KR 20010073771 A KR20010073771 A KR 20010073771A KR 100403761 B1 KR100403761 B1 KR 100403761B1
- Authority
- KR
- South Korea
- Prior art keywords
- photosensitive film
- substrate
- printed circuit
- circuit board
- plating
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Abstract
본 발명은 고 신뢰성 인쇄회로기판의 제조방법에 관한 것으로서, 기존의 텐팅공정(Tenting Process)과 패턴도금공정(Pattern Plating Process)을 결합한 새로운 공정을 적용함으로써 무결점 회로에 사용될 수 있는 신뢰성이 향상된 고 신뢰성 인쇄회로기판의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a high reliability printed circuit board, and by applying a new process combining a conventional tenting process and a pattern plating process, a high reliability that can be used in a defect-free circuit is improved. A method for manufacturing a printed circuit board.
이를 위한 본 발명은 인쇄회로기판의 제조방법에 있어서, 원판 에폭시 열경화성 수지를 일정크기로 재단한 후, 상기 재단된 기판에 후공정을 위해 기준이 되는 기준홀 및 부품 삽입과 비어홀을 형성하는 드릴공정을 수행하는 제1과정과, 상기 기판의 전면에 무전해 화학동을 석출시켜서 상기 기판의 양면상에 도전성을 부여하는 제2과정과, 상기 화학동도금을 완료한 후, 부품이 실장되는 부분의 도금층 이외에 감광성 필름을 도포하는 제3과정과, 상기 화학동도금 처리된 기판 상에 감광성 필름을 부착하여 비어홀 패드부와 회로패턴을 형성한 후, 노출된 비어홀 패드부와 회로패턴부에 전기동 도금을 실시하는 제4과정과, 상기 기판 상의 전기동도금된 부분에 감광성 필름과 밀착력이 우수한 전기납도금을 실시하는 제5과정과, 상기 전기납도금을 완료한 후, 상기 기판에 도포한 감광성 필름을 제거하는 제6과정과, 상기 감광성 필름 스트립핑 후, 상기 전기납도금된 부분에 감광성 필름을 부착하는 제7과정과, 상기 감광성 필름을 도통 비어홀부 및 회로패턴만 자외선에 노출되게 한 상태로 미노광부를 현상하는 제8과정과, 상기 현상 후, 에칭을 실시하여 절연 코팅막 외부의 동을 박리 제거시켜 회로를 형성하는 제9과정과, 상기 도포한 감광성 필름을 제거하는 제10과정과, 상기 전기도금한 납도금을 제거하는 제11과정으로 이루어짐을 특징으로 하는 고 신뢰성 인쇄회로기판의 제조방법을 제공한다.To this end, the present invention is a method of manufacturing a printed circuit board, after cutting the original epoxy thermosetting resin to a predetermined size, the drill process for forming the reference hole and the component insertion and the via hole as a reference for the post-process in the cut substrate A first step of performing the step, a second step of imparting electroless chemical copper on the entire surface of the substrate to impart conductivity on both sides of the substrate, and a plating layer of a part where the component is mounted after completing the chemical copper plating In addition, a third process of applying a photosensitive film and attaching a photosensitive film on the chemical copper plated substrate to form a via hole pad part and a circuit pattern, and then electroplating the exposed via hole pad part and the circuit pattern part A fourth process of performing electroplating with excellent adhesion to the photosensitive film on the electroplated portion on the substrate, and completing the electroplating process A sixth process of removing the photosensitive film applied to the substrate, a seventh process of attaching the photosensitive film to the electroplated portion after stripping the photosensitive film, and a via hole portion and a circuit pattern for the photosensitive film. An eighth step of developing the unexposed part while being exposed to ultraviolet rays; and a ninth step of etching to remove the copper outside the insulating coating film to form a circuit after the development, and the coated photosensitive film. It provides a manufacturing method of a high reliability printed circuit board comprising a tenth process of removing, and an eleventh process of removing the electroplated lead plating.
Description
본 발명은 인쇄회로기판(PCB; Printed Circuit Board)의 제조에 관한 것으로, 더욱 상세하게는 기존의 텐팅공정(Tenting Process)과 패턴도금공정(Pattern Plating Process)을 결합한 새로운 공정을 적용함으로써 무결점 회로에 사용될 수 있는 신뢰성이 향상된 고 신뢰성 인쇄회로기판의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the manufacture of a printed circuit board (PCB), and more particularly, to a defect-free circuit by applying a new process combining a conventional tenting process and a pattern plating process. It relates to a method of manufacturing a highly reliable printed circuit board with improved reliability that can be used.
일반적으로, 인쇄회로기판은 각종 열경화성 합성수지로 이루어진 보드의 일면 또는 양면에 동선으로 배선한 후 보드 상에 IC(Integrated Circuit) 또는 전자부품들을 배치 고정하고 이들간의 전기적 배선을 구현하여 절연체로 코팅한 것이다.In general, a printed circuit board is wired to one side or both sides of a board made of various thermosetting synthetic resins, and then an IC (Integrated Circuit) or electronic components are arranged and fixed on the board, and electrical wiring is implemented to coat them with an insulator. .
전자부품의 발달로 회로도체를 중첩하여 만드는 다층 인쇄회로기판이 개발된 이래, 최근에는 다층 인쇄회로기판의 고밀도화에 관한 연구가 활발하게 진행되고 있으며, 고도의 정밀도와 신뢰도를 요하는 우주항공, 방위산업용 장비에도 필수적으로 사용되어지고 있다. 이에 따라 무인 인공위성, 미사일 등 한번 발사하면 애프터 서비스(After Service)가 불가능한 분야 및 항공기, 자동차 등 인명과 직접적으로 관계되는 전자분야 등에 사용되는 인쇄회로기판에 대한 무결점, 고 신뢰도가 요구되고 있다.Since the development of multi-layer printed circuit boards that overlap the circuit conductors with the development of electronic components, the research on the high density of multi-layer printed circuit boards has been actively conducted in recent years. It is also essential for industrial equipment. Accordingly, there is a need for defect-free and high reliability of printed circuit boards used in fields such as unmanned satellites and missiles, where after-sales service is impossible and in electronic fields such as aircraft and automobiles.
종래기술에 따른 인쇄회로기판의 제조공법은 크게 텐팅공정(Tenting Process)과 패턴도금공정(Pattern Plating Process)의 두 가지로 나눌 수 있다.The manufacturing method of a printed circuit board according to the prior art can be largely divided into two types: a tenting process and a pattern plating process.
도 1은 종래기술에 따른 인쇄회로기판 제조공정 중 일반적인 텐팅공정을 도시한 도면이고, 도 2는 일반적인 패턴도금공정을 도시한 도면이다.1 is a view showing a general tenting process of a manufacturing process of a printed circuit board according to the prior art, Figure 2 is a view showing a general pattern plating process.
텐팅공정은 도금도통 홀과 그 주변의 도체 패턴을 레지스트로 덮어 에칭하는 공정으로서, 통상 레지스트에는 건식 필름(Dry Film)이 사용된다. 우선 도 1을 참조하여 텐팅공정을 간략히 살펴보면, 먼저 원판(10)인 에폭시 열경화성 수지를 일정크기로 재단한 후(102), 상기 재단된 에폭시 열경화성 수지를 컴퓨터 수치제어(Computer Numeric Control; CNC) 방식으로 드릴비트(Drill Bit) 또는 레이저(Laser)를 이용하여 도체라인과 도통 비어홀을 형성한다(104). 상기 104단계는드릴단계로서, 준비된 자재에 후공정을 위해 기준이 되는 툴링 홀(Tooling Hole)을 가공하고, 원하는 부품을 삽입하고, 회로를 연결하는 비아(Via)를 기계 또는 레이저 드릴로 형성하는 과정이다.A tenting process is a process of covering and plating a plating through-hole and the surrounding conductor pattern with a resist, and a dry film is used for a resist normally. First, referring to FIG. 1, the tenting process will be briefly described. First, an epoxy thermosetting resin, which is the original plate 10, is cut into a predetermined size (102), and then the cut epoxy thermosetting resin is subjected to a computer numerical control (CNC) method. By using a drill bit or a laser (Laser) to form a conductive via hole and the conductive line (104). Step 104 is a drill step, to machine a tooling hole (Tooling Hole) as a reference for the post-process in the prepared material, to insert the desired parts, to form a via (Via) connecting the circuit by a machine or a laser drill It is a process.
이후 도통 비어홀이 형성된 자재는 추후의 공정을 위해 홀 내부를 세정한 후 완전건조와 표면 연마처리를 거친다. 이때 표면 연마처리를 수행하는 과정에서 도통 비어홀 내에 스컴(scum)이 잔류하여 비어홀에 대한 신뢰성이 저하될 수 있다. 따라서, 소프트 에칭액을 이용하여 도통 비어홀 내에 남아있는 스미어(smear)를 제거시킨다. 그런 후에는, 무전해 화학동을 전면에 석출시켜서 기판에 도전성을 부여한다. 그리고 화학동 도금이 완료된 후에는, 도금 처리된 비어홀을 보강하고 회로패턴을 보강하기 위해서 절연체의 표면에 도금처리 되어 있는 동의 표면에 일정두께로 전기동 도금을 실시한다(106).Subsequently, the conductive via hole is formed to clean the inside of the hole for further processing, followed by complete drying and surface polishing. In this case, scum may remain in the conductive via hole during the surface polishing process, thereby reducing the reliability of the via hole. Accordingly, the smear remaining in the conductive via hole is removed using a soft etching solution. Thereafter, electroless chemical copper is deposited on the entire surface to impart conductivity to the substrate. After completion of the chemical copper plating, electrolytic plating is performed on the surface of the copper plated on the surface of the insulator at a predetermined thickness to reinforce the plated via hole and to reinforce the circuit pattern (106).
상기 106단계의 전기도금을 완료한 후에는, 동배선의 산화 및 동배선의 쇼트현상을 방지하기 위하여 필요한 부분, 즉 부품이 실장되는 부분의 도금층 이외에 절연 코팅막을 형성시키기 위해 액상 또는 필름 상태의 건식 필름을 도포한다(108). 이후 에칭(식각처리)을 실시하여 전연 코팅막 외부로 동 도금을 박리 제거시켜 회로를 형성시킨다(110). 이어 상기 108단계에서 도포한 필름을 제거한다(112).After the electroplating of step 106 is completed, in order to form an insulating coating film in addition to the plating layer of the portion, i.e., the part on which the component is mounted, to prevent oxidation of the copper wiring and short circuit of the copper wiring, dry in a liquid or film state. The film is applied 108. Thereafter, etching (etching) is performed to form a circuit by peeling and removing copper plating to the outside of the leading coating layer (110). Subsequently, the film applied in step 108 is removed (112).
그런데, 전술한 바와 같은 종래의 텐팅공정을 이용하는 인쇄회로기판 제조과정에서는, 필름의 밀착력과 유연성 및 견고성에 따라 이물질 등에 의해 홀 내부의 도금상태에 이상이 발생할 수 있다. 즉 필름의 도포상태에 따라 이물질 등이 회로에 결함을 일으키는 문제점이 있다. 이에 따라 무결점, 고 신뢰성이 요구되는 전자회로의 인쇄회로기판으로 사용하기에 적당하지 못하다.However, in the process of manufacturing a printed circuit board using the conventional tenting process as described above, abnormalities may occur in the plating state inside the hole due to foreign matters, etc., depending on the adhesion, flexibility, and firmness of the film. That is, there is a problem that the foreign matter or the like causes a defect in the circuit depending on the coating state of the film. Accordingly, it is not suitable for use as a printed circuit board of an electronic circuit requiring flawless and high reliability.
다음에는, 도 2를 참조하여 일반적인 패턴도금공정을 살펴보면, 도 2에 도시된 바와 같이 패턴도금공정은 홀을 포함하는 전도체 패턴상에 선택적으로 금속을 석출시키는 방법으로서, 도 1의 텐팅공정과 마찬가지로 먼저 원판(10)인 감광성 절연수지 또는 에폭시 열경화성 수지를 일정크기로 재단한 후(202) 상기 준비된 자재에 후공정을 위해 기준이 되는 툴링 홀(Tooling Hole)을 가공하고, 원하는 부품을 삽입하고, 회로를 연결하는 비아(Via)를 기계 또는 레이저(Laser)드릴로 형성하는 드릴과정을 수행한다(204).Next, referring to the general pattern plating process with reference to FIG. 2, as shown in FIG. 2, the pattern plating process is a method of selectively depositing a metal on a conductor pattern including a hole, similar to the tenting process of FIG. 1. First, the photosensitive insulating resin or epoxy thermosetting resin, which is the original plate 10, is cut to a certain size (202), and then the tooling hole, which is a standard for the post-processing, is processed into the prepared material, and the desired parts are inserted. A drill process of forming a via connecting the circuit via a machine or a laser drill is performed (204).
이후 도통 비어홀이 형성된 자재는 추후의 공정을 위해 홀 내부를 세정한 후 완전건조와 표면 연마처리를 거친다. 이때 표면 연마처리를 수행하는 과정에서 도통 비어홀 내에 스컴(scum)이 잔류하여 비어홀에 대한 신뢰성이 저하될 수 있다. 따라서, 소프트 에칭액을 이용하여 도통 비어홀 내에 남아있는 스미어(smear)를 제거시킨다. 그런 후에는, 무전해 화학동을 전면에 석출시켜서 기판에 도전성을 부여한다.Subsequently, the conductive via hole is formed to clean the inside of the hole for further processing, followed by complete drying and surface polishing. In this case, scum may remain in the conductive via hole during the surface polishing process, thereby reducing the reliability of the via hole. Accordingly, the smear remaining in the conductive via hole is removed using a soft etching solution. Thereafter, electroless chemical copper is deposited on the entire surface to impart conductivity to the substrate.
이때 패턴도금공정에서는 텐팅공정에서 보인 도금 처리된 비어홀을 보강하고 회로패턴을 보강하기 위해서 절연체의 표면에 도금처리 되어 있는 동의 표면에 일정두께로 전기동을 도금하는 전기동도금을 실시하기 전에 건식 필름을 도포한다(208). 이후 전기동도금(212) 및 전기납도금(214)를 실시하고, 에칭작업을 실시하여 절연 코팅막 외부로 동 도금을 박리 제거시켜 회로를 형성시킨다(216).이어 상기 108단계에서 도포한 필름을 제거한다(218).At this time, in the pattern plating process, a dry film is applied before reinforcing the plated via hole shown in the tenting process and electroplating to a certain thickness on the surface of the copper plated on the surface of the insulator to reinforce the circuit pattern. (208). Thereafter, electroplating 212 and electroplating 214 are performed, and etching is performed to form a circuit by peeling copper plating out of the insulating coating film (216). The film applied in step 108 is then removed. (218).
상술한 바와 같은 종래의 패턴도금공정을 이용하는 인쇄회로기판 제조과정에서는, 화학동도금의 두께가 2~3㎛ 이내이기 때문에 화학동도금 후 전기동도금까지의 시간이 3일 이상 경과하는 경우에 홀 내부의 도금에 문제가 발생할 수 있다. 또한 전기동도금 전처리 공정에서 전기동도금의 밀착력을 증대시키기 위해서 소프트 에칭을 실시하는데, 이때 화학동도금의 손상으로 인한 홀 내부의 도금에 문제가 발생할 수 있다. 이에 따라 이물질 등에 의한 회로의 손상이 발생하여 무결점, 고 신뢰성이 요구되는 인쇄회로기판의 신뢰성 확보가 미흡해지는 문제점이 있다.In the process of manufacturing a printed circuit board using the conventional pattern plating process as described above, since the thickness of chemical copper plating is within 2 to 3 µm, the plating inside the hole when the time from chemical copper plating to electroplating has elapsed for 3 days or more. May cause problems. In addition, in order to increase the adhesion of the electroplating in the electroplating pretreatment process, the soft etching is performed, this may cause problems in the plating of the hole due to the damage of the chemical copper plating. Accordingly, there is a problem in that the damage of the circuit due to foreign matters, etc. occurs, so that the reliability of the printed circuit board which requires no defects and high reliability is insufficient.
종래의 인쇄회로기판 제조공정들에서 살펴본 바와 같이, 종래기술에 따른 인쇄회로기판에서 특히 신뢰성을 요하는 부분은 홀(Hole) 내부의 도금과 회로의 단락 등이다. 따라서 이러한 부분에 있어서 인쇄회로기판의 신뢰성 향상을 위한 제조공법이 요망된다.As described in the conventional printed circuit board manufacturing processes, the parts requiring particularly high reliability in the printed circuit board according to the prior art are the plating inside the hole and the short circuit of the circuit. Therefore, a manufacturing method for improving the reliability of the printed circuit board is desired in this part.
따라서, 본 발명의 목적은 인쇄회로기판의 제작시 회로의 단락과 홀 내부 도금의 손상이 발생할 가능성을 완전 배제한 고 신뢰성 인쇄회로기판의 제조방법을 제공하는데 있다.Accordingly, it is an object of the present invention to provide a method for manufacturing a high reliability printed circuit board which completely eliminates the possibility of short circuits and damage to internal plating of holes when fabricating the printed circuit board.
도 1은 종래기술에 따른 인쇄회로기판 제조공정 중 일반적인 텐팅공정을 도시한 도면,1 is a view showing a general tenting process of a printed circuit board manufacturing process according to the prior art,
도 2는 종래기술에 따른 인쇄회로기판 제조공정 중 일반적인 패턴도금공정을 도시한 도면,2 is a view showing a general pattern plating process of the printed circuit board manufacturing process according to the prior art,
도 3은 본 발명에 따른 고 신뢰성 인쇄회로기판의 제조공정을 도시한 도면.3 is a view showing a manufacturing process of a high reliability printed circuit board according to the present invention;
상기의 목적을 해결하기 위한 본 발명은, 인쇄회로기판의 제조방법에 있어서, 원판 에폭시 열경화성 수지를 일정크기로 재단한 후, 상기 재단된 기판에 후공정을 위해 기준이 되는 기준홀 및 부품 삽입과 비어홀을 형성하는 드릴처리과정과, 상기 기판의 전면에 무전해 화학동을 석출시켜서 상기 기판의 양면상에 도전성을 부여하는 화학동도금처리과정과, 상기 화학동도금을 완료한 후, 부품이 실장되는 부분의 도금층 이외에 절연 코팅막을 형성시키기 위해 감광성 필름을 도포하는 감광성 필름 도포처리과정과, 상기 화학동도금 처리된 기판 상에 감광성 필름을 부착하여 비어홀 패드부와 회로패턴을 형성한 후, 노출된 비어홀 패드부와 회로패턴부에 전기동 도금을 실시하는 전기동도금처리과정과, 상기 기판 상의 전기동도금된 부분에 감광성 필름과 밀착력이 우수한 전기납도금을 실시하는 전기납도금처리과정과, 상기 전기납도금을 완료한 후, 상기 기판에 도포한 감광성 필름을 제거하는 감광성 필름 스트립핑처리과정과, 상기 감광성 필름 스트립핑 후, 상기 전기납도금된 부분에 감광성 필름을 부착하여 내에칭성의 피막을 형성하는 감광성 필름 라미네이팅처리과정과, 상기 감광성 필름을 도통 비어홀부 및 회로패턴만 자외선에 노출되게 한 상태로 미노광부를 현상하는 현상처리과정과, 상기 현상 후, 에칭을 실시하여 절연 코팅막 외부의 동을 박리 제거시켜 회로를 형성하는 에칭처리과정과, 상기 도포한 감광성 필름을 제거하는 감광성 필름 스트립핑처리과정과, 상기 전기도금한 납도금을 제거하는 납도금 스트립핑처리과정으로 이루어지는 고 신뢰성 인쇄회로기판의 제조방법을 특징으로 한다.The present invention for solving the above object, in the method of manufacturing a printed circuit board, after cutting the original epoxy thermosetting resin to a certain size, and the insertion of the reference hole and parts as a reference for the post-process in the cut substrate and A drill process of forming a via hole, a chemical copper plating process of depositing electroless chemical copper on the front surface of the substrate to impart conductivity on both sides of the substrate, and a part where the component is mounted after completing the chemical copper plating A photosensitive film coating process of coating a photosensitive film to form an insulating coating film in addition to the plating layer of the film, and attaching the photosensitive film on the chemical copper plated substrate to form a via hole pad part and a circuit pattern, and then exposed via hole pad part. And an electroplating process of electroplating the circuit pattern portion, and a photosensitive film on the electroplated portion on the substrate. An electroplating process for conducting electroplating with excellent adhesion, a photosensitive film stripping process for removing the photosensitive film applied to the substrate after completing the electroplating, and after the photosensitive film stripping, A photosensitive film laminating process of attaching a photosensitive film to the plated portion to form a etch resistant film, and a developing process of developing the unexposed portion with the photosensitive film exposed to ultraviolet light only in the conductive via hole and the circuit pattern; After the development, the etching process is performed by etching to remove the copper outside the insulating coating film to form a circuit, the photosensitive film stripping process to remove the coated photosensitive film, and the electroplated lead plating Features a manufacturing method of high reliability printed circuit boards consisting of stripped lead plating strips It shall be.
이하 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 우선 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. First of all, in adding reference numerals to the components of each drawing, it should be noted that the same components have the same reference numerals as much as possible even if they are displayed on different drawings. Detailed descriptions of well-known functions and configurations that are determined to unnecessarily obscure the subject matter of the present invention will be omitted.
이하, 첨부된 도 3을 참조하여 본 발명에 따른 고 신뢰성 인쇄회로기판의 제조방법을 보다 상세하게 설명한다.Hereinafter, a method of manufacturing a high reliability printed circuit board according to the present invention will be described in more detail with reference to FIG. 3.
도 3은 본 발명에 따른 고 신뢰성 인쇄회로기판의 제조공정을 도시한 도면이다.3 is a diagram illustrating a manufacturing process of a high reliability printed circuit board according to the present invention.
도 3을 참조하면, 먼저 기판으로 사용될 원판 에폭시 열경화성 수지를 일정크기로 재단한다(302). 이어 상기 재단된 기판에 후공정을 위해 기준이 되는 기준홀 및 부품 삽입과 비어홀을 형성하는 드릴작업을 수행한다(304). 상기 드릴작업은 기계 또는 레이저 드릴에 의해 수행될 수 있다.Referring to FIG. 3, first, a raw epoxy thermosetting resin to be used as a substrate is cut to a predetermined size (302). Subsequently, a drill operation is performed to form a reference hole, a component insertion, and a via hole, which become a reference for a post process, on the cut substrate (304). The drill operation may be performed by a mechanical or laser drill.
그리고 상기 기판의 전면에 무전해 화학동을 석출시켜서 상기 기판의 양면상에 도전성을 부여하는 화학동도금처리를 수행한다(306). 그리고 상기 화학동도금을 완료한 후, 부품이 실장되는 부분의 도금층 이외에 절연 코팅막을 형성시키기 위해 감광성 필름을 도포한다(308). 이때 상기 감광성 필름을 도포하기 전, 전처리 과정으로 600 내지 800번 브러시를 사용하여 필름 도포면의 연마를 수행한다.A chemical copper plating process is performed to deposit electroless chemical copper on the entire surface of the substrate to impart conductivity on both surfaces of the substrate (306). After the chemical copper plating is completed, a photosensitive film is applied to form an insulating coating film in addition to the plating layer of the part where the component is mounted (308). At this time, before the photosensitive film is applied, polishing of the film coating surface is performed using a brush 600 to 800 as a pretreatment process.
이어 상기 화학동도금 처리된 기판 상에 감광성 필름을 부착하여 비어홀 패드부와 회로패턴을 형성한 후, 노출된 비어홀 패드부와 회로패턴부에 전기동 도금을 실시하는 전기동도금처리과정을 수행한다(310). 그리고 상기 기판 상의 전기동도금된 부분에 감광성 필름과 밀착력이 우수한 전기납도금을 실시하고(312), 상기전기납도금을 완료한 후, 상기 308과정에서 기판에 도포한 감광성 필름을 제거한다(314). 상기 감광성 필름 스트립핑 후, 상기 전기납도금된 부분에 감광성 필름을 부착하여 내에칭성의 피막을 형성하는 감광성 필름 라미네이팅처리과정을 수행한다(316).Subsequently, a photosensitive film is attached to the chemical copper plated substrate to form a via hole pad part and a circuit pattern, and then an electrocopper plating process of electroplating the exposed via hole pad part and the circuit pattern part is performed (310). . Then, the electroplated portion having excellent adhesion with the photosensitive film on the electroplated portion on the substrate is performed (312), and after the electroplating is completed, the photosensitive film applied to the substrate in step 308 is removed (314). After the photosensitive film stripping, a photosensitive film laminating process of attaching a photosensitive film to the electroplated portion to form a etching resistant film is performed (316).
특히 상기 감광성 필름 라미네이팅처리과정(316)에서 적용되는 감광성 필름의 회로의 폭은 상기 308과정의 감광성 필름 라미네이팅처리과정에서 적용되는 감광성 필름의 회로의 폭을 'B'mm로 가정하였을 때, 'B - 0.025'mm로 설정한다. 실제로 디자인된 회로폭은 'B - 0.025'mm으로서, 이는 높은 신뢰성을 요하는 부분의 회로의 손상을 최소화하기 위한 설정이다.In particular, when the width of the circuit of the photosensitive film applied in the photosensitive film laminating process 316 is assumed to be 'B' mm, the width of the circuit of the photosensitive film applied in the photosensitive film laminating process of step 308 is 'B' -Set to 0.025'mm. In fact, the designed circuit width is' B-0.025'mm, which is a setting to minimize the damage of the circuit of the parts requiring high reliability.
상기 감광성 필름 라미네이팅처리과정에서는 전처리 공정 없이 감광성 필름을 도포한다. 이는 상기 312과정에서 전기도금한 납도금의 표면은 상기 감광성 필름과 밀착력이 우수하여 표면을 연마하지 않고도 충분한 결합력을 얻을 수 있다. 따라서 316과정의 상기 감광성 필름 라미네이팅 전 브러시 연마를 수행하는 경우에 회로와 회로 사이에 발생할 수 있는 브리지(Bridge)현상을 방지할 수 있다.In the photosensitive film laminating process, a photosensitive film is coated without a pretreatment process. This is because the surface of the lead plating electroplated in step 312 is excellent adhesion to the photosensitive film can be obtained a sufficient bonding force without polishing the surface. Therefore, when brush polishing is performed before the photosensitive film lamination of 316, the bridge phenomenon that may occur between the circuit and the circuit may be prevented.
한편 전처리 공정을 두어 화학적인 연마를 수행하는 경우에는 납도금 표면이 산화되어 상기 감광성 필름과의 밀착력 저하 및 충분한 에칭 레지스트의 역할을 저해할 수 있으므로 화학적 연마 또한 수행하지 않는다.On the other hand, when chemical polishing is performed with the pretreatment process, the surface of the lead plating is oxidized, and thus, the adhesion with the photosensitive film may be lowered and the role of the sufficient etching resist may be inhibited.
그리고 상기 감광성 필름이 부착된 기판의 회로부분을 노광한다(318). 상기 회로부분의 노광에 따라 도통 비어홀부 및 회로패턴만 자외선에 노출되게 한 상태로 미노광부를 현상하는 현상처리과정을 수행한다(320). 상기 현상 후, 에칭을 실시하여 절연 코팅막 외부의 동을 박리 제거시켜 회로를 형성하고(322), 상기 도포한 감광성 필름의 제거(324) 및 상기 전기도금한 납도금을 제거(326)를 수행한다.The circuit portion of the substrate on which the photosensitive film is attached is exposed (318). According to the exposure of the circuit portion, a developing process of developing the unexposed portion while exposing only the conductive via hole portion and the circuit pattern to ultraviolet rays is performed (320). After the development, etching is performed to remove copper outside the insulation coating film to form a circuit (322), to remove the coated photosensitive film (324) and to remove the electroplated lead plating (326). .
결과적으로, 인쇄회로기판에서 가장 높은 신뢰도를 요하는 홀 내부의 도금 및 회로 배선에 있어서, 납도금과 감광성 필름의 이중 에칭 레지스트를 수행함으로써, 홀 내부로의 에칭액 침투가 불가능하여 홀 내부 및 회로에 있어서 높은 신뢰성을 구현할 수 있다.As a result, in the plating and circuit wiring inside the hole requiring the highest reliability in the printed circuit board, by performing the double etching resist of lead plating and the photosensitive film, it is impossible to penetrate the etching liquid into the hole and into the hole and the circuit. Therefore, high reliability can be realized.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예를 들어 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.On the other hand, in the detailed description of the present invention has been described with reference to specific embodiments, of course, various modifications are possible without departing from the scope of the invention. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined not only by the scope of the following claims, but also by the equivalents of the claims.
상술한 바와 같이 본 발명에 따른 인쇄회로기판의 제조방법은 기존의 공정들의 단점들로 지적되는 홀 내부의 도금 결함 및 회로의 단락에 따른 문제점들을 기존 공정들을 결합한 새로운 공정을 적용함으로써 고 신뢰성 인쇄회로기판을 용이하게 제조할 수 있는 이점이 있다.As described above, the method of manufacturing a printed circuit board according to the present invention is a high reliability printed circuit by applying a new process combining the existing processes with problems of plating defects and short circuits in a hole, which are indicated as disadvantages of existing processes. There is an advantage that the substrate can be easily manufactured.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0073771A KR100403761B1 (en) | 2001-11-26 | 2001-11-26 | Fabrication method of high reliability printed circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0073771A KR100403761B1 (en) | 2001-11-26 | 2001-11-26 | Fabrication method of high reliability printed circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020006614A KR20020006614A (en) | 2002-01-23 |
| KR100403761B1 true KR100403761B1 (en) | 2003-10-30 |
Family
ID=19716306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0073771A KR100403761B1 (en) | 2001-11-26 | 2001-11-26 | Fabrication method of high reliability printed circuit board |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100403761B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100878907B1 (en) * | 2007-07-24 | 2009-01-15 | 공희철 | Method of production dual layer flex circuit board for csp |
| CN109587959A (en) * | 2019-01-29 | 2019-04-05 | 刘夏冰 | A kind of pcb board automatic production method |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4664962A (en) * | 1985-04-08 | 1987-05-12 | Additive Technology Corporation | Printed circuit laminate, printed circuit board produced therefrom, and printed circuit process therefor |
| JPH0621648A (en) * | 1992-07-03 | 1994-01-28 | Nec Toyama Ltd | Manufacture of printed wiring board |
| JPH10335786A (en) * | 1997-05-29 | 1998-12-18 | Kokusai Electric Co Ltd | Manufacture of high-density printed wiring board |
| KR19990049190A (en) * | 1997-12-12 | 1999-07-05 | 박명식 | Printed Circuit Board Manufacturing Method |
| KR20010047629A (en) * | 1999-11-22 | 2001-06-15 | 전세호 | Method of fablicating PCB |
-
2001
- 2001-11-26 KR KR10-2001-0073771A patent/KR100403761B1/en active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4664962A (en) * | 1985-04-08 | 1987-05-12 | Additive Technology Corporation | Printed circuit laminate, printed circuit board produced therefrom, and printed circuit process therefor |
| JPH0621648A (en) * | 1992-07-03 | 1994-01-28 | Nec Toyama Ltd | Manufacture of printed wiring board |
| JPH10335786A (en) * | 1997-05-29 | 1998-12-18 | Kokusai Electric Co Ltd | Manufacture of high-density printed wiring board |
| KR19990049190A (en) * | 1997-12-12 | 1999-07-05 | 박명식 | Printed Circuit Board Manufacturing Method |
| KR20010047629A (en) * | 1999-11-22 | 2001-06-15 | 전세호 | Method of fablicating PCB |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020006614A (en) | 2002-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060180346A1 (en) | High aspect ratio plated through holes in a printed circuit board | |
| US7169313B2 (en) | Plating method for circuitized substrates | |
| US5985521A (en) | Method for forming electrically conductive layers on chip carrier substrates having through holes or via holes | |
| CA2067710A1 (en) | Process for manufacturing printed circuits employing selective provision of solderable coating | |
| US7061095B2 (en) | Printed circuit board conductor channeling | |
| EP0189975A1 (en) | Manufacture of printed circuit boards | |
| KR100327705B1 (en) | Method of producing a multi-layer printed-circuit board | |
| CN113056116A (en) | Method for plating hole copper and processing method of circuit board | |
| US6651324B1 (en) | Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer | |
| KR101862243B1 (en) | Method for manuracturing printed circuit board with via and fine pitch circuit and printed circuit board by the same method | |
| US4978422A (en) | Method for improving insulation resistance of printed circuits | |
| KR100403761B1 (en) | Fabrication method of high reliability printed circuit board | |
| JPS58186994A (en) | Method of producing printed circuit board | |
| KR100687791B1 (en) | Manufacturing method of printed circuit board | |
| JPS59215793A (en) | Method of reproducing copper conductor with defect on outer surface of outer layer circuit | |
| KR20110110664A (en) | Manufacturing method of double-sided printed circuit board | |
| KR100319819B1 (en) | Method of producing a multi-layer printed-circuit board for a RF power amplifier | |
| KR100787385B1 (en) | Method of electrolytic gold plating for printed circuit board without lead | |
| KR100464799B1 (en) | Processing and product for manufacturing multi-layer flexible printed circuit board | |
| KR101022869B1 (en) | A printed circuit board and method of manufacturing method of the printed circuit board for image sensor module | |
| JPH05259614A (en) | Resin filling method for printed wiring board | |
| JPH0348489A (en) | Manufacture of printed circuit board | |
| KR910007475B1 (en) | Multi - printed circuit board method | |
| KR100525224B1 (en) | Plating Cu,Ni and Au on PCB in a single process | |
| US20090136656A1 (en) | Method of manufacturing printed circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121017 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20131017 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20141017 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20151019 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20161110 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20171017 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20180905 Year of fee payment: 16 |