KR100399055B1 - Single electron transistor using strain-induced self-assembled quantum dots - Google Patents
Single electron transistor using strain-induced self-assembled quantum dots Download PDFInfo
- Publication number
- KR100399055B1 KR100399055B1 KR10-2001-0047548A KR20010047548A KR100399055B1 KR 100399055 B1 KR100399055 B1 KR 100399055B1 KR 20010047548 A KR20010047548 A KR 20010047548A KR 100399055 B1 KR100399055 B1 KR 100399055B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- layer
- electrons
- quantum
- quantum dots
- Prior art date
Links
- 239000002096 quantum dot Substances 0.000 title claims abstract description 44
- 239000004065 semiconductor Substances 0.000 claims abstract description 31
- 230000004888 barrier function Effects 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 81
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 14
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims description 12
- 229910000673 Indium arsenide Inorganic materials 0.000 claims description 11
- 229910002704 AlGaN Inorganic materials 0.000 claims description 3
- -1 InGaP Inorganic materials 0.000 claims description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 2
- 230000005389 magnetism Effects 0.000 abstract description 6
- 238000005036 potential barrier Methods 0.000 abstract description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 15
- 230000005641 tunneling Effects 0.000 description 7
- 238000000609 electron-beam lithography Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000011160 research Methods 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000005415 magnetization Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 229910005542 GaSb Inorganic materials 0.000 description 1
- 229910007709 ZnTe Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/7613—Single electron transistors; Coulomb blockade devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/902—Specified use of nanostructure
- Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
- Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
- Y10S977/937—Single electron transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
본 발명은 자발형성된 양자점의 변형에 기인한 장벽을 이용한 단전자 트랜지스터에 관한 것으로, 기판, 상기 기판상에 그 자체의 변형에 의해 전자에 대한 전위장벽을 생성시키는 자기양자점 배열을 포함하며 성장된 비도핑반도체층, 상기 비도핑반도체층과 상기 자기양자점 배열에 전자를 공급하며 상기 비도핑반도체층상에 성장되어 이종접합을 이루는 도핑반도체층, 상기 도핑반도체층의 양단에 콘택된 소스/드레인 전극, 및 상기 도핑반도체층상에 스플릿 형태로 배열되어 상기 자기양자점배열을 통과하는 전자를 제어하는 게이트를 포함하여 구성된다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a single electron transistor using a barrier resulting from the deformation of spontaneously formed quantum dots, comprising a substrate, a magnetoquantum dot array that generates a potential barrier for electrons by its deformation on the substrate. A doped semiconductor layer which supplies electrons to the doped semiconductor layer, the undoped semiconductor layer and the magnetism quantum dot array and is grown on the undoped semiconductor layer to form a heterojunction, source / drain electrodes contacted at both ends of the doped semiconductor layer, and And a gate arranged in a split form on the doped semiconductor layer to control electrons passing through the quantum dot array.
Description
본 발명은 단전자 트랜지스터(Single electron transistor)에 관한 것으로서, 특히 화합물반도체의 격자부정합(Lattice mismatch)을 이용한 자발형성된 양자점(Self-assembled quantum dots)의 변형(Strained)에 기인한 장벽층을 이용한 단전자 트랜지스터에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a single electron transistor, and in particular, a single layer using a barrier layer due to strain of self-assembled quantum dots using lattice mismatch of a compound semiconductor. It relates to an electronic transistor.
일반적으로 고전자 이동도 트랜지스터(High Eelectron Mobility Transistor; 이하 'HEMT'라 약칭함)는 밴드갭(Bandgap)이 큰 반도체층과 밴드갭이 작은 반도체층을 에피택셜 성장(Epitaxtial growth)에 의해 접합하여 접합면에 유기되는 이차원 전자(two dimension electron)를 제어하여 그 특성을 이용하는 소자이다. 접합면에 유기되는 이차원 전자는 일반적인 반도체층에 있는 전자와 달리 한쪽 방향으로의 운동이 제한되어 상대적으로 빠른 이동도를 가지므로 고속 특성을 나타내고, 이로 인하여 주파수가 높은 영역에서도 동작 특성이 우수하고, 특히 저잡음 특성이 향상되는 결과를 나타낸다.In general, a high electron mobility transistor (hereinafter, referred to as HEMT) is formed by bonding epitaxial growth between a semiconductor layer having a large bandgap and a semiconductor layer having a small bandgap by epitaxial growth. It is a device which controls the two-dimensional electrons which are induced in the joint surface, and uses the characteristic. Unlike the electrons in the general semiconductor layer, the two-dimensional electrons organically bonded to the junction have high mobility because they have relatively fast mobility because of limited movement in one direction, and thus the operation characteristics are excellent even in a high frequency region. In particular, the low noise characteristic is improved.
이러한 HEMT에서 게이트 전극을 약 1㎛ 간격을 두고 두 개로 형성하면, 하단에 형성되어 있는 이차원 전자가 1㎛ 이하의 통로에 형성되고, 이 때 게이트 전극에 전압을 인가하면 그 통로의 면적을 제어하는 것이 가능하므로, 결과적으로 통과하는 전자를 제어할 수 있게 되어 단일 전자(Single electron)까지도 제어가 가능한 단전자 트랜지스터(Single electron transistor)를 제조할 수 있다.In the HEMT, when two gate electrodes are formed at intervals of about 1 μm, two-dimensional electrons formed at a lower end are formed in a passage of 1 μm or less, and when a voltage is applied to the gate electrode, the area of the passage is controlled. Since it is possible to control the electrons passing through as a result, it is possible to manufacture a single electron transistor capable of controlling even a single electron.
부연하면, 단전자 트랜지스터는 기본적으로 HEMT의 구조와 같으나 게이트 전극이 둘로 나누어져 있는 것이 다른 점이다. HEMT가 이종 접합(Hetero-junction)면에 형성된 이차원 전자층을 이용하는 것과 마찬가지로 단전자 트랜지스터도 이러한전자층을 이용하되, 게이트 전극을 둘로 나누어 두 게이트 사이의 간격을 전자의 통로로 제공하고 두 게이트 전극에 전압을 인가하여 통로의 크기와 전자의 수를 동시에 제어하므로써 트랜지스터로 동작시키는 것이다.In other words, the single-electron transistor is basically the same as the structure of the HEMT, except that the gate electrode is divided into two. Just as HEMT uses a two-dimensional electron layer formed on a heterojunction surface, a single-electron transistor uses this electron layer, but divides the gate electrode into two to provide a gap between two gates as a path for electrons, and two gate electrodes. The voltage is applied to the transistor to control the size of the passage and the number of electrons simultaneously.
최근에 테라비트(Terabit) 이상의 초고집적성, 100㎓ 이상의 초고속 동작성, 저전력 소모성, 그리고 다중 에너지 준위와 전광 에너지 변환의 신기능성과 관련한 소자의 개발이 활발해짐에 따라 이 분야에 적용하기 적합한 단전자 트랜지스터의 필요성 또한 급격히 증가하게 되었으며 이에 따른 연구도 활발히 진행되고 있다.Recently, the development of devices related to ultra-integration of more than terabit, ultra-high speed operation of more than 100 ,, low power consumption, and new functionality of multiple energy levels and all-optical energy conversion has been actively developed, and suitable for application in this field. The necessity of transistors has also increased rapidly, and the researches are actively conducted.
특히, 광소자에의 응용 연구 및 기초 연구로서 전자의 3차원적인 속박(Three-demensional confinement)을 가능하게 하는 양자점(Quantum Dots)의 제조에 관심이 집중되고 있다.In particular, attention has been focused on the fabrication of quantum dots that enable three-demensional confinement of electrons as a basic research and applied research on optical devices.
이러한 양자점의 제조를 위한 시도에는 양자우물(Quantum Well)기판 위에 고분해능의 리소그래피(Lithography)를 시행하여 패턴을 형성하고 건식 또는 습식 에칭법을 사용한다든지 이온빔주입장치를 사용하는 불순물유도법 등이 보통 이용되어 왔다.Attempts to manufacture such quantum dots are usually performed by performing high resolution lithography on quantum well substrates to form patterns, using dry or wet etching, or impurity induction using ion beam injection devices. come.
그러나, 상기와 같은 방법으로 양자점을 형성하면, 다른 반도체층에 손상이 발생할 가능성이 높고 계면이 불규칙하게 되는 문제점이 있었다.However, when the quantum dots are formed in the same manner as described above, there is a problem in that damage to other semiconductor layers is likely to occur and the interface is irregular.
또한, 전자선 리소그래피(Electron beam lithography)만을 사용하여 양자점을 형성하므로 최소 두 개 이상의 게이트가 존재하여야 하며, 이러한 두 개의 게이트를 이용하여 소자의 전기적 신호를 받아들이므로써 단전자 트랜지스터를 구동한다.In addition, since only quantum dots are formed using only electron beam lithography, at least two gates must exist, and the single gate transistors are driven by receiving electrical signals from the devices using the two gates.
그러나, 전자선리소그래피법은 수십 나노미터 크기의 양자점을 형성하는데 기술적인 한계가 있으며, 더욱이 두 개 이상의 게이트의 바이어스를 조절하는데에도 기술적인 어려움이 따른다.However, electron ray lithography has technical limitations in forming quantum dots of several tens of nanometers in size, and also technical difficulties in controlling the bias of two or more gates.
본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 전자선 리소그래피법에 따른 양자점의 크기를 감소시키고, 이들 양자점을 통과하는 전자를 제어하기 위한 게이트의 수를 감소시키는데 적합한 단전자 트랜지스터를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the problems of the prior art, and provides a single-electron transistor suitable for reducing the size of quantum dots according to the electron beam lithography method and reducing the number of gates for controlling electrons passing through these quantum dots. Its purpose is to.
도 1은 본 발명의 실시예에 따른 단전자 트랜지스터의 단면도,1 is a cross-sectional view of a single electron transistor according to an embodiment of the present invention;
도 2는 본 발명의 실시예에 따른 단전자 트랜지스터의 평면도,2 is a plan view of a single electron transistor according to an embodiment of the present invention;
도 3은 자기양자점의 변형에 의한 전도밴드의 위치 장벽을 도시한 도면.3 is a diagram illustrating a positional barrier of a conduction band due to deformation of a magnetic quantum dot;
*도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
10 : 반도체 기판 11 : 비도핑 GaAs 버퍼층10 semiconductor substrate 11 undoped GaAs buffer layer
12a, 12b : 제 1,2 AlGaAs 양자장벽층 13a, 13b : 제 1 GaAs 양자우물층12a, 12b: first and second AlGaAs quantum barrier layers 13a, 13b: first GaAs quantum well layers
14 : InAs 자기양자점 15 : AlGaAs 도핑층(15)14 InAs quantum dots 15: AlGaAs doped layer (15)
16 : 캡핑층16: capping layer
G,SG : 게이트G, SG: Gate
상기의 목적을 달성하기 위한 본 발명의 단전자 트랜지스터는 기판, 상기 기판상에 그 자체의 변형에 의해 전자에 대한 전위장벽을 생성시키는 자기양자점 배열을 포함하며 성장된 비도핑반도체층, 상기 비도핑반도체층과 상기 자기양자점 배열에 전자를 공급하며 상기 비도핑반도체층상에 성장되어 이종접합을 이루는 도핑반도체층, 상기 도핑반도체층의 양단에 콘택된 소스/드레인 전극, 및 상기 도핑반도체층상에 스플릿 형태로 배열되어 상기 자기양자점배열을 통과하는 전자를 제어하는 게이트를 포함하여 구성됨을 특징으로 한다.The single-electron transistor of the present invention for achieving the above object comprises a substrate, an array of magnetic quantum dots to create a potential barrier for electrons by its deformation on the substrate, the grown undoped semiconductor layer, the undoped A doped semiconductor layer grown on the undoped semiconductor layer and supplying electrons to the array of semiconductor layers and the quantum dots to form a heterojunction, a source / drain electrode contacted at both ends of the doped semiconductor layer, and a split form on the doped semiconductor layer It is characterized in that it comprises a gate arranged to control the electrons passing through the array of quantum dots.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention. .
본 발명은 전자빔리소그래피법을 이용하여 전자의 터널링을 위한 장벽을 형성하기 위한 게이트를 형성하던 종래기술과는 달리, 변형에 의한 자기양자점으로부터 자연발생된 장벽을 통해 터널링이 일어나도록 하여 전자가 자기양자점을 통과하도록 하는 금속게이트만 필요로 하는 단전자트랜지스터를 제공한다.The present invention is different from the prior art in which a gate for forming a barrier for tunneling electrons is formed by using electron beam lithography. Unlike the prior art, tunneling occurs through a barrier that is naturally generated from a magnetism point due to deformation so that electrons are magnetized. Provided is a single electron transistor requiring only a metal gate to pass through.
도 1은 본 발명의 실시예에 따른 단전자 트랜지스터의 소자 단면도이고, 도 2는 본 발명의 실시예에 따른 단전자 트랜지스터의 평면도이다.1 is a cross-sectional view of an element of a single electron transistor according to an exemplary embodiment of the present invention, and FIG. 2 is a plan view of a single electron transistor according to an exemplary embodiment of the present invention.
도 1에 도시된 바와 같이, GaAs의 (311)면, (211)면 또는 (100)면, 또는 기울어진 반절연/절연 기판과 같은 반도체기판(10)상에 비도핑 GaAs 버퍼층(11), 제 1 AlGaAs 양자장벽층(12a), 제 1 GaAs 양자우물층(13a), InAs 자기양자점(14), 제 2 GaAs 양자우물층(13b), 제 2 AlGaAs 양자장벽층(12b), AlGaAs 도핑층(15), 캡핑층(16)이 에피택셜 성장된 이종접합구조(Hetero junction structure)(20)를 형성한다. 이 때, 이들 이질접합 구조(20)는 분자선에피택시법(Molecular Beam Epitaxy; MBE), 금속유기화학증착법(Metal Organic Chemical Vapor Deposition; MOCVD) 등의 통상의 반도체층 성장법을 이용하여 성장된다.As shown in FIG. 1, an undoped GaAs buffer layer 11 on a (311) plane, a (211) plane or a (100) plane of GaAs, or a semiconductor substrate 10 such as an inclined semi-insulating / insulating substrate, First AlGaAs quantum barrier layer 12a, first GaAs quantum well layer 13a, InAs quantum well layer 14, second GaAs quantum well layer 13b, second AlGaAs quantum barrier layer 12b, AlGaAs doped layer (15), the capping layer 16 forms a heterojunction structure 20 in which it is epitaxially grown. At this time, these heterojunction structures 20 are grown using conventional semiconductor layer growth methods such as molecular beam epitaxy (MBE) and metal organic chemical vapor deposition (MOCVD).
상기와 같은 이종접합구조(20)는 분자선에피택시(MBE)로 0.6㎛ 두께의 비도핑 GaAs 버퍼층(11)을 성장시키고, 비도핑 GaAs 버퍼층(11)상에 50㎚ 두께로 비도핑 제 1 AlGaAs 장벽층(12a)을 성장시킨다.The heterojunction structure 20 as described above grows an undoped GaAs buffer layer 11 having a thickness of 0.6 μm by molecular beam epitaxy (MBE) and undoped first AlGaAs having a thickness of 50 nm on the undoped GaAs buffer layer 11. The barrier layer 12a is grown.
그리고, 제 1 AlGaAs 장벽층(12a)상에 10㎚ 두께로 비도핑 제 1 GaAs 양자우물층(13a)을 형성한 후, 제 1 GaAs 양자우물층(13a)상에 1.6ML∼2.79ML(Mono Layer) 두께로 InAs 자기양자점(14)의 배열을 형성하며, 계속해서 자기양자점(14)상에 10㎚ 두께로 비도핑 제 2 GaAs 양자우물층(13b)을 형성한 후, 제 2 GaAs 양자우물층(13b)상에 40㎚ 두께로 비도핑 제 2 AlGaAs 장벽층(12b)을 형성한다.Then, after forming the undoped first GaAs quantum well layer 13a on the first AlGaAs barrier layer 12a with a thickness of 10 nm, 1.6ML to 2.79ML (Mono) on the first GaAs quantum well layer 13a. Layer) to form an array of InAs magnetic quantum dots 14, followed by forming a undoped second GaAs quantum well layer 13b on the quantum dots 14 at a thickness of 10 nm, followed by a second GaAs quantum well. An undoped second AlGaAs barrier layer 12b is formed on the layer 13b with a thickness of 40 nm.
그리고, 제 2 AlGaAs 장벽층(12b)상에 1×1018cm-3농도의 실리콘이온을 주입시킨 40㎚ 두께의 AlGaAs 도핑층(15)을 형성하고, AlGaAs 도핑층(15)상에 17㎚ 두께로 캡핑층(16)을 형성한다.A 40 nm-thick AlGaAs doped layer 15 implanted with 1 × 10 18 cm −3 concentration of silicon ions was formed on the second AlGaAs barrier layer 12b, and 17 nm on the AlGaAs doped layer 15. The capping layer 16 is formed to a thickness.
상기와 같은 이종접합구조(20)는 선택적으로 식각된 구조를 가지며, 이종접합구조와 교차하는 방향으로 이종접합구조(20)상에 트랜지스터의 게이트(G)를 형성하고, 이종접합구조(20)의 양단에 소스/드레인 전극(도시 생략)을 형성한다. 여기서, 게이트는 전자의 측면 수송 효과를 제어하기 위해 스플릿(Split) 구조를 갖는다.The heterojunction structure 20 as described above has a selectively etched structure, to form a gate (G) of the transistor on the heterojunction structure 20 in a direction crossing the heterojunction structure, the heterojunction structure 20 Source / drain electrodes (not shown) are formed at both ends of. Here, the gate has a split structure to control the side transport effect of electrons.
이러한 단전자 트랜지스터에 있어서, 제 1, 2 GaAs 양자우물층(13a,13b)은 InAs 자기양자점(14)을 가운데 두고 같은 거리에 위치하며, AlGaAs 도핑층(15)은 제 1, 2 GaAs 양자우물층(13a,13b) 및 자기양자점(14)에 전자를 공급하기 위한 전자공급층이며, 캡핑층(16)은 전자공급층인 AlGaAs 도핑층(15)의 산화를 방지할뿐만 아니라 식각에 의해 제거되더라도 AlGaAs 도핑층(15)을 보호하는 역할을 한다.In the single-electron transistor, the first and second GaAs quantum well layers 13a and 13b are positioned at the same distance with the InAs magnetization quantum point 14 in the center, and the AlGaAs doped layer 15 is the first and second GaAs quantum wells. An electron supply layer for supplying electrons to the layers 13a and 13b and the quantum dots 14, and the capping layer 16 not only prevents oxidation of the AlGaAs doped layer 15, which is an electron supply layer, but is also removed by etching. Even if the AlGaAs doped layer 15 serves to protect.
그리고, InAs 자기양자점(14)은 제 1 GaAs 양자우물층(13a)상에 이종접합간의 격자부정합으로부터 스트렌스키-크라스타노브 성장법(Stranski-KrostanowGrowth mode; 이하 'SK 성장법'이라 약칭함)으로 성장되되, 제 1 GaAs 양자우물층(13a)과 제 2 GaAs 양자우물층(13b)의 중심 또는 가장자리에 적층 구조로 형성된다.The InAs magnetism quantum dot 14 is a Straki-Krostanow Growth mode (hereinafter abbreviated as SK growth method) from lattice mismatch between heterojunctions on the first GaAs quantum well layer 13a. It is grown to, but is formed in a laminated structure at the center or the edge of the first GaAs quantum well layer (13a) and the second GaAs quantum well layer (13b).
후술하겠지만, 이러한 InAs 자기양자점(14)은 후속 소자 동작시, 변형에 의해 자기 스스로 전자에 대한 전위장벽을 형성시킨다.As will be described later, these InAs magnetism quantum dots 14 form a potential barrier for electrons themselves by deformation during subsequent device operation.
상기와 같은 SK 성장법은 공지된 기술로서, 에피층 표면에 깨끗하고 손상이 없는 양자점 구조를 바로 형성할 수 있는 방법이며, 자세히는 SK-모드로 에피성장이 진행되는 재료계의 에피성장시 성장이 진행됨에 따라 층성장(Layer-by-Layer), 즉 2차원적으로 성장이 진행되다가 임계두께를 넘어서면 표면이 3차원의 섬으로 변화되는데, 두께조절을 잘하면 접합계면에서 변위(Dislocation) 같은 결함의 생성없이 균일한 섬이 형성될 수 있다는 사실을 이용하는 것이다.The SK growth method as described above is a known technique, which is a method capable of forming a clean and intact quantum dot structure on the surface of the epi layer, and in detail, growth during epi growth of a material system in which epi growth proceeds in SK mode. As the process progresses, layer-by-layer growth, that is, growth in two dimensions, and beyond the critical thickness, the surface changes into three-dimensional islands. It takes advantage of the fact that uniform islands can be formed without the creation of defects.
SK 성장법을 이용하는 경우, 양자점 구조의 제작에 있어서 에칭이나 이온주입 등의 공정이 필요 없으며, 성장 중에 자발적으로(Self-assembled) 양자점의 형성이 가능하고 균일한 계면 형성이 가능할 뿐만 아니라 결함의 생성도 피할 수 있는 장점이 있는 것으로 알려져 있다.In the case of using the SK growth method, there is no need for etching or ion implantation in the production of the quantum dot structure, and it is possible to form self-assembled quantum dots during growth, to form a uniform interface, and to generate defects. It is also known that there is an advantage that can be avoided.
상기한 자기 양자점을 형성하기 위한 이종접합구조로는 GaAs/AlAs, GaAs/AlGaAs, InAs/GaSb, InAs/ZnTe, AlGaN/GaN 등과 같은 이종접합반도체층을 이용하며, 이들 이종접합반도체층의 밴드 정렬(Bnad line-up)로 인해 양자우물 구조를 형성한다.As the heterojunction structure for forming the magnetic quantum dots, a heterojunction semiconductor layer such as GaAs / AlAs, GaAs / AlGaAs, InAs / GaSb, InAs / ZnTe, AlGaN / GaN, and the like is used, and the band alignment of these heterojunction semiconductor layers is performed. (Bnad line-up) forms a quantum well structure.
특히, InAs/GaAs, InP/InGaP, SiGe/Si, AlGaN/GaN 등과 같은 양자점/양자우물층 구조는 격자부정합(Lattice mismatch)에 기인한 SK 성장법으로 제작할 수 있다.In particular, a quantum dot / quantum well layer structure such as InAs / GaAs, InP / InGaP, SiGe / Si, AlGaN / GaN, etc. may be manufactured by the SK growth method due to lattice mismatch.
이들 자기양자점들은 기판의 종류, 즉 고차원 표면 및 기울어진 표면등으로부터 다양한 형태로 구성되고, 성장 조건인 온도와 양자점 성장후 캐핑층의 두께에 따라 양자점의 크기를 조절할 수 있다.These quantum dots are formed in various forms from the type of substrate, that is, the high-dimensional surface and the inclined surface, and can adjust the size of the quantum dots according to the growth conditions, the temperature and the thickness of the capping layer after the quantum dot growth.
도 2를 참조하면, 이종접합구조를 선택적으로 식각하여 InAs 자기양자점(14)을 중심으로 상호 대칭적인 위치에 소스/드레인 전극을 위한 오믹콘택층(S, D)을 형성하고, 캡핑층(16)상에 게이트용 반도체층을 형성한 후 선택적으로 패터닝하여 두 개 또는 그 이상의 게이트(G, SG)를 형성한다. 이 때, 게이트는 소스(S)와 드레인(D)에 흐르는 전류의 양을 조절하는 하나의 게이트(Gate)와 미세전류를 조절하는 쪼개진 게이트(Side Gate)로 이루어진다.Referring to FIG. 2, the heterojunction structure is selectively etched to form ohmic contact layers S and D for source / drain electrodes at symmetrical positions with respect to the InAs magnet quantum dots 14, and the capping layer 16. After the gate semiconductor layer is formed on the C), the gate layer is selectively patterned to form two or more gates G and SG. At this time, the gate is composed of one gate (Gate) for controlling the amount of current flowing in the source (S) and drain (D) and the split gate (Side Gate) for controlling the fine current.
여기서, 오믹콘택층은 AuGeNi을 사용하고, 하나의 게이트(G)는 NiCr을 사용하며 다른 게이트(SG)는 전자빔 리소그래피법으로 PMMA(Poly Methyl Metha-Acrylate)상에 그려서 형성한다.Here, the ohmic contact layer is formed of AuGeNi, one gate G is made of NiCr, and the other gate SG is formed by drawing on poly methyl methacrylate (PMMA) by electron beam lithography.
따라서, 소스/드레인을 위한 오믹콘택과 게이트에 의해 전계효과트랜지스터 (Fiedl Effect Transistor; FET)를 형성하며, 소스에 일정한 전류를 흐르게하고 게이트에 음전하를 걸어줌으로 양자우물내의 전자들의 갯수를 조절할 뿐만 아니라 자기양자점의 위치를 찾는다.Thus, by forming a Field Effect Transistor (FET) by ohmic contact and gate for the source / drain, it regulates the number of electrons in the quantum well by flowing a constant current through the source and applying a negative charge to the gate. Find the location of the quantum dot.
도 3은 자기양자점 변형에 의한 전도밴드를 나타낸 도면으로서, 도핑층으로부터 공급되는 전자(e)가 InAs 자기양자점(14)의 변형에 기인하여 생성된 제 1, 2장벽층(B1, B2)을 통과하여 터널링 현상이 발생되므로 단전자 트랜지스터가 구현된다.FIG. 3 is a diagram showing a conduction band due to magnetization of the quantum dots, in which electrons (e) supplied from the doping layer are formed of the first and second barrier layers (B1, B2) generated due to the deformation of the InAs magnetism quantum dots (14). The tunneling phenomenon occurs through the single-electron transistor.
상술한 것처럼, 이종접합간의 격자부정합으로부터 SK 성장법을 통해 자발적으로 양자점 형성시 변형으로 인해 장벽층을 형성하기 때문에, 도핑층을 통해 공급되는 전자는 이러한 장벽층을 통하여 터널링(Tunneling) 현상을 나타낸다. 이러한 터널링 현상을 통해 단전자 트랜지스터의 구동이 가능하다.As described above, since the barrier layer is formed due to deformation during spontaneous quantum dot formation through the SK growth method from the lattice mismatch between the heterojunctions, the electrons supplied through the doped layer exhibit tunneling through the barrier layer. . Through this tunneling phenomenon, single electron transistors can be driven.
한편, 단전자 트랜지스터 구동시, 드레인 및 소스에 일정한 전류를 흘려주고 게이트에 전압을 인가하므로써 단전자의 이동 신호를 검출할 수 있으며, 전자의 양자우물 속박 에너지 준위들은 이종접합층의 양자우물의 폭이나 양자장벽층의 에피구조에 따라 결정되며, 이들 양자우물의 속박 준위에 따라 소자의 동작 전압이 결정된다.On the other hand, when driving a single-electron transistor, it is possible to detect a moving signal of a single electron by flowing a constant current to the drain and the source and applying a voltage to the gate, and the quantum well-bound energy levels of the electrons are the width of the quantum well of the heterojunction layer. Or the epitaxial structure of the quantum barrier layer, and the operating voltage of the device is determined by the binding level of these quantum wells.
아울러, 본 발명의 실시예는 게이트를 사용하여 극저전류를 통과시켜 수십 나노미터의 자기양자점을 메모리 소자로서의 동작특성을 갖게하므로 메모리 소자에 적용 가능하며, 또한, 통상 전자빔 리소그래피를 사용하여 여러개의 게이트를 사용하지만 본 발명은 양자점에서 발생한 장벽으로 전자가 통하기 때문에 게이트의 수도 줄일 수 있는 장점이 있을 뿐만 아니라 전자를 가둘 수 있는 수도 많아지며 터널링 현상도 게이트에 의한 장벽이 아닌 자기양자점 스스로 장벽을 만들 수 있다.In addition, the embodiment of the present invention can be applied to a memory device because the magnetic quantum point of several tens of nanometers to have an operating characteristic as a memory device by passing a very low current through the gate, it is also possible to apply to a plurality of gates using conventional electron beam lithography However, the present invention not only has the advantage of reducing the number of gates because electrons pass through the barrier generated in the quantum dot, but also increases the number of electron trapping, and the tunneling phenomenon is not the barrier caused by the gate, but the quantum dot can make the barrier itself. have.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
상술한 바와 같은 본 발명은 자기양자점의 변형에 의해 생성된 장벽층을 통해 전자의 터널링 현상이 발생하므로 게이트 및 전자 갯수를 조절할 수 있어 집적도를 증대시키고 소비전력을 현저히 낮출 수 있는 효과가 있다.In the present invention as described above, since the tunneling phenomenon of electrons occurs through the barrier layer generated by the deformation of the magnetic quantum point, the gate and the number of electrons can be adjusted, thereby increasing the degree of integration and significantly reducing power consumption.
또한, 자기양자점의 변형에 의하여 더 많은 전자를 가둘 수 있으므로 광 저장장치뿐아니라 초저문턱전류를 가지며 온도에도 둔감하게 반응하는 자기양자점 레이저에 응용할 수 있는 효과가 있다.In addition, since more electrons can be trapped by the deformation of the quantum dots, it can be applied not only to the optical storage device but also to the magnetism quantum dot laser which has an ultra low threshold current and reacts insensitive to temperature.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0047548A KR100399055B1 (en) | 2001-08-07 | 2001-08-07 | Single electron transistor using strain-induced self-assembled quantum dots |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0047548A KR100399055B1 (en) | 2001-08-07 | 2001-08-07 | Single electron transistor using strain-induced self-assembled quantum dots |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030013192A KR20030013192A (en) | 2003-02-14 |
| KR100399055B1 true KR100399055B1 (en) | 2003-09-26 |
Family
ID=27718248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0047548A KR100399055B1 (en) | 2001-08-07 | 2001-08-07 | Single electron transistor using strain-induced self-assembled quantum dots |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100399055B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040031923A (en) * | 2002-10-07 | 2004-04-14 | 주식회사 코리아시그널 | Method of manufactoring semiconductor device for high frequency applications using self-assembled quantum dots |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11266004A (en) * | 1998-03-17 | 1999-09-28 | Fujitsu Ltd | Quantum semiconductor device and quantum semiconductor light emitting device |
| JP2000100796A (en) * | 1998-09-25 | 2000-04-07 | Sony Corp | Formation of microstructure |
| JP2000196065A (en) * | 1998-12-25 | 2000-07-14 | Fujitsu Ltd | Device equipped with quantum dot |
| KR20010090165A (en) * | 2000-03-23 | 2001-10-18 | 윤종용 | Semiconductor Device with Quantum dot buffer in heterojunction structures |
-
2001
- 2001-08-07 KR KR10-2001-0047548A patent/KR100399055B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11266004A (en) * | 1998-03-17 | 1999-09-28 | Fujitsu Ltd | Quantum semiconductor device and quantum semiconductor light emitting device |
| JP2000100796A (en) * | 1998-09-25 | 2000-04-07 | Sony Corp | Formation of microstructure |
| JP2000196065A (en) * | 1998-12-25 | 2000-07-14 | Fujitsu Ltd | Device equipped with quantum dot |
| KR20010090165A (en) * | 2000-03-23 | 2001-10-18 | 윤종용 | Semiconductor Device with Quantum dot buffer in heterojunction structures |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030013192A (en) | 2003-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5701016A (en) | Semiconductor device and method for its manufacture | |
| JP4712683B2 (en) | Transistor and manufacturing method thereof | |
| JP3194941B2 (en) | Semiconductor device | |
| US5548129A (en) | Quantum well structure with self-aligned gate and method of making the same | |
| US5408106A (en) | Lateral resonant tunneling transistor with heterojunction barriers | |
| US7652310B2 (en) | Negative resistance field effect device and high-frequency oscillation device | |
| EP1088346A1 (en) | Quantum wire field-effect transistor and method of making the same | |
| US6498360B1 (en) | Coupled-well structure for transport channel in field effect transistors | |
| JP2701633B2 (en) | Semiconductor device | |
| KR950011787B1 (en) | Semiconductor device having a heterojunction interface for transporing carriers with high speed carrier mobility | |
| JP3669491B2 (en) | Negative resistance field effect element | |
| KR100399055B1 (en) | Single electron transistor using strain-induced self-assembled quantum dots | |
| US5311045A (en) | Field effect devices with ultra-short gates | |
| US20200335606A1 (en) | Vertical tunneling field-effect transistor and method of fabricating the same | |
| US7285794B2 (en) | Quantum semiconductor device and method for fabricating the same | |
| JPH07307462A (en) | Semiconductor device and its manufacture | |
| JPH0684959A (en) | High electron mobility field effect semiconductor device | |
| JP2643890B2 (en) | Tunnel transistor | |
| US20090206319A1 (en) | Semiconductor device for generating an oscillating voltage | |
| JP3304343B2 (en) | Field effect transistor | |
| Shima et al. | Tetrahedral shaped recess channel HEMT with a floating quantum dot gate | |
| JP3410909B2 (en) | Semiconductor device | |
| JPS6372168A (en) | Reversely structured high-mobility transistor | |
| JPH06224443A (en) | Resonance tunnel field effect type transistor and manufacture thereof | |
| JPH05226373A (en) | Semiconductor device and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080905 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |