KR100396832B1 - 세미랜덤 인터리버의 데이터 처리방법 - Google Patents

Abstract

본 발명은 기존(블록, 대각, 랜덤 인터리버)의 인터리버를 대체할 수 있는 새로운 인터리버 알고리즘에 관한 것이다.

세미 랜덤 인터리버 알고리즘은 입력되는 한 프레임 길이의 1/2 크기만큼 인터리버를 구성한다. 그리고 데이터가 인터리버 내에 입력될 때는 가로로 입력되고, 인터리버 내에 데이터가 모두 체워지면 인터리버 내의 데이터를 랜덤하게 출력한다. 단, 인터리버 내에 데이터를 출력할 때 한번 읽은 데이터 번지의 주소는 반복해서 두 번 읽지 않는다.

본 발명에 의하면 세미 랜덤 인터리버와 기존 인터리버의 메모리 수를 비교할 때 1/2로 감소시킬 수 있으며, 채널코딩에 세미 랜덤 인터리버를 적용하면 처리속도가 빨라져 더욱 빠른 실시간 통신이 가능하다.

Description

세미랜덤 인터리버의 데이터 처리방법{Data processing method for semi-Random Interleaver}

본 발명은 인터리버에 관한 것으로, 더욱 상세하게는 메모리 크기와 처리속도를 감소시킨 세미랜덤 인터리버의 데이터 처리방법에 관한 것이다.현재 채널코딩에 사용되는 기존의 인터리버는 블럭, 대각, 랜덤 인터리버가 있으며 블록과 대각 인터리버는 입력되는 한 프레임의 길이만큼 인터리버를 구성하고 데이터를 인터리버 내에 읽고 쓸때 일정한 규칙성을 갖는다. 랜덤 인터리버 역시 입력되는 한 프레임의 길이만큼 인터리버를 구성하고 데이터를 인터리버 내에 읽고 쓸때 랜덤하게 데이터를 읽고 쓴다.

기존의 인터리버는 한개의 정보비트를 복호하는 과정에서 입력되는 한 프레임의 길이만큼 인터리버를 구성하여 데이터를 입출력하기 때문에 시간 지연이 많이 발생하는 단점이 있다.

본 발명은 상기와 같은 문제점을 해소하기 위해 세미 랜덤 인터리버는 인터리버에 입력되는 한 프레임 길이의 1/2 크기만큼 인터리버를 구성하고 인터리버 내에 입력할 때는 데이터를 일정한 규칙성을 갖고 입력되며, 출력할 때는 랜덤하게데이터를 출력한다. 단, 조건은 인터리버 내의 주소 번지 값을 한번씩 모두 읽기 전에는 반복해서 읽지 않음으로 인터리버에 사용되는 메모리의 수를 1/2로 감소시키고, 데이터 처리속도를 향상시키는데 본 발명의 목적이 있다.

위와 같은 목적을 달성하기 위해 본 발명은, 입력되는 데이터의 비트수(S)의 1/2 크기(S/2) 만큼 메모리를 구비하는 단계; 수신되는 데이터를 상기 메모리에 규칙적으로 입력하는 단계;및 상기 메모리에 데이터가 모두 저장되면 랜덤하게 난수를 발생하여 상기 메모리에 저장되어 있는 데이터를 랜덤하게 출력하면서, n번째 데이터가 출력된 경우, S/2 + n번째 데이터를 n번째 데이터의 주소 번지에 기입하는 단계;를 포함하고, 상기 메모리로부터 데이터를 출력할 때, 상기 메모리에 저장되어 있는 데이터를 전부 읽기까지 한번 읽은 데이터 번지의 주소를 반복해서 읽지 않는 것을 특징으로 하는 세미랜덤 인터리버의 데이터 처리방법이 제공된다.

도 1은 본 발명에 의한 세미 랜덤 인터리버 알고리즘 블록도이다.

기존의 블록, 대각 인터리버는 입력비트의 수가S라고 하면, 인터리버의 크기는S=N×M으로 구성되어 데이터를 일정한 규칙에 의해 읽고 쓴다. 그리고 데이터를 랜덤하게 읽고 쓰는 랜덤 인터리버의 크기 또한S=N×M이다. 본 발명에서 제안한 세미 랜덤 인터리버 알고리즘은 블록, 대각 인터리버처럼 데이터를 인터리버 내에 쓸때는 규칙성을 갖고 데이터를 쓰고, 데이터를 읽을 때는 랜덤 인터리버처럼 데이터를 랜덤하게 읽는다. 제안한 세미 랜덤 인터리버의 알고리즘은 다음과 같다. 입력 비트의 수가S라고 하면 인터리버의 크기는S/2로서 인터리버를 구성하고, 순차적으로 데이터를 메모리 내에 행으로 저장한다. 메모리 내에 데이터가 모두 저장되면 랜덤하게 난수를 발생하여 데이터를 읽는다. 이때 메모리 내의 데이터를 읽음과 동시에S/2+1번째 데이터가 그 위치에 입력된다. 이렇게 해서 메모리 내의 모든 데이터를 읽는다. 단, 메모리 내의 모든 데이터를 읽을 때 동일한 데이터의 번지 값은 모든 메모리의 번지 값이 한번씩 읽기 전에는 두 번 중복해서 읽지 않는다.

본 발명에서 제안하는 알고리즘을 예를 들어서 설명하도록 해보자. 입력 비트의 값S=16이라고 하면, 1, 2, 3, 4, 5, ..... , 14, 15, 16 로서 인터리버의 크기는 2 ×4로 구성되어 메모리의 수는 8개가된다. 입력되는 비트는 행으로 순차적으로 아래 표 1 처럼 쓰여진다.

첫번째에서S/2번째인 8번째 데이터까지는 가로로 먼저 메모리 내에 쓰여지며, 읽을 때는 랜덤하게 난수를 발생하여 읽는다. 그 과정을 살펴보면 표 2와 같다. 만약 5번째 주소번지의 데이터를 읽고 전송되면S/2+1번째인 9번째 데이터가 그 빈 주소 번지에 위치하게 되며, 다음으로 2번째 주소번지의 데이터를 읽고 전송되면S/2+2번째인 10번째 데이터가 그 빈 주소 번지에 위치하게 된다. 그리고 7번째 주소번지의 데이터를 읽고 전송되면S/2+3번째인 11번째 데이터가 빈 주소 번지에 위치하게 된다. 다음으로 6번째 주소번지를 읽고 전송되면S/2+4번째인 12번째 데이터가 빈 주소 번지에 위치하며, 1번째 주소번지를 읽고 전송되면S/2+5번째인 13번째 데이터가 빈 주소 번지에 위치 위치하고, 4번째 주소번지를 읽고 전송되면S/2+6번째인 14번째 데이터가 그 빈 주소 번지에 위치하게 된다. 그리고 3번째 주소번지의 데이터를 읽고 전송되면S/2+7번째인 15번째 데이터가 그 빈 주소 번지에 위치하고, 8번째 데이터를 읽고 전송되면S/2+8번째인 16번째 데이터가 그 빈 주소 번지에 위치함으로 데이터를 인터리버 내에 쓰고 읽는 과정을 반복한다.

이런 순서로 1에서 16번째 비트를 한번씩 메모리 내에 있는 모든 데이터를 읽는다. 위의 방법으로 읽은 데이터는 변조기로 전송되며 이때 전송되는 비트의 순서는 5, 2, 7, 6, 1, 4, 3, 8이고 두 번째에도 랜덤하게 데이터를 읽어서 전송된다. 이때의 조건은 메모리 내의 주소 번지 값을 한번씩 모두 읽기전에는 반복해서 읽지 않는다.

변조기에 의해 변조된 신호는 채널을 통하여 전송되고 송신기에서는 위의 신호를 수신하여 복조기를 통하여 복조한 후 역 인터리버를 통하여 원래의 데이터의 순서인 1, 2, 3, .....15, 16으로 복원한다.

역 인터리버를 시행할 때 인터리버에서 인터리빙된 데이터는 메모리 내의 주소 번지 값을 기억하고 있어야 한다.

세미 랜덤 인터리버와 기존의 블록, 대각, 랜덤 인터리버 알고리즘과 비교하면 표 3과 같다. 표 3에서 알 수 있듯이 제안한 세미 랜덤 인터리버 알고리즘이 그복잡도가 기존의 인터리버 알고리즘과 비교하여 1/2로 감소함을 알 수 있다. 이로인해 시스템이 간단해지며, 데이터를 인터리버 내에 읽음과 동시에 다음 데이터가 그 주소 번지에 쓰여지기 때문에 시간지연을 감소시킬 수 있음을 알 수 있었다.

Claims (6)

1. 인터리버의 데이터 처리방법에 있어서,

   입력되는 데이터의 비트수(S)의 1/2 크기(S/2) 만큼 메모리를 구비하는 단계;

   수신되는 데이터를 상기 메모리에 규칙적으로 입력하는 단계;및

   상기 메모리에 데이터가 모두 저장되면 랜덤하게 난수를 발생하여 상기 메모리에 저장되어 있는 데이터를 랜덤하게 출력하면서, n번째 데이터가 출력된 경우, S/2 + n번째 데이터를 n번째 데이터의 주소 번지에 기입하는 단계;를 포함하고,

   상기 메모리로부터 데이터를 출력할 때, 상기 메모리에 저장되어 있는 데이터를 전부 읽기까지 한번 읽은 데이터 번지의 주소를 반복해서 읽지 않는 것을 특징으로 하는 세미랜덤 인터리버의 데이터 처리방법.
2. 삭제
3. 삭제
4. 삭제
5. 삭제
6. 삭제