KR100396120B1 - 매칭용 증폭회로를 구비하는 디비에스 튜너 - Google Patents

매칭용 증폭회로를 구비하는 디비에스 튜너 Download PDF

Info

Publication number
KR100396120B1
KR100396120B1 KR10-2001-0034298A KR20010034298A KR100396120B1 KR 100396120 B1 KR100396120 B1 KR 100396120B1 KR 20010034298 A KR20010034298 A KR 20010034298A KR 100396120 B1 KR100396120 B1 KR 100396120B1
Authority
KR
South Korea
Prior art keywords
zero
matching
oscillation signal
crystal oscillator
signals
Prior art date
Application number
KR10-2001-0034298A
Other languages
English (en)
Other versions
KR20020095934A (ko
Inventor
최석동
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR10-2001-0034298A priority Critical patent/KR100396120B1/ko
Publication of KR20020095934A publication Critical patent/KR20020095934A/ko
Application granted granted Critical
Publication of KR100396120B1 publication Critical patent/KR100396120B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J3/00—Continuous tuning
    • H03J3/02—Details
    • H03J3/06—Arrangements for obtaining constant bandwidth or gain throughout tuning range or ranges
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/08—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station
    • H04B7/0837—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using pre-detection combining
    • H04B7/0842—Weighted combining
    • H04B7/0848—Joint weighting
    • H04B7/0854—Joint weighting using error minimizing algorithms, e.g. minimum mean squared error [MMSE], "cross-correlation" or matrix inversion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/08—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station
    • H04B7/0837—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using pre-detection combining
    • H04B7/0842—Weighted combining
    • H04B7/086—Weighted combining using weights depending on external parameters, e.g. direction of arrival [DOA], predetermined weights or beamforming

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

본 발명은 매칭용 증폭 회로를 구비하는 DBS 튜너에 관한 것으로, 더욱 상세하게는 소정 대역 이상의 발진 신호를 생성하는 수정 발진기와, 전압 제어 발진 신호를 출력하는 전압 제어 발진기와, 외부로부터 입력되는 RF 신호를 상기 수정 발진기와 상기 전압 제어 발진 신호에 의해 I, Q 신호로 변환하여 출력하는 ZERO-IF IC와, 상기 ZERO-IF IC의 내부 버퍼를 통해 출력되는 상기 수정 발진기의 발진 신호를 매칭시키고, 소정 크기 이상으로 증폭하여 출력하는 매칭용 증폭 회로와, 상기 ZERO-IF IC로부터 출력되는 I, Q 신호를 상기 매칭용 증폭 회로로부터 입력되는 발진 신호에 의해 TS 신호로 변환하여 출력하는 QPSK IC를 포함하는 것을 특징으로 한다.
따라서 상기와 같이 구성된 본 발명에 따르면 하나의 수정 발진기로부터 출력되는 발진 신호를 ZERO-IF IC와 QPSK IC에 각각 인가함으로써 DBS 튜너의 제조 단가를 상대적으로 낮출 수 있다.

Description

매칭용 증폭 회로를 구비하는 디비에스 튜너{DBS TUNER HAVING AMPLITUDE CIRCUIT FOR MATCHING}
본 발명은 DBS 튜너에 관한 것으로, 더욱 상세하게는 ZERO-IF IC와 QPSK IC에 하나의 수정 발진기를 통해 발진 신호를 공급하도록 함으로써 회로의 제조 단가를 절감시키도록 하는 매칭용 증폭 회로를 구비하는 DBS 튜너에 관한 것이다.
종래에는 RF 신호를 IF로 신호로 변환하는 Single conversion 방식을 사용하였다. 그런데 현재는 반도체 기술이 발전함에 따라 RF 신호에서 직접 BaseBand 신호를 추출하는 Direct Conversion 방식으로 변하고 있다. 다른 말로 IF 과정이 없다고 하여 ZERO-IF IC 방식이라고도 한다.
도 1에 도시된 바와 같이 이러한 ZERO-IF IC 방식의 DBS 튜너(10)는 4MHz 대역의 발진 신호를 생성하는 제 1수정 발진기(11)와, 전압 제어 발진 신호를 출력하는 전압 제어 발진기(12)와, 입력되는 RF 신호를 제 1수정 발진기(11)와 전압 제어 발진기(12)의 발진 신호에 의해 I, Q 신호로 변환하여 출력하는 ZERO-IF IC(13)와, 4MHz 대역의 발진 신호를 생성하는 제 2수정 발진기(14)와, ZERO-IF IC(13)로부터 출력되는 I, Q 신호를 제 2수정 발진기(14)에 의해 TS 신호로 변환하여 출력하는 QPSK IC(15)로 구성된다.
그러나 이러한 종래의 DBS 튜너에는 동일 대역의 발진 신호를 생성하여 출력하는 수정 발진기가 각각의 IC에 사용되므로 그 제조 단가가 상승되는 문제점이 있다.
따라서 본 발명의 목적은 상기와 같은 문제점을 해결하기 위한 것으로, 하나의 수정 발진기로부터 출력되는 발진 신호를 ZERO-IF IC와 QPSK IC에 각각 인가함으로써 DBS 튜너의 제조 단가를 상대적으로 낮출 수 있도록 하는데 있다.
도 1은 종래의 DBS 튜너의 구성을 개략적으로 나타낸 블록도
도 2는 본 발명에 따른 매칭용 증폭 회로를 구비하는 DBS 튜너의 구성을 개략적으로 나타낸 블록도
도 3은 도 2중 매치용 증폭 회로의 구성을 상세하게 나타낸 회로도
<도면중 주요부분에 대한 부호의 설명>
110 : 수정 발진기 120 : 전압 제어 발진기
130 : ZERO-IF IC 131 : 버퍼
140 : 매칭용 증폭 회로 150 : QPSK IC
C1, C2 : 제 1, 2콘덴서 R1~R4 : 제 1~4저항
Q1 : 트랜지스터
상기와 같은 목적을 달성하기 위한 본 발명의 특징은,
소정 대역 이상의 발진 신호를 생성하는 수정 발진기와,
전압 제어 발진 신호를 출력하는 전압 제어 발진기와,
외부로부터 입력되는 RF 신호를 상기 수정 발진기와 상기 전압 제어 발진 신호에 의해 I, Q 신호로 변환하여 출력하는 ZERO-IF IC와,
상기 ZERO-IF IC의 내부 버퍼를 통해 출력되는 상기 수정 발진기의 발진 신호를 매칭시키고, 소정 크기 이상으로 증폭하여 출력하는 매칭용 증폭 회로와,
상기 ZERO-IF IC로부터 출력되는 I, Q 신호를 상기 매칭용 증폭 회로로부터 입력되는 발진 신호에 의해 TS 신호로 변환하여 출력하는 QPSK IC를 포함하는 것을 특징으로 한다.
여기에서 상기 매칭용 증폭 회로는,
상기 수정 발진기로부터 상기 버퍼를 통해 출력되는 발진 신호를 증폭하도록 상기 버퍼의 출력단에 베이스가 연결되고, 정전압단에 컬렉터가 연결되며, 그라운드에 에미터가 연결되는 트랜지스터와,
정전압단의 전압을 분압하여 상기 트랜지스터의 베이스에 동작 전압을 인가하도록 상기 트랜지스터의 베이스 전단에 병렬로 연결되는 제 1저항 및 제 2저항과,
상기 트랜지스터의 증폭비를 결정하도록 컬렉터와 에미터에 각각 접속되는 제 3저항 및 제 4저항과,
상기 ZERO-IF IC와 상기 QPSK IC를 매칭시키고, 상기 QPSK IC의 디지털 성분이 상기 ZERO-IF IC로 유입되는 것을 차단하도록 상기 버퍼의 출력단과 상기 제 1저항, 제 2저항의 전단 및 상기 트랜지스터의 출력단과 상기 QPSK IC의 입력단에 각각 연결되는 제 1콘덴서 및 제 2콘덴서로 이루어진다.
이하, 본 발명에 의한 매칭용 증폭 회로를 구비하는 DBS 튜너의 구성을 도 2 및 도 3을 참조하여 상세하게 설명하기로 한다.
도 2는 본 발명에 따른 매칭용 증폭 회로를 구비하는 DBS 튜너의 구성을 개략적으로 나타낸 블록도이고, 도 3은 도 2중 매치용 증폭 회로의 구성을 상세하게 나타낸 회로도이다.
도 2 및 도 3을 참조하면, 본 발명에 따른 매칭용 증폭 회로를 구비하는 DBS 튜너(100)는, 수정 발진기(110)와, 전압 제어 발진기(120)와, ZERO-IF IC(130)와, 매칭용 증폭 회로(140)와, QPSK IC(150)로 구성된다.
먼저 수정 발진기(110)는 4MHz 대역 이상의 발진 신호를 생성하고, 전압 제어 발진기(120)는 전압 제어 발진 신호를 출력한다.
그리고 ZERO-IF IC(130)는 외부로부터 입력되는 RF 신호를 수정 발진기(110)와 전압 제어 발진기(120)의 발진 신호에 의해 I, Q 신호로 변환하여 출력한다.
또한 매칭용 증폭 회로(140)는 ZERO-IF IC(130)의 내부 버퍼(131)를 통해 출력되는 수정 발진기(110)의 발진 신호를 매칭시키고, 소정 크기 이상으로 증폭하여 출력하도록 트랜지스터(Q1)와, 제 1저항(R1)과, 제 2저항(R2)과, 제 3저항(R3)과, 제 4저항(R4)과, 제 1콘덴서(C1) 및 제 2콘덴서(C2)로 이루어진다. 트랜지스터(Q1)는 ZERO-IF IC(130)의 버퍼(131)의 출력단에 베이스가 연결되고, 정전압단(Vcc)에 컬렉터가 연결되며, 그라운드에 에미터가 연결된다. 제 1저항(R1) 및 제 2저항(R2)은 트랜지스터(Q1)의 베이스 전단에 병렬로 연결되고, 제 3저항(R3) 및 제 4저항(R4)은 트랜지스터(Q1)의 컬렉터와 에미터에 각각 접속된다. 제 1콘덴서(C1) 및 제 2콘덴서(C2)는 버퍼(131)의 출력단과 제 1저항(R1) 및 제 2저항(R2)의 전단 및 트랜지스터(Q1)의 출력단과 QPSK IC(150)의 입력단에 각각 연결된다.
또 QPSK IC(150)는 ZERO-IF IC(130)로부터 출력되는 I, Q 신호를 매칭용 증폭 회로(140)로부터 입력되는 발진 신호에 의해 TS 신호로 변환하여 출력한다.
이하 본 발명에 따른 매칭용 증폭 회로를 구비하는 DBS 튜너의 동작을 도 2 및 도 3을 참조하여 상세하게 설명하면 다음과 같다.
먼저 외부로부터 RF 신호가 ZERO-IF IC(130)로 인가되면, ZERO-IF IC(130)는 수정 발진기(110)로부터 입력되는 4MHz 대역의 발진 신호와, 전압 제어 발진기(120)로부터 입력되는 전압 제어 발진 신호에 의해 RF 신호를 I, Q 신호로 변환하여 출력한다.
한편 매칭용 증폭 회로(140)는 ZERO-IF IC(130)의 버퍼(131)를 통해 수정 발진기(110)로부터 400~600mVpp의 전압이 입력되면 입력 전압을 트랜지스터(Q1)에서 제 3저항(R3) 및 제 4저항(R4)의 비에 따라 QPSK IC(150)에서 필요로 하는 전압, 즉 800mVpp 이상으로 증폭하여 출력하게 된다. 예를 들면, 제 3저항(R3)이 470Ω이고, 제 4저항(R4)이 100Ω이면, 트랜지스터(Q1)의 증폭비는 약 4.7배이다. 이때 제 1저항(R1) 및 제 2저항(R2)은 정전압단(Vcc)의 정전압을 분압하여 트랜지스터(Q1)의 베이스에 동작 전압을 인가하기 위해 설치되며, 제 1콘덴서(C1)와 제 2콘덴서(C2)는 ZERO-IF IC(130)와 QPSK IC(150)를 매칭시키고, QPSK IC(150)의 디지털 성분이 ZERO-IF IC(130)로 유입되는 것을 차단하기 위해서 설치된다. 만약 QPSK IC(150)의 디지털 성분이 ZERO-IF IC(130)로 유입되면 ZERO-IF IC(130)의 페이즈 노이즈(Phase Noise)에 악영향을 성능의 열화를 가져오기 때문이다.
그리고 QPSK IC(150)는 ZERO-IF IC(130)로부터 출력되는 I, Q 신호를 매칭용 증폭 회로(140)로부터 입력되는 발진 신호에 의해 TS 신호로 변환하여 출력한다.
따라서 하나의 수정 발진기로부터 출력되는 발진 신호를 ZERO-IF IC와 QPSK IC에 인가함으로써 DBS 튜너의 제조 단가를 상대적으로 낮출 수 있다.
이상에서 설명한 바와 같이 본 발명에 따른 매칭용 증폭 회로를 구비하는 DBS 튜너에 의하면, 하나의 수정 발진기로부터 출력되는 발진 신호를 ZERO-IF IC와 QPSK IC에 각각 인가함으로써 DBS 튜너의 제조 단가를 상대적으로 낮출 수 있다.

Claims (2)

  1. 소정 대역 이상의 발진 신호를 생성하는 수정 발진기와,
    전압 제어 발진 신호를 출력하는 전압 제어 발진기와,
    외부로부터 입력되는 RF 신호를 상기 수정 발진기와 상기 전압 제어 발진 신호에 의해 I, Q 신호로 변환하여 출력하는 ZERO-IF IC와,
    상기 ZERO-IF IC의 내부 버퍼를 통해 출력되는 상기 수정 발진기의 발진 신호를 매칭시키고, 소정 크기 이상으로 증폭하여 출력하는 매칭용 증폭 회로와,
    상기 ZERO-IF IC로부터 출력되는 I, Q 신호를 상기 매칭용 증폭 회로로부터 입력되는 발진 신호에 의해 TS 신호로 변환하여 출력하는 QPSK IC를 포함하는 것을 특징으로 하는 매칭용 증폭 회로를 구비하는 DBS 튜너.
  2. 제 1 항에 있어서,
    상기 매칭용 증폭 회로는,
    상기 수정 발진기로부터 상기 버퍼를 통해 출력되는 발진 신호를 증폭하도록 상기 버퍼의 출력단에 베이스가 연결되고, 정전압단에 컬렉터가 연결되며, 그라운드에 에미터가 연결되는 트랜지스터와,
    상기 트랜지스터의 베이스에 동작 전압을 인가하도록 상기 트랜지스터의 베이스 전단에 병렬로 연결되는 제 1저항 및 제 2저항과,
    상기 트랜지스터의 증폭비를 결정하도록 컬렉터와 에미터에 각각 접속되는제 3저항 및 제 4저항과,
    상기 ZERO-IF IC와 상기 QPSK IC를 매칭시키고, 상기 QPSK IC의 디지털 성분이 상기 ZERO-IF IC로 유입되는 것을 차단하도록 상기 버퍼의 출력단과 상기 제 1저항, 제 2저항의 전단 및 상기 트랜지스터의 출력단과 상기 QPSK IC의 입력단에 각각 연결되는 제 1콘덴서 및 제 2콘덴서로 이루어지는 것을 특징으로 하는 매칭용 증폭 회로를 구비하는 DBS 튜너.
KR10-2001-0034298A 2001-06-18 2001-06-18 매칭용 증폭회로를 구비하는 디비에스 튜너 KR100396120B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0034298A KR100396120B1 (ko) 2001-06-18 2001-06-18 매칭용 증폭회로를 구비하는 디비에스 튜너

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0034298A KR100396120B1 (ko) 2001-06-18 2001-06-18 매칭용 증폭회로를 구비하는 디비에스 튜너

Publications (2)

Publication Number Publication Date
KR20020095934A KR20020095934A (ko) 2002-12-28
KR100396120B1 true KR100396120B1 (ko) 2003-08-27

Family

ID=27709666

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0034298A KR100396120B1 (ko) 2001-06-18 2001-06-18 매칭용 증폭회로를 구비하는 디비에스 튜너

Country Status (1)

Country Link
KR (1) KR100396120B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02217024A (ja) * 1989-02-17 1990-08-29 Matsushita Electric Ind Co Ltd チューナー選局装置
KR960027276A (ko) * 1994-12-14 1996-07-22 배순훈 디지탈 위성방송용 튜너
KR970019983U (ko) * 1995-10-27 1997-05-26 크리스탈 진동자의 공동 사용회로
JPH11289268A (ja) * 1998-04-01 1999-10-19 Sharp Corp ダブルコンバージョンチューナ
US6118499A (en) * 1997-05-19 2000-09-12 Mitsubishi Denki Kabushiki Kaisha Digital television signal receiver

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02217024A (ja) * 1989-02-17 1990-08-29 Matsushita Electric Ind Co Ltd チューナー選局装置
KR960027276A (ko) * 1994-12-14 1996-07-22 배순훈 디지탈 위성방송용 튜너
KR970019983U (ko) * 1995-10-27 1997-05-26 크리스탈 진동자의 공동 사용회로
US6118499A (en) * 1997-05-19 2000-09-12 Mitsubishi Denki Kabushiki Kaisha Digital television signal receiver
JPH11289268A (ja) * 1998-04-01 1999-10-19 Sharp Corp ダブルコンバージョンチューナ

Also Published As

Publication number Publication date
KR20020095934A (ko) 2002-12-28

Similar Documents

Publication Publication Date Title
US5422598A (en) High-frequency power amplifier device with drain-control linearizer circuitry
US7889005B2 (en) Controllable amplifier and the use thereof
US7227392B2 (en) Frequency multiplier
US7049893B2 (en) Apparatus, methods and articles of manufacture for power amplifier control in a communication system
US7355471B2 (en) Circuit for DC offset cancellation
US7362190B2 (en) Oscillator circuit with high pass filter and low pass filter in output stage
KR100396120B1 (ko) 매칭용 증폭회로를 구비하는 디비에스 튜너
US5355099A (en) Signal generating device
JP2002198778A (ja) フィルタ具備装置
US5343197A (en) Digital-to-analog converter
JPH11205047A (ja) 光受信器用トランスインピーダンスアンプ
US6889038B2 (en) Dynamic biasing of a transmitter
US20030001678A1 (en) Semiconductor amplifier circuit
GB2439983A (en) Frequency compensation for an audio power amplifier
JPH05129864A (ja) リミツタ増幅器
KR100399561B1 (ko) 부궤환증폭기
JPH1041758A (ja) 半導体集積回路
JP2551330B2 (ja) ミキサ回路
KR960010488B1 (ko) 텔레비젼 수상기의 캡션신호 발생회로
JP2998107B2 (ja) 中間周波増幅装置
KR0149305B1 (ko) 주파수 변환기의 반송파 누설 제거 장치
JP2577946B2 (ja) 増幅回路
JPH07106927A (ja) デューティ補正回路
JPS62216507A (ja) 広帯域負帰還増幅回路
JP2003324326A (ja) 高周波増幅装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060802

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee