KR100390384B1

KR100390384B1 - 펄스 분산기법을 이용한 펄스폭 변조기 및 임의 주파수발생기

Info

Publication number: KR100390384B1
Application number: KR10-2001-0006439A
Authority: KR
Inventors: 신동희
Original assignee: 주식회사 엘리코파워
Priority date: 2001-02-09
Filing date: 2001-02-09
Publication date: 2003-07-07
Also published as: KR20020066241A

Abstract

본 발명은 펄스-폭 변조기의 해상도 향상과 리플 최소화를 위한 펄스 분산 기법을 이용한 펄스폭 변조기 및 최소 유동을 갖는 임의 주파수 발생기에 관한 것으로, 종래 디지털 방식의 경우는 펄스-폭이 클럭 주파수를 계수하여 생성되므로, 생성되는 펄스-폭의 분해능이 클럭주파수의 한 주기 단위로 제한되는 단점이 있었고, 이를 극복하고자 이중변조개념을 도입하여 도3과 같은 변조방식을 이용하였으나 이 또한 펄스-폭 값의 변동 주기가 길고, 리플 값이 크게 나타나는 단점이 있다. 이에따라 본 발명은 디지털 방식으로 펄스-폭 변조를 행함에 있어 클럭주파수의 제한에도 불구하고 생성되는 펄스-폭의 분해능을 높이고자 개별 펄스-폭의 분해능은 높일 수 없지만 연속되는 펄스의 평균 펄스-폭의 분해능을 높일 수 있는 방법을 제공하고자 한다. 이는 1개의 N비트+N비트 덧셈기(101)와, 1개의 N비트 래치(102)와, 1개의 M비트+1비트 덧셈기(103) 및 M 비트 펄스-폭 변조기(104)로 구성하여 펄스폭을 규칙적으로 가변하되 폭이 서로 다른 펄스를 집중 배치하지 않고 분산 배치함으로써 평균 펄스폭의 분해능을 높일 수 있도록 한 것이다. 또한 본 발명은 이러한 펄스 분산 기법을 전력제어방법에 그대로 적용하고, 임의주파수 발생기나 타이밍 발생기등에도 적용한다.

Description

펄스 분산기법을 이용한 펄스폭 변조기 및 임의 주파수 발생기{Pulse width modulator and arbitrary frequency generator using pulse distribution technique}

본 발명은 펄스-폭 변조기의 해상도 향상과 리플 최소화를 위한 펄스 분산 기법을 이용한 펄스폭 변조기 및 최소 유동을 갖는 임의 주파수 발생기에 관한 것이다.

전자회로 분야에서 펄스-폭 변조 방식은 다양한 목적으로 매우 널리 쓰이고 있다. 종래에는 생성 방식에 있어 아날로그 방식이 많이 사용되었으나 최근에는 디지털 방식이 많이 사용되고 있다.

펄스-폭 변조에 있어 아날로그 방식은 도 1과 같이, 캐리어 신호(b)라 불리는 삼각파 전압과, 펄스-폭 결정에 필요한 기준 신호(a)가 있어 이를 비교기(1)를 통하여 서로 비교하여 원하는 펄스-폭을 갖는 펄스출력(c)를 만들어 내는 방식이다.

반면에 디지털 방식은 도 2와 같이, 스위칭 주파수(a)에 의해 펄스폭데이터를 초기값으로 설정하고 클럭 주파수(b)에 따라 다운 카운트하여 카운트 상태(c) 출력을 하는 초기값 설정형 다운카운터(11)와, 그 다운 카운터(11)의 출력(c)을 기준 레벨('0')과 비교하여 펄스 출력(d)을 하는 비교기(12)를 이용하는 방식인데, 이는 원하는 펄스반복 주파수 즉, 스위칭 주파수(a)를 정하고 그 스위칭 주파수(a)의 주기 동안 높은 주파수의 신호 즉, 클럭 주파수(b)를 사용하여 펄스-폭 데이터에 따른 계수를 하여 원하는 펄스-폭을 만들어 내는 방식이다.

아날로그 방식에서는 삼각파와 기준 신호의 비교가 연속적으로 이루어지므로 생성되는 펄스-폭의 분해능이 매우 높아 사용상 아무런 문제가 없다.

그러나 디지털 방식의 경우는 펄스-폭이 클럭 주파수를 계수하여 생성되므로, 생성되는 펄스-폭의 분해능이 클럭주파수의 한 주기 단위로 제한되는 단점이 있다.

예를 들어 펄스-폭 변조된 신호를 D/A 변환용으로 사용할 경우 펄스-폭의 분해능의 제한으로 인하여 D/A 값의 분해능이 제한되게 된다.

도 2에서 원하는 스위칭 주파수가 100KHz이고, 원하는 분해능이 스위칭 주파수의 1/256(2진수로는 8비트 데이터에 해당함)이라고 하면, 필요한 클럭주파수는 100KHz×256=25.6MHz가 된다. 이 정도의 클럭주파수는 일반 디지털 IC로서 구현하는데 어려움이 없다. 그러나 만일 원하는 분해능이 1/65536(2진수로는 16비트 데이터에 해당함)이라고 하면 필요한 클럭주파수는 6500MHz 정도가 되는데 이것은 일반 디지털 IC로서 실현이 불가능하다.

이 경우 클럭주파수를 25.6MHz로 그대로 사용하되, 각 펄스의 폭을 256개 펄스 주기로 하여 적절히 바꾸게 되면 유사한 효과를 얻을 수 있다.

펄스-폭의 원하는 분해능을 1/2^(M+N)이라고 하면, 펄스-폭 데이터는 M+N 비트의 2진수로 나타낼 수 있다. 여기서 편의상 M 비트의 데이터를 상위데이터, N 비트의 데이터를 하위데이터라고 한다. 상위데이터의 분해능은 클럭주파수로 결정한다. 즉, 클럭주파수를 스위칭주파수의 2^M배로 선정한다. 하위데이터에 대한 분해능은 여러 펄스를 일정한 주기로 그 폭을 적절히 가변하여 달성한다. 즉, 2^N개 펄스를 주기로 하여 그 펄스-폭을 가변하도록 한다.

도 3의 경우를 생각해 보자. M과 N의 값은 임의로 선정할 수 있으나 그림의 편의상 여기서는 모두 4인 경우를 가정한다. 원하는 펄스-폭이 가령 3 클럭이라고 하자. 그러면 카운터에 '2'라는 값을 넣어주면 3 클럭만큼의 펄스-폭이 얻어진다('1'의 차이는 다운카운터의 '0' 상태까지 계수되기 때문임). 만일 '3'이라는 값을 넣으면 4 클럭만큼의 펄스-폭이 얻어진다. 만일 카운터에 어떤 숫자를 넣되 16개 펄스를 주기로 하여 처음 한 펄스는 '3'을 넣고 나머지 15개 펄스는 '2'를 넣은 경우(도 3의 (b))를 생각해 보면 평균 펄스-폭의 값은 3+1/16 클럭이 될 것이다. 만일 처음 2개의 펄스에 '3'을 넣고 나머지는 '2'를 넣는다면 3+2/16 클럭이 얻어질 것이다(도 3의 (c)). 만일 처음 3개의 펄스에 '3'을 넣고 나머지는 '2'를 넣는다면 3+3/16 클럭이 얻어질 것이다(도 3의 (d)). 만일 처음 8개의 펄스에 '3'을 넣고 나머지는 '2'를 넣는다면 3+8/16 클럭이 얻어질 것이다(도 3의 (e)).이와 같이하여 16개 주기로 '3'과 '2'를 적당히 배치하면 평균 펄스-폭을 3 클럭과 4 클럭 사이에서 1/16의 분해능으로 얻을 수 있다. 즉, 클럭주파수를 높이지 않고도 생성되는 펄스-폭을 적절히 가변하여 평균 분해능을 높일 수 있다. 이것은 이중변조 개념으로 생각할 수도 있다.

그러나 도 3의 방법에서 한가지 문제가 되는 것은 펄스-폭 값의 변동 주기가 길다는데 있다. 예를 들어 스위칭주파수가 100KHz이고 25.6MHz의 클럭으로 16비트 분해능을 구현하고자 할 때, 펄스-폭 값의 변동 주기는 하위데이터가 8비트 즉 256이 되므로, 100KHz/256=390Hz가 되어 매우 낮은 값이 된다. 그리고 이 펄스를 D/A 컨버터 등의 목적으로 펄스-폭에 비례하는 직류전압으로 변환했을 때 낮은 주파수의 변동성분 즉, 리플성분이 나타나게 된다. 특히 하위데이터 값이 중간(1/2)일 때 리플값이 가장 크게 나타난다.

본 발명은 디지털 방식으로 펄스-폭 변조를 행함에 있어 클럭주파수의 제한에도 불구하고 생성되는 펄스-폭의 분해능을 높이고자 함에 있어, 개별 펄스-폭의 분해능은 높일 수 없지만 연속되는 펄스의 평균 펄스-폭의 분해능을 높일 수 있는 방법을 제공하고자 한다.

도 1은 종래의 아날로그 방식의 펄스-폭 변조기

도 2는 종래의 디지털 방식의 펄스-폭 변조기

도 3은 종래의 펄스-폭을 가변하여 분해능을 높이는 방법

도 4는 종래의 서로 다른 펄스-폭을 갖는 펄스의 분산 방법

도 5는 본 발명의 분산 펄스의 생성 방법을 이용한 펄스폭 변조기 구성도.

도 6은 도 5에 따른 분산 펄스 예시도.

도 7은 본 발명의 다른 적용예로서 교류전원을 이용하여 전력을 제어하는 경우

(a) 회로구성

(b) 종래의 방법

(c) 본 발명의 방법

도 8은 본 발명의 다른 적용예로서 임의주파수 발생기 및 타이밍 발생기

<도면의 주요부분에 대한 부호의 설명>

101, 201 : N비트+N비트 덧셈기

102, 202 : N비트 래치

103, 203 : M비트+1비트 덧셈기

104 : M비트 펄스폭변조기

204 : 분주기

따라서 본 발명에서는 도 4와 같이 펄스-폭 값의 변동 주기와 리플 값을 최소화시켜주는 방법을 제시한다. 도 3과 비교하여 '3'의 값이 1개일 때(도 4의 (b))는 동일하다. 그러나 '3'의 값이 2개일 때는 도 4의 (c)와 같이 이 펄스를 연속하여 두지 말고 8개 펄스마다 1개씩 두어 분산되도록 한다. 3개일 때는 도 4의 (d)와 같이 16/3=5개마다 1개씩 둔다. 만일 8개라면 도 4의 (e)와 같이 매 1개 펄스 씩 건너 뛰어 둔다. 이와 같이 하면 펄스-폭의 변동주기와 리플값을 최소화할 수 있다. 물론 1개이거나 15개일 때는 동일하다. 그러나 8개일 때는 변동주기나 리플값이 현저히 줄어든다. 또한 1개이거나 15개일 때는 도 3의 방법에서도 변동주기는 기나 리플값은 작다.

본 발명에서는 연산에 의하여 분산된 펄스를 실시간으로 얻는 방법을 제시한다. 본 발명의 구성은 도 5에 나타낸 바와 같이 1개의 N비트+N비트 덧셈기(101)와, 1개의 N비트 래치(102)와, 1개의 M비트+1비트 덧셈기(103) 및 M 비트 펄스-폭 변조기(104)로 구성된다.

상기 N비트+N비트 덧셈기(101)는, 펄스폭 분해능 제어를 위한 하위 데이터 N비트를 제1입력(A)으로, 상기 N비트 래치(102)의 출력(Q)을 제2입력(B)으로 입력받아 두 입력을 더하여(A+B) 상기 N비트 래치(102)의 입력(D)으로 피드백시키고, 덧셈에 의한 올림수 발생시 캐리신호(CO)를 출력하도록 구성된다.

상기 N비트 래치(102)는, 상기 N비트+N비트 덧셈기(101)의 덧셈출력(A+B)을 데이터 입력(D)으로 피드백 받고 스위칭 주파수를 클럭(CK)으로 입력받아 스위칭 주파수에 의해 상기 덧셈기(101)의 덧셈출력을 래치시켜 그 래치된 출력을 상기 덧셈기(101)의 제2입력(B)으로 입력시키도록 구성된다.

상기 M비트+1비트 덧셈기(103)는, 펄스폭 분해능 제어를 위한 상위데이터 M비트를 제1입력(A)으로, 상기 N비트+N비트 덧셈기(101)의 캐리출력(CO)을 제2입력(B)으로 입력받아 두입력을 더한 합(A+B)을 출력하도록 구성된다.

상기 M비트 펄스폭변조기(104)는 상기 M비트+1비트 덧셈기(103)의 출력(A+B)을 데이터 입력(D)으로 입력받아 클럭주파수에 의거하여 안정화시켜 M비트의 펄스폭 신호로 펄스 출력을 하도록 구성된다.

상세한 동작원리는 다음과 같다.

N비트+N비트 덧셈기(101)는 두입력 A와 B가 더해지고, 그 더해진 값 A+B가 N비트 래치(102)로 피드백되어 스위칭 주파수에 의해 래치 출력으로 다시 N비트+N비트 덧셈기(101)의 제2입력(B)으로 입력되므로, 그 덧셈기(101)는 펄스마다 상기 하위데이터가 더해지고, 그 더해진 값이 N비트 값을 넘을 때 캐리신호(CO)가 발생된다.

여기서도 편의상 N=4비트의 경우에 대하여 설명한다. 가령 하위데이터가 '1'이면, 도 6의 (b)와 같이 매 펄스마다 1씩 더해져서 15개 펄스 다음에 자리올림이 한 번 발생되고 자리올림이 발생될 때만 펄스-폭이 '1' 만큼 큰 값으로 나가게 된다. 만일 하위데이터가 '2'이면 도 6의 (c)와 같이 매 펄스마다 2씩 더해져서 8개 펄스마다 자리올림이 발생되게 된다. 만일 '3'이면 도 6의 (d)와 같이 5개 펄스마다 자리올림이 발생하게 된다. 만일 '8'이라면 도 6의 (e)와 같이 매 두 펄스마다 한번씩 자리올림이 발생하게 된다. 만일 '15'라면 도 6의 (f)와 같이 매 16개 펄스마다 한 번만 빼고 자리올림이 계속 발생할 것이다. 이와 같이 하여 원하는 분산된펄스를 얻을 수 있다. M=N=8비트의 경우 및 임의의 경우에도 동일하게 동작한다.

따라서 도 4를 참조하여 설명한 것과 동일한 분산된 펄스를 얻을 수 있는데 롬(ROM)을 사용하지 않고서 덧셈기(101)와 래치(102)를 이용하여 동일한 분산 효과를 얻을 수 있게 된다. 이러한 분산된 펄스를 발생시키는 본 발명은 D/A 변환기에 유용하게 적용될 수 있다.

한편 또 다른 적용분야는 다음과 같다.

도 7은 교류전원을 이용하여 전력을 제어하는 경우이다. 도 7(a)는 간단한 구성회로도이다. 교류전원의 매 1싸이클마다 부하를 ON/OFF하여 백열전등이나 히터에 공급되는 전력을 제어하는 것이다. ZERO CROSSING 제어 방법은 위상제어 방법에 비해 노이즈 발생이 적다는 장점이 있다. 제어 주기는 대개 256 싸이클이 될 수 있으나 본 설명에서는 그림의 편의상 16 싸이클로 하여 설명한다. 도 7(b)는 종래의 방법으로서, ON 펄스는 ON 펄스끼리 몰려 있고 OFF 구간은 OFF 구간끼리 몰려 있다. 그러므로 제어 주기가 길어 깜박거림이 발생될 수 있고 전력 변동이 크다. 도 7(c)는 본 발명의 방법으로서 ON 펄스가 적절히 분산되어 있다. 이 방법을 사용하면 깜박거림을 최소화할 수 있고 전력 변동도 최소화할 수 있다.

또 다른 응용 예는 임의주파수 발생기 혹은 타이밍 발생기이다. 도 8과 같이 어떤 주된 클럭주파수를 계수하여 그보다 낮은 임의의 주파수를 만들어 내고자 한다면 일반적으로는 정수 값으로 나눈 주파수 밖에는 만들어 낼 수가 없다. 그러나 본 발명의 원리를 적용한다면 정수 뿐 만 아니라 소수점이하의 값으로 나눈 임의의 주파수를 만들어 낼 수가 있다. 도 8은 클럭주파수를 임의의 값으로 분주하는 1개의 분주기(204)와, 1개의 N비트+N비트 덧셈기(201)와, 1개의 N비트 래치(202)와, 1개의 M비트+1비트 덧셈기(203)로 구성된다.

입력 클럭주파수(f1)를 원하는 분주비로 분주시킬때 분주데이터의 소수점 이하부분 데이터(N비트 데이터)를 제1입력(A)으로 입력받아 제2입력(B)과 더하고(A+B) 올림수 발생시 캐리신호(CO)를 출력하는 N비트+N비트 덧셈기(201)와; 그 N비트+N비트 덧셈기(201)의 덧셈 출력(A+B)을 데이터입력(D)으로 입력받고 출력되는 임의 주파수(f2)를 클럭신호(CK)로 입력받아 래치시켜 상기 N비트+N비트 덧셈기(201)의 제2입력(B)으로 출력하는 N비트 래치(202)와; 상기 입력 클럭주파수(f1)를 원하는 분주비로 분주시킬때 분주데이터의 정수부분(M비트 데이터)를 제1입력(A)으로, 상기 N비트+N비트 덧셈기(201)의 캐리신호(CO)를 제2입력(B)으로 입력받아 두입력을 더한값(A+B)을 출력하는 M비트+1비트 덧셈기(203)와; 그 M비트+1비트 덧셈기(203)의 출력에 의거하여 상기 입력 클럭주파수(f1)를 분주시켜 원하는 임의의 주파수(f2)를 출력하는 분주기(204)로 구성된다.

이러한 방법으로 클럭주파수(f1)를 분주시키는 경우는, 분주데이터의 소수점 이하값에 대해서 분산 펄스를 적용하여 분주 데이터의 정수값을 분산된 상태로 더해지게 된다. 그러면 생성주파수는 클럭주파수를 정수 배로 나눈 값이 되는데 소수점 이하 데이터로 인하여 자리올림이 발생할 때마다 정수 값이 '1'씩 커지게 되어 원하는 주파수가 정확히 얻어진다. 물론 소수점 이하의 값이 작용하므로 생성된 주파수의 주기가 매 순간 약간씩 변동하는 것(이것을 지터링이라고 한다)은 피할 수 없다. 그러나 생성주파수의 평균값은 정확하게 얻어진다. 예를 들어 클럭주파수가10MHz라고 하면 한 주기는 100ns가 된다. 임의의 어떤 주파수를 얻기 위해서는 분주데이터가 결정되는데 분주데이터는 정수부분과 소수점이하 부분으로 나타날 것이다. 정수부분의 데이터로는 생성주파수의 주기를 100ns 단위로 만들 수 있다. 보다 정확한 주파수를 얻기 위해서는 소수점 이하의 데이터가 반영되어야 하는데, 이 부분을 8비트로 선정하면, 생성주파수의 주기는 이론상 100ns/256 까지 정확히 맞출 수 있다.

이상에서 상세히 설명한 바와 같이 본 발명은, 디지털 방식으로 펄스-폭 변조를 행함에 있어 클럭주파수의 제한에도 불구하고 생성되는 펄스-폭의 분해능을 높이고자 연속되는 펄스의 평균 펄스-폭의 분해능을 높일 수 있는 방법을 제공함으로써, 클럭주파수를 높이지 않고도 펄스폭의 분해능을 높일수 있는 효과가 있다.

또한 본 발명의 기법을 전력제어 회로에 적용함으로써 깜박 거림을 최소화 할수 있고 전력변동도 최소화 할 수 있는 효과가 있다.

또한 본 발명의 기법을 임의주파수 발생기에 적용함으로써 평균주파수의 관점에서는 임의의 매우 정밀한 주파수를 생성해 낼 수 있는 효과가 있다. 다시 말하면 원하는 임의의 주파수를 생성하되 클럭 주파수로 샘플링(양자화)한 주파수를 생성할 수 있으며, 임의의 주파수는 또한 임의의 타이밍 발생기로도 사용될 수 있는 효과가 있다.

Claims

펄스폭 분해능 제어를 위한 펄스폭 제어 데이터의 소수점 이하부분인 하위 데이터 N비트를 제1입력(A)으로 입력받아 제2입력(B)과 더하여 그 더한값(A+B)을 출력함과 아울러 덧셈에 의한 올림수 발생시 캐리신호(CO)를 출력하는 상기 N비트+N비트 덧셈기(101)와;

상기 N비트+N비트 덧셈기(101)의 덧셈출력(A+B)을 데이터 입력(D)으로 입력 받고 스위칭 주파수를 클럭(CK)으로 입력받아 스위칭 주파수에 의해 상기 덧셈기(101)의 덧셈출력을 래치시켜 그 래치된 출력을 상기 덧셈기(101)의 제2입력(B)으로 입력시키는 상기 N비트 래치(102)와;

상기 펄스폭 분해능 제어를 위한 펄스폭 제어데이터의 정수부분인 상위데이터 M비트를 제1입력(A)으로, 상기 N비트+N비트 덧셈기(101)의 캐리출력(CO)을 제2입력(B)으로 입력받아 두입력을 더한 합(A+B)을 출력하는 M비트+1비트 덧셈기(103)와;

상기 M비트+1비트 덧셈기(103)의 출력(A+B)을 데이터 입력(D)으로 입력받아 클럭주파수에 의거하여 안정화시켜 M비트의 원하는 펄스폭 신호로 펄스 출력을 하는 M비트 펄스폭변조기(104)로 구성된 것을 특징으로 하는 펄스 분산기법을 이용한 펄스폭 변조기.
클럭주파수를 분주하여 임의의 주파수를 발생하는 주파수 발생기에 있어서,

입력 클럭주파수(f1)를 원하는 분주비로 분주시킬때 분주데이터의 소수점 이하부분 데이터(N비트 데이터)를 제1입력(A)으로 입력받아 제2입력(B)과 더하고(A+B) 올림수 발생시 캐리신호(CO)를 출력하는 N비트+N비트 덧셈기(201)와; 그 N비트+N비트 덧셈기(201)의 덧셈 출력(A+B)을 데이터입력(D)으로 입력받고 출력되는 임의 주파수(f2)를 클럭신호(CK)로 입력받아 래치시켜 상기 N비트+N비트 덧셈기(201)의 제2입력(B)으로 출력하는 N비트 래치(202)와; 상기 입력 클럭주파수(f1)를 원하는 분주비로 분주시킬때 분주데이터의 정수부분(M비트 데이터)를 제1입력(A)으로, 상기 N비트+N비트 덧셈기(201)의 캐리신호(CO)를 제2입력(B)으로 입력받아 두입력을 더한값(A+B)을 출력하는 M비트+1비트 덧셈기(203)와; 그 M비트+1비트 덧셈기(203)의 출력에 의거하여 상기 입력 클럭주파수(f1)를 분주시켜 원하는 임의의 주파수(f2)를 출력하는 분주기(204)로 구성된 것을 특징으로 하는 펄스 분산 기법을 이용한 임의 주파수 발생기.
삭제