KR100387143B1 - 패턴형성방법및액정표시장치의제조방법 - Google Patents

패턴형성방법및액정표시장치의제조방법 Download PDF

Info

Publication number
KR100387143B1
KR100387143B1 KR1019960072353A KR19960072353A KR100387143B1 KR 100387143 B1 KR100387143 B1 KR 100387143B1 KR 1019960072353 A KR1019960072353 A KR 1019960072353A KR 19960072353 A KR19960072353 A KR 19960072353A KR 100387143 B1 KR100387143 B1 KR 100387143B1
Authority
KR
South Korea
Prior art keywords
pattern
region
exposure mask
patterns
source
Prior art date
Application number
KR1019960072353A
Other languages
English (en)
Other versions
KR970048753A (ko
Inventor
히데아끼 타끼자와
쇼우고 하야시
Original Assignee
후지쯔 디스플레이 테크놀로지스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 디스플레이 테크놀로지스 코포레이션 filed Critical 후지쯔 디스플레이 테크놀로지스 코포레이션
Publication of KR970048753A publication Critical patent/KR970048753A/ko
Application granted granted Critical
Publication of KR100387143B1 publication Critical patent/KR100387143B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70475—Stitching, i.e. connecting image fields to produce a device field, the field occupied by a device such as a memory chip, processor chip, CCD, flat panel display
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은, 복수의 패턴형성 영역 끼리를 연결하여 하나의 전체패턴을 형성하는 패턴형성방법에 관한 것으로, (1) 제1노광마스크를 사용하여, 제1영역상의 감광성레지스트막에 규칙적으로 배열한 복수의 제1패턴의 잠상을 형성하는 동시에, 제3영역상의 상기 감광성레지스트막에 제1패턴의 잠상과 1개분 이상의 상기 제1패턴이 들어갈 넓이를 갖는 미노광영역을 형성하는 공정과, (2) 제2노광마스크를 사용하여, 제2영역상의 감광성레지스트막에 규칙적으로 배열한 복수의 상기 제1패턴의 잠상을 형성하는 동시에, 상기 제3영역상의 미노광영역에 상기 제1패턴의 잠상을 형성하는 공정을 갖는다.

Description

패턴형성방법 및 액정표시장치의 제조방법
본 발명은 복수의 패턴형성영역을 연결하여 하나의 전체 패턴을 형성하는 패턴형성방법 및 액정표시장치의 제조방법에 관한 것이다.
종래 퍼스널컴퓨터의 디스플레이나 벽걸이텔레비전으로서 TFT 매트릭스형 컬러액정표시장치가 보급되었다. 현재, 액정구동을 위한 TFT 매트릭스의 제조수율 등의 관계로 소화면의 것이 많으나, 장차 더 대화면의 액정디스플레이의 보급을 지향하여 열심히 기술개발이나 제품화의 시도가 이루어지고 있다.
이 표시장치를 저가로 제조하기 위해서는, 보다 적은 공정으로, 또한 양호한 수율로, TFT매트릭스를 형성하는 것이 중요하며, 다수의 패턴을 동시에 전사할 수 있는 레티클(노광마스크)을 사용한 포토리소그래피 기술이 주류로 되어 있다. 통상, 하나의 패터닝 공정당 하나의 레티클(하나의 층이라 한다)이 사용된다.
그런데, 대화면으로 되면 기판이 대형화되므로, 노광장치의 구조상, 하나의 층의 전체의 패턴을 한번에 전사하는 것은 곤란하게 된다. 이 때문에 하나의 층 전체의 패턴영역을 복수의 부분영역으로 분할하여 그 부분영역마다 복수의 레티클을만든다. 그리고 전체의 패턴을 형성하는 경우에는, 똑같은 레지스트막애 대하여 노광하여야 할 부분영역 이외의 다른 영역을 차광하고, 부분영역마다 별개로 노광하여 전체의 패턴을 형성하도록 하고 있다.
도1에 유리기판상에 형성된 TFT 매트릭스를 나타낸다. 도1에서는 화소수를 간략화하여 나타내고 있으며, TFT에 의해서 구동되는 화소(PXL)가 세로6행×가로6열의 매트릭스 상으로 배치되어 있다. 일점쇄선으로 나타낸 중앙의 경계선(BL)의 좌측 부분영역(PR1)과 우측 부분영역(PR2)이 각각 별도로 형성된 것이다. 도2에 나타낸 것과 같은 각 부분영역(PR1, PR2)을 형성한 2개의 레티클(RT1, RT2)을 1조로 하여 각 층마다 사용하고 있다. 그 경계선은 디지타이즈의 용이성으로 일직선이 되도록 하고 있다.
도3A, 도3B에, 각각 좌측의 부분영역(PR1)과 우측의 부분영역(PR2)의 TFT의 단면도를 나타낸다. 동 도면에 나타낸 것과 같이, 소오스전극(8a) 및 드레인 전극(8b)은 각각 위치맞춤 정밀도의 관계로 게이트전극(2)의 위쪽까지 형성되어 있다. 이 때문에, 도4A의 1화소당의 등가회로에 나타낸 것과 같이, 소오스전극(8a)과 게이트전극(2)의 중첩에 의해서 부유용량(Cgs)이 생긴다. 그 결과, 도4B에 나타낸 것과 같이 게이트(G)의 개방에 의해서 드레인(D)으로부터 소오스(S)에 유입된 전하는 게이트를 닫은 후에 Cgs를 통해서 게이트버스라인 쪽으로 유출되며, 이 때문에 소오스전압(VS), 즉 화소전위가 저하된다. 화소전위의 저하를 억제하기 위해서 Cgs는 매우 작게 하는 것이 바람직하다.
그런데 부분영역(PR1, PR2)마다 별개로 위치맞춤하면, 좌측의 부분영역(PR1)의 TFT와 우측의 부분영역(PR2)의 TFT에서 소오스전극(8a)과 게이트전극(2)의 겹치는 폭(△W)이 달라지는 경우가 있다. 이 경우, 각 부분영역(PR1, PR2)의 TFT의 Cgs가 상이하기 때문에, 각 부분영역(PR1, PR2)에서 소오스전압(VS)에 차이(△V)가 생기고, 나아가서는, 도5에 나타낸 것과 같이 투과율의 차(△T)가 발생한다. 이에 의해서 휘도차가 생겨서 표시가 불균일하게 된다.
본 발명은 복수매의 노광마스크를 사용한 패턴의 규칙적인 연결에 의해서 하나의 전체 패턴을 형성하는 경우에, 규칙성을 파괴하지 않고 연결부분에 상이한 노광마스크에 관한 패턴을 뒤섞어서 배열하는 것이 가능한 패턴형성방법을 제공하는 것을 목적으로 한다.
또 복수매의 노광마스크를 사용한 패턴의 규칙적인 연결에 의해서 하나의 전체 패턴을 형성하는 경우에, 규칙성을 파괴하지 않고 연결부분에 상이한 노광 마스크에 관한 전극 등을 뒤섞어서 배열하는 것이 가능한 TFT 매트릭스의 제조방법을 제공하는 것을 목적으로 한다.
또 복수매의 노광마스크를 사용한 패턴의 연결에 의해서 하나의 전체패턴을 형성하는 경우에, 화면상에서의 표시 불균일을 방지하는 것이 가능한 액정표시장치의 제조방법을 제공하는 것을 목적으로 한다.
또 복수매의 노광마스크를 사용한 패턴의 규칙적인 연결에 의해서 하나의 전체 패턴을 형성하는 경우에, 규칙성을 파괴하지 않고 연결부분에 상이한 노광 마스크에 관한 패턴을 뒤섞어서 배열시키는 것이 가능한 1조의 노광마스크를 제공하는것을 목적으로 한다.
본 발명의 패턴형성방법에 있어서, 제1영역에 제1 패턴의 잠상(latent images)을 규칙적으로 배치 형성하는 동시에, 제1영역과 제2영역 사이에 끼워진 제3영역의 감광성 레지스트막에 먼저 제1노광마스크를 사용하여 제1패턴의 잠상과 제1패턴이 들어갈 넓이의 미노광영역을 형성하고, 그 후에, 제2노광마스크를 사용하여 제2영역에 제1패턴의 잠상을 규칙적으로 배치형성하는 동시에, 상기 미노광영역에 제1패턴의 잠상을 형성하고 있다.
즉, 먼저 제1패턴이 배열할 곳에 사전에 미노광영역을 형성해두고, 후에 그 곳에 제1패턴의 잠상을 형성하고 있다. 이 때문에, 패턴의 연결부(제3영역)에 있어서, 규칙성을 파괴하지 않고 상이한 노광마스크에 관한 제1패턴의 잠상을 뒤섞어서 배열시킬 수 있다.
따라서 그 후, 제1패턴의 잠상을 현상하여 감광성 레지스트막으로 되는 제1패턴을 형성하고, 그것을 마스크로서 제2패턴을 형성함으로써, 패턴의 연결부에 있어서 규칙성을 파괴하지 않고 상이한 노광마스크에 관한 패턴을 뒤섞어서 배열할 수 있다.
이것을 달성할 수 있는 본 발명의 1조의 노광마스크는, 제1노광마스크의 패턴과 제2노광마스크의 패턴이 전체로서 규칙적으로 배열하도록 B영역 및 D영역(모두 상기의 제3영역에 겹친다.)을 겹쳐서 제1노광마스크와 제2노광마스크를 배치했을 때, B영역 및 D영역의 패턴과 차광막은 한 쪽 영역의 패턴과 다른 쪽 영역의 차광막을 서로 겹치도록 배치되어 있다.
본 발명의 박막트랜지스터집합장치의 제조방법에 있어서는, 상기 패턴형성방법과 똑같은 방법으로, 규칙적으로 배열한 전극을 형성하고 있다. 따라서 패턴의 연결부에 있어서 규칙성을 파괴하지 않고 상이한 노광마느크에 관한 전극등을 뒤섞어서 배열시킬 수 있다. 또, 기판으로는 유리기판이나 실리콘기판 등 그 자체와 유리기판이나 실리콘기판 등의 위에 절연막이나 전극재료의 도전막 등이 형성된 상태의 것을 포함한다.
그런데 사람의 시각능력은, 떨어진 2점간의 광학적 휘도차에 대해서는 둔감이지만, 광학적 휘도차의 어떤 점이 무리를 이루어 인접되어 있는 경우에 그 경계를 인식하는 것에 대해서는 매우 우수한 능력을 갖고 있다. 따라서 액정디스플레이에 있어서, 휘도가 상이한 화소가 직선상에 배열했을 때, 사람의 시각으로는 그 것을 표시 불균일로서 용이하게 인식할 수 있다. 한편, 사람의 눈은 10분의 1 내지 10분의 2mm 정도 떨어져 있는 적, 녹, 청의 화소를 분리하여 인식할 수 없으므로, 휘도차가 있는 부분이 그것과 같은 정도의 거리 이내에서 분리하고, 또한 규칙적으로 무리를 이루어서 배열되는 것을 피함으로써 표시 불균일을 인식할 수 없도록 할 수 있다.
본 발명의 액정표시장치의 제조방법에 있어서는, 본 발명의 박막트랜지스터집합장치의 제조방법과 똑같은 방법에 의해서, 소오스전극 및 드레인전극의 조, 또는 게이트전극을 형성하고 있다. 따라서 패턴의 연결부에 있어서 규칙성을 파괴하지 않고 상이한 노광마스크에 관한 전극 등을 뒤섞어서 배열시킬 수 있다.
예를 들면, 연결된 전체패턴은 상이한 노광마스크에 관한 상기 전극끼리의경계선이 凹凸된 선, 예를 들면, 길모퉁이에서 직각으로 절곡된 좁은 길과 같이 되어 있다.
또는 상이한 노광마스크의 전극의 형성영역끼리 세로방향 및 가로방향으로 교호로 형성되어 있다.
따라서, 전극패턴의 잠상을 형성할 때에 위치맞춤이 엇갈려서 상이한 노광마스크에 관한 전극의 형성영역에서 Cgs가 달라졌을 때에도, 각 전극의 형성영역끼리의 연결부(제3영역)에서는, Cgs의 차에 의한 휘도차가 있는 부분이 일직선상에 배열하지 않고, 또는 그 경계가 불명료하게 된다. 이 때문에, 사람의 눈에는 표시 불균일을 인식할 수 없게 된다.
특히 패턴의 형성영역을 연결한 부분에 있어서, 상이한 노광마스크 중 적어도 어느 노광마스크에 의한 패턴의 형성영역의 크기가 육안에 의한 패턴해상도 이하로 되어 있는 경우에는, 더 효과적으로 사람의 눈에 표시 불균일을 인식할 수 없게 된다.
즉, 예를 들면 상이한 노광마스크에 속하는 패턴의 경계선이 凹凸되어 있기때문에, 패턴을 연결한 부분에서 상이한 노광마스크에 의한 패턴끼리 뒤섞여서 혼재하도록 되어 있다고 하면 이 경우, 상이한 노광마스크 중 적어도 어느 하나의 노광마스크에 의한 패턴의 형성영역의 크기는 육안에 의한 패턴해상도 이하로 되므로, 사람의 눈에는 상이한 노광마스크에 의한 패턴의 형성영역끼리의 경계가 흐려져 보인다. 이 때문에 그 연결된 패턴을 액정표시장치의 TFT매트릭스장치 부분에 적용한 경우, 상이한 노광마스크의 패턴형성영역 간에 휘도차가 생겨도, 그 사이의명확한 경계를 인식할 수는 없게 된다.
이것은 전체 패턴의 연결부분에서 상이한 노광마스크의 패턴형성영역끼리가 세로방향 및 가로방향으로 교호로 형성되어 있는 경우에도 똑같다. 즉, 연결부분에서 상이한 노광마스크의 패턴형성영역끼리 뒤섞여 있기 때문에 상이한 패턴형성영역 간에서 휘도차가 생겨도 연결부분의 휘도차가 완화된다. 이 때문에, 휘도가 서서히 옮겨가는 것처럼 보이므로, 사람의 눈에 표시 불균일은 인식되지 않게 된다.
도1은 종래예에 의한 TFT 매트릭스장치 및 그것을 사용한 액정표시장치를 나타낸 평면도.
도2는 종래예에 의한 레티클을 나타낸 평면도.
도3A, 도3B는 일반적인 TFT 매트릭스장치 및 액정표시장치의 제조방법을 나타낸 단면도.
도4A는 종래의 문제점을 설명하는 TFT 매트릭스를 갖는 액정표시장치의 등가회로도이고, 도4B는 액정표시장치의 동작의 타이밍차트.
도5는 종래의 문제점을 설명하는 소오스 전압(인가전압)과 액정의 투과율의 관계를 나타낸 특성도.
도6은 본 발명의 제1∼제3실시의 형태에 의한 TFT 매트릭스장치 및 그것을 사용한 액정표시장치의 부분을 나타낸 평면도.
도7은 본 발명의 제1실시의 형태에 의한 레티클을 나타낸 평면도.
도8은 본 발명의 제1실시의 형태에 의한 레티클을 사용한 노광방법을 나타낸 단면도.
도9는 본 발명의 제2실시의 형태에 의한 레티클을 나타낸 평면도.
도10은 본 발명의 제3실시의 형태에 의한 레티클을 나타낸 평면도.
도11은 본 발명의 제4실시의 형태에 의한 TFT 매트릭스장치 및 그것을 사용한 액정표시장치 부분을 나타낸 평면도.
도12는 본 발명의 제4실시의 형태에 의한 레티클을 나타낸 평면도.
도13은 본 발명의 제5실시의 형태에 의한 TFT매트릭스장치 및 그것을 사용한 액정표시장치 부분을 나타낸 평면도.
도14는 본 발명의 제5실시의 형태에 의한 레티클을 나타낸 평면도.
도15는 본 발명의 제6실시의 형태에 의한 TFT 매트릭스장치 및 그것을 사용한 액정표시장치의 부분을 나타낸 평면도.
도16은 본 발명의 제7실시의 형태에 의한 레티클을 나타낸 평면도.
도17은 본 발명의 제8실시의 형태에 의한 레티클을 나타낸 평면도.
도18은 본 발명의 제9실시의 형태에 의한 레티클을 나타낸 평면도.
도19는 본 발명의 제10실시의 형태에 의한 레티클을 나타낸 평면도.
도20은 본 발명의 실시의 형태에 의한 TFT 매트릭스장치 및 그것을 사용한 액정표시장치의 부분 확대평면도.
도21은 본 발명의 실시의 형태에 의한 TFT 매트릭스장치를 사용한 액정표시장치의 1화소를 나타낸 확대 평면도.
도22A∼F는, 본 발명의 실시의 형태에 의한 TFT 매트릭스장치의 제조방법 및 그것을 사용한 액정표시장치부분의 제조방법을 나타낸 단면도.
도23은 본 발명의 실시의 형태에 의한 TFT 매트릭스장치를 사용한 액정표시장치를 나타낸 단면도.
도24A, B는 본 발명의 실시의 형태에 의한 TFT 매트릭스장치의 다른 제조방법을 나타낸 단면도.
도25는 본 발명의 실시의 형태에 의한 스태거형의 TFT 매트릭스장치 및 그것을 사용한 액정표시장치 부분을 나타낸 단면도.
이하에 본 발명의 실시의 형태에 대해서 도면을 참조하면서 설명하겠다.
(1) 제1∼제3실시의 형태
도6은, 본 발명의 실시의 형태에 의한 TFT (박막트랜지스터)매트릭스장치를 나타낸 평면도이다. 도20은 TFT 매트릭스장치의 부분확대평면도, 도21은 1화소를 나타낸 확대평면도이다. 도22F는 화소 중의 TFT 부분을 상세하게 나타낸 도21의 I-I선단면도이다.
도6에서는 TFT의 개수를 간략화하여 나타내고 있으며 하나의 TFT를 포함한 화소(PXL)가 세로6행×가로6열의 매트릭스 상으로 배치되어 있다. 1 화소의 세로×가로의 치수는 대략 100×100㎛로 되어 있다. 또, 필요에 따라서 1화소의 치수를 바꿀 수 있다.
도6 및 도20에 나타낸 것과 같이, 가로방향으로 복수의 게이트버스라인(GB)이 형성되어 있고, 세로방향으로 복수의 드레인 버스라인(DB)이 형성되어 있다. 이들 버스라인의 교점에는 하나의 TFT와, 그 TFT의 소오스영역과 접속하는화소전극(PE)이 형성되어 있다.
또, 각 버스라인(GB, DB)의 단부에는 각각 게이트단자(GT) 및 드레인단자(DT)가 형성되어 있다.
또, 공통전극(SCB)이 게이트버스라인(GB)에 평행하게 또한 화소전극(PE)의 중앙부를 가로질러서 형성되고, 화소전극(PE)과 접촉되어 있다.
도6의 TFT 매트릭스장치의 전체의 패턴은 1점 쇄선으로 나타낸 지그재그의 경계선(BL)에서 구획되어 있다. 이 경계선은 전체 패턴의 대략 중앙부에 연결부(JT1, 제3영역)에 위치하고, 경계선의 좌측 부분의 패턴형성영역(PFR1a)과 우측 부분의 패턴형성영역(PFR1b)은 별개의 패터닝 공정으로 형성된 것이다.
도21의 화소 중의 TFT부분의 상세한 단면구성을 도22F에 나타낸다. TFT는 역스태거형으로 되어 있다.
도22F에 나타낸 것과 같이, 유리기판(11)상에 게이트전극(12)이 형성되고, 이 게이트전극(12)을 피복하여 실리콘 질화막으로 된 절연막(13)이 형성되어 있다. 또 절연막(13)상에서 게이트전극(12)의 위쪽으로부터 그 양측으로 형성되어서, 아몰퍼스 실리콘(a-Si)막으로 된 채널층(14a)이 형성되어 있다.
또, 게이트전극(12)의 윗쪽에서 채널층(14a)상에 실리콘 질화막으로 된 절연막(15a)이 형성되고, 게이트전극(12)의 양측의 패널층(14a)상의 절연막(15a)에 각각 개구가 형성되어 있다. 그리고 채널층(14a)은 이 개구를 통해서 각각 n+형의 a-Si막(16a) 및 금속막(17a)의 2층의 소오스전극(20a) 및 n+형의 a-Si막(16b) 및 금속막(17b)의 2층의 드레인전극(20b)과 접촉되어 있다.
소오스전극(20a) 및 드레인전극(20b)는 위치맞춤 정밀도를 고려하여 개구의 치수보다도 크게 형성되고, 게이트전극(12)의 위쪽까지 형성되어, 절연막(13), 채널층(14a) 및 절연막(15a)을 거쳐서 게이트전극(12)의 양단부와 겹쳐져 있다. 또, 소오스전극(20a) 및 드레인전극(20b)은 절연막(21)으로 피복되고, 소오스전극(20a)에는 절연막(21)에 형성된 개구를 거쳐서 화소전극(22)이 접촉되어 있다.
또, 이 TFT 매트릭스를 사용한 액정표시장치는, 잘 알려져 있는 바와 같이, 화소전극(22)상에 배향막(背向膜)(23)이 형성된다. 그리고, 도23에 나타낸 것과 같이 이 유리기판(11)과 별도로 투명한 공통전극(25) 및 배향막(26)이 형성된 유리기판(24)이 액정(27)을 사이에 끼워 겹쳐지고, 또 각 유리기판(11, 24)의 이면에 편광판(29, 30)이 설치된다.
또, 상기에서는, 본 발명의 적용례로서 역스태거형(reverse stagger type)의 TFT매트릭스장치에 대해서 설명하였으나, 도25에 나타낸 스태거형의 TFT매트릭스에도 적용가능하다. 도25에 있어서, 도22F의 부호와 같은 부호로 나타낸것은 도22F와 같은 것을 나타낸다.
다음에, 상기 TFT매트릭스장치 등의 제조에 사용되는 본 발명의 제1실시의 형태에 의한 레티클에 대해서 설명하겠다.
도7은 제1층으로부터 제n층까지의 2개 1조의 레티클(RT11a, RT11b), (RT12a, RT12b), …(RT1na, RT1nb)를 나타낸 평면도이다. n층의 레티클(RT11a, RT11b), (RT12a, RT12b), …(RT1na, RT1nb)에 의해서 n회의 패터닝을 반복함으로써 도6의 TFT매트릭스패턴이 형성된다. 제1층으로부터 제n층이란 게이트전극, 소오스전극 및드레인전극, 절연막의 개구부 등을 형성하기 위한 각 패터닝 공정에 사용되는 각각의 1조의 레티클을 말한다.
도7에는 제1층으로부터 제n층까지의 레티클을 대표하여 제1층째의 레티클(RT11a, RT11b)상의 화소패턴의 배치를 나타낸다. 도7에 나타낸 것과 같이, 제1층째의 2개의 레티클(RT11a, RT11b)에는 좌우 2개의 부분영역으로 분할된 패턴형성영역(PFR1a, PFR1b)가 형성되어 있다. 또, 제1층째의 레티클(RT11a, RT11b)상의 패턴은 실제의 패턴을 나타낸 것이 아니고, 설명을 이해하기 쉽도록 하기 위해서 도6에 맞춰서 제1층으로부터 제n층까지의 패턴이 겹쳐진 것으로 가정한 경우의 패턴을 나타낸다.
제1층째의 2개의 레티클(RT11a, RT11b)에는 똑같은 형상의 패턴이 세로와 가로에 배열되고, 각 레티클(RT11a, RT11b)의 경계부에 패턴비형성영역인 차광영역(차광막)(SR1a, SR1b)이 설치되어 있다. 차광영역(SR1a, SR1b)은 가로방향(행방향)으로 개개의 화소패턴 1개분의 크기를 갖고, 세로방향(열방향)으로 개개의 화소패턴 1개분 또는 2개분의 크기를 갖는다.
또, 실제로는 각 레티클(RT11a, RT11b)의 패턴형성영역(PFR1a, PFR1b)의 주변과 각 레티클(RT11a, RT11b)의 가장자리 사이의 폭1.5mm정도의 벨트형상영역에 차광대가 형성되어 있으나, 설명을 간단하게 하기 위해서 생략하고 있다. 이것은 이후의 레티클의 도면에 있어서도 같다.
이 경우, 도8A에 나타낸 것과 같이, 피패터닝체(51)상의 감광성 레지스트막(52)의 반면을 차광판(53)으로 덮고 노광하여 최초로 레티클(RT11a)상의패턴형성영역(PFR1a) 내의 패턴을 감광성 레지스트막(52)에 잠상으로서 전사(轉寫)한다. 이어서 앞서 전사된 레티클(RT11a)의 패턴의 잠상에 연결하여 레티클(RT11b)상의 패턴형성영역(PFR1a) 내의 패턴의 잠상을 전사할 때, 도8B에 나타낸 것과 같이 전사된 레티클(RT11a)과 레티클(RT11b)은 각각의 경계단(BE1a, BE1b)에서 화소패턴 1개분이 서로 겹치도록 한다. 이렇게 하여 레티클(RT11a)의 경계부(BR1a)를 제외하고, 감광성 레지스트막(52)의 나머지 반면을 차광판(53)으로 덮고 노광하면, 앞서의 레티클(RT11a)의 차광영역(SR1a)에 해당하는 감광성 레지스트막(52)의 미노광영역에 다른 레티클(RT11b)의 패턴형성영역(PFR1b)이 잠상으로서 전사되고, 또한 앞서 전사된 레티클의 패턴형성영역(PFR1a)의 잠상은 다른 레티클(RT11b)의 차광영역(SR1b)에 의해서 덮여진 채로 남는다. 또 아래의 설명에서 필요한 경우 이외는 「잠상」이라는 말을 생략한다.
이에 의해서 연결된 전체패턴은, 도6에 나타낸 것과 같이, 각 행마다 다음과 같은 각 레티클(RT11a, RT11b)에 속하는 패턴의 배열로 된다. 즉, 위의 행으로부터 순차로 (좌3열과 우3열, 좌3열과 우3열, 좌4열과 우2열, 좌4열과 우2열, 좌3열과 우3열, 좌4열과 우2열)로 된다.
이와 같이, 연결된 전체패턴에 있어서, 각 패턴형성영역(PFR1a, PFR1b)끼리의 경계선은 각부에서 직각으로 구부러져 凹凸된 선으로 된다. 또한, 열방향의 凸 및 凹부(LR1∼LR4)의 폭은 200㎛이하, 즉, 육안에 의한 패턴해상도 이하로 되어 있다. 여기서, 패턴해상도라 함은 패턴의 윤곽이 육안에 의해서 명확하게 인식할 수 있는 패턴의 크기를 말한다.
또, 상기에서는 세로방향으로 분할되어 있으나, 가로방향으로 분할되어도 좋다. 이 경우에도, 각 패턴형성영역끼리의 경계선이 각부에서 직각으로 구부러져 凹凸된 선으로 되도록, 각 레티클의 경계계부에 패턴비형성영역인 차광영역을 설치하도록 한다.
상기한 바와 같이 각 패턴형성영역(PFR1a, PFR1b) 끼리의 경계선이 凹凸된 선으로 되는 경우에 대해서, 레티클 상에서의 다른 패턴 배치예 중 제2실시의 형태를 도9에 나타내고, 제3실시의 형태를 도10에 나타낸다.
도9는 임의 층의 레티클상의 패턴을 나타낸 것이며, 이 레티클도, 도7과 똑같이, 좌우로 2분할되어 있다. 분할된 각 레티클(RT2a, RT2b)의 경계부(BR2a, BR2b)에 패턴형성영역((PFR2a, PFR2b)과 패턴비형성영역(차광영역(SR2a, SR2b))이 세로방향으로 교호로 배열하여 배치되어 있다.
이 경우는 도7과는 달라서, 레티클(RT2b)을 앞서 전사된 레티클(RT2a)과 각 레티클(RT2a, RT2b)의 경계단에서 개개의 화소패턴 3개분만 서로 겹쳐서 전사했을 때, 앞서 전사된 레티클(RT2a)의 패턴형성영역(PFR2a)은 레티클(RT2b)의 차광영역(SR2b)에 의해서 덮어져서 그대로 남고, 앞서 전사된 레티클(RT2a)의 차광영역(SR2a)에 해당되는 미노광영역에 레티클(RT2b)의 패턴형성영역(PFR2b)이 전사된다.
이렇게 하여 만들어진 전체 패턴에서는 각 행마다 각 레티클에 속하는 패턴의 배열은 위의 행으로부터 순차로, (좌1열과 우5열, 좌1열과 우5열, 좌3열과 우3일, 좌3열과 우3열, 좌2열과 우4열, 좌4열과 우2열)로 된다.
또, 도10은 임의 층의 4매 1조의 레티클(RT3a∼RT3d)상의 패턴을 나타낸 것이며, 전체의 패턴은 좌의 상하와 우의 상하로 4분할되어 있다. 각 레티클(RT3a∼RT3d)의 세로방향의 경계부에서 열방향으로, 가로방향의 경계부에서 행방향으로, 각각 패턴형성영역(PFR3a∼PFR3d)과 차광영역(SR3a∼SR3d)이 교호로 배열하여 배치되어 있다.
이 경우, 각 레티클(RT3a∼RT3d)을 그 경계단에서 개개의 화소패턴 1개분만 서로 겹친다. 즉, 영역(LR4와 LR5, 영역(VR4와 VR5)을 상호 겹치면, 각 레티클(RT3a∼3d)에 속하는 패턴의 배열은, 위의 행으로부터 차례로, (좌상3열과 우상3열, 좌상4열과 우상2열, 좌상3열과 우상3열, 좌하1열-좌상1열-좌하1열과 우하1열-우상1열-우하1열, 좌하4열과 우하2열, 좌하3열과 우하3열)로 된다.
다음에, 도22A∼도22F를 참조하면서 도7의 레티클을 사용한 TFT매트릭스 장치의 제조방법 및 액정표시장치의 제조방법에 대해서 설명하겠다.
도22A∼도22F는 TFT매트릭스장치의 제조공정을 나타낸 단면도이고, 도21의 I-I선 단면을 제조공정에 따라서 나타낸 것이다. 또, 도22A∼도22F에서는, 2분할된 레티클 중 한쪽 레티클을 사용한 패터닝공정만 표시하고 있으나, 다른 쪽도 도22A∼도22F와 같기 때문에 도면을 생략한다.
먼저, 도22A에 나타낸 것과 같이, 유리기판(11)상에 고융점 금속막을 형성한다. 계속해서, 도면에 표시되어 있지 않은 레지스트막을 형성한 후, 제1층째의 패턴이 형성된 도7의 레티클(RT11a)을 사용하여 노광하고 레지스트막에 패턴을 전사한다.
계속해서 레티클(RT11a)과 조로 되어 있는 다른 레티클(RT11b)을 사용하여 앞서 전사된 레티클(RT11a)과 레티클(RT11b)를 각각의 경계단에서 화소패턴 1개분만 서로 겹치도록 위치맞춤하여, 노광한다.
이어서, 레지스트막을 현상하여, 레지스트 마스크를 형성한다. 이 레지스트 마스크에 따라서, 고융점 금속막을 에칭하여 게이트전극(12)을 형성한다.
다음에 게이트전극(12)를 피복하여 실리콘질화막(13)과 a-Si막(14)과 실리콘질화막(15)을 순차로 형성한 후, 도22B에 나타낸 것과 같이, 도7의 레티클중 제2층째의 레티클(RT12a, RT12b)을 사용한 포토리소그래피 기술에 의해서 도22A와 똑같이 하여 레지스트 마스크를 형성한다. 계속해서, 레지스트 마스크에 따라서 드라이에칭기술에 의해서 최상층의 실리콘질화막(15)을 에칭하여, 실리콘질화막(15a)을 게이트 절연막의 윗쪽에 남긴다.
이어서, 도22C에 나타낸 것과 같이, 실리콘질화막(15a)과 실리콘질화막(15a)에서 노출된 a-Si막(14)상에 n+형 a-Si막(16) 및 금속막(17)을 차례로 형성한다. 또 유리기판(11), 게이트전극(12), 실리콘질화막(13), a-Si막(14), 실리콘질화막(15a) 및 n+형 a-Si막(16)의 조, 또는 이것과 금속막(17)의 조가 기판(101a)을 구성한다.
다음에, 도22D에 나타낸 것과 같이 레지스트막(18)을 형성한 후, 제3층째의 레티클(RT19)을 사용하여 도22A와 똑같이 하여 노광하고, 현상하여, 도22E에 나타낸 것과 같이, 소오스전극 및 드레인전극을 형성하여야 할 영역에 레지스트 마스크(18a)를 형성한다. 이 때, 소오스전극 및 드레인인극을 형성할 영역은 위치맞춤 정밀도를 고려하여 실리콘질화막(15a)의 양측의 콘택트홀의 치수보다도 커져서 게이트전극(12)의 위쪽까지 뻗어 나오게 되고, 그 결과, 형성되는 소오스 및 드레인전극은 게이트전극(12)의 양단부와 겹치게 된다.
이어서 도22E에 나타낸 것과 같이, 이 레지스트 마스크(18a)에 따라서, 금속막(17), n+형 a-Si막(16) 및 a-Si막(14)을 순차로 에칭한다. 이에 의해서, a-Si막으로 되는 채널층(14a)와 이 채널층(14a)이 접촉하는 소오스전극(20a) 및 드레인전극(20b)을 형성한다. 여기서, 소오스전극(20a)은 금속막(17a) 및 n+형 a-Si막(16a)의 2층으로 되고, 드레인전극(20b)은 금속막(17b) 및 n+형a-Si막(16b)의 2층으로 된다.
다음에, 도22F에 나타낸 것과 같이, 표면을 피복하여 실리콘 질화막(21)을 형성하면 TFT 매트릭스장치가 완성된다.
TFT 매트릭스형 액정표시장치를 만들 경우에는, 그후, 소오스전극(20a)상의 실리콘 질화막(21)에 개구를 형성한다. 계속해서, ITO막을 형성한 후, 제4층째의 레티클을 사용한 포토리소그래피 기술에 의해서, 도22A와 똑같이 하여 레지스트 마스크를 형성한다. 계속해서, 그 레지스트 마스크를 사용한 드라이에칭기술에 의해서 ITO막을 에칭하여, 화소전극(22)를 형성한다. 또 화소전극(22)상에 배향막(23)을 형성한다.
그리고 도23에 나타낸 것과 같이 별도의 유리기판(24)상에 투명한 공통전극(25)과 배향막(26)을 형성한다. 또 이 유리기판(24)과 상기 유리기판(11)을 겹처서 그 사이에 간극을 형성하고, 그 간극에 액정(27)을 주입한다. 또 필요에 따라서 공통전극(25)과 배향막(26)의 사이에 컬러필터(28)를 개재시킬 수도 있다.
또, 각 유리기판(11, 24)의 이면에 편광판(29, 30)을 설치하면, TFT 매트릭스형 액정표시장치가 완성된다.
또, 상기 공정 중 도22C∼도22E에서 설명한 공정 대신으로, 도24A, 도24B에 나타낸 포토리소그래피법을 사용한 공정에 의해서 소오스전극 및 드레인전극을 형성하는 것도 가능하다. 또 이 경우, 도22B에 나타낸 것이 기판(101b)을 구성한다.
즉, 도22B의 공정 후, 도24A에 나타낸 것과 같이, 레지스트막(18)을 형성한다. 이어서, 제3층째의 레티클(19)을 사용하여 노광하고, 현상하여, 소오스전극 및 드레인전극을 형성할 영역에 개구부를 갖는 레지스트 마스크(18a)를 형성한다. 다음에, 도24B에 나타낸 것과 같이 이 레지스트 마스크(18a)위로부터 n+형 a-Si막(16) 및 금속막(17)을 차례로 형성한다. 계속해서 레지스트 마스크(18a)를 제거하면, 리프트 오프에 의해서 레지스트 마스크(18a)상의 n+ a-Si막(16) 및 금속막(17)이 레지스트 마스크(18a)와 함께 제거되어서, a-Si막으로 된 채널층(14a)과 이 채널층(14a)과 접촉하는 소오스전극(20a) 및 드레인전극(20b)이 형성된다.
이상과 같이, 상기 실시의 형태에 의한 도7, 도9, 도10에 나타낸 레티클에 있어서는, 2개 또는 4개의 레티클의 경계부(BR1a, BR1b, BR2a, BR2b, BR3a∼BR3d)에 있어서 차광영역(SR1a, SR1b, SR2a, SR2b, SR3a∼SR3d)과 패턴형성영역(PFR1a, PFR1b, PFR2a, PFR2b, PFR3a∼PFR3d)가 상호 보완하도록 세로방향 또는 가로방향 중의 어느 것으로 교호로 형성되어 있다. 따라서, 경계부를 겹쳐서 전사하고, 패턴형성영역 끼리를 연결했을 때, 이어진 전체패턴은 상이한 패턴형성영역끼리의 경계선이 凹凸된 선으로 된다.
즉, 이 레티클을 사용하여 패턴을 연결하고, 본 발명의 실시의 형태에 의한 TFT매트릭스장치의 전체 패턴을 형성한 경우, 도6에 나타낸 것과 같이, 각 패턴형성영역 끼리의 경계선은 凹凸로 들어가서, 일직선상으로 배열되지 않는다.
따라서, 상기 TFT 매트릭스장치를 본 발명의 실시의 형태에 의한 TFT 매트릭스형 액정표시장치에 적용한 경우, 도3A, 도3B에 나타낸 것과 같이 각 패턴형성영역을 전사할 때에 위치맞춤이 엇갈려서 각 패턴형성영역에서 Cgs가 달라졌을 때에도, 각 패턴형성영역끼리의 경계부에서는, Cgs의 차이에 의한 휘도차가 있는 부분이 1직선상으로 배열하지 않게 된다. 이 때문에, 액정장치의 화면상에서 사람의 눈에는 표시 불균일이 인식되지 않게 되어 결과적으로, 액정장치의 표시 불균일을 방지할 수 있다.
특히, 레티클상의 개개의 차광영역의 크기, 또는 TFT매트릭스장치의 각 패턴형성영역의 경계선의 개개의 凸부 및 凹부 중 적어도 어떤 크기가 육안에 의한 패턴해상도 이하로 되어 있는 경우에는, 더 효과적으로 사람의 눈에는 표시불균일이 인식되지 않게 된다.
즉, 예를 들면 도6에 나타낸 깃과 같이 , 상이한 레티클(RT11a, RT11b) 에 속하는 패턴형성영역(PFR1a, PFR1b)의 경계선이 凹凸로 되어 있기 때문에 도6에 나타낸 것과 같이 하나의 레티클(RT11a)의 패턴형성영역(PFR1a)의 사이에 다른 레티클(RT11b)의 패턴형성영역(PFR1b)이 개재한다. 이 경우, 각 패턴형성영역(PFR1a,PFR1b) 중의 적어도 어느 것의 크기는 육안에 의한 패턴해상도 이하로 되므로, 사람의 눈에는 상이한 패턴형성영역(PFR1a, PFR1b)끼리의 경계가 흐려지게 보인다. 이 때문에, 그 합성패턴을 액정표시장치의 TFT매트릭스장치부분에 적용한 경우, 상이한 패턴형성영역(PFR1a, PFR1b)간에 휘도차가 생겨도, 그 사이의 명확한 경계를 인식할 수 없게 된다.
(2) 제4실시의 형태
도11은, 본 발명의 제4실시의 형태에 의한 TFT매트릭스장치를 나타낸 평면도이다. 도12는 도11의 전체 TFT매트릭스패턴을 좌우 2개로 분할하고, 패턴형성영역(PFR4a, PFR4b)을 분담하여 형성한 2매1조의 레티클(RT4a, RT4b)을 나타낸 평면도이다.
이들 레티클(RT4a, RT4b)은, 도11의 전체 TFT매트릭스패턴을 형성하기 위한 복수층의 레티클중 임의 층의 1조를 나타낸다. 또, 레티클(RT4a, RT4b)상의 패턴은, 실제의 패턴을 나타낸 것이 아니고, 설명을 알기 쉽게 하기 위해서 도11에 맞춰서 복수층의 패턴이 겹쳐진 것으로 가정한 경우의 패턴을 나타낸다.
도11 및 도12도 설명을 위해서 하나의 TFT를 포함한 화소수를 간략화하고 있으며, 화소는 세로12행×가로 12행의 매트릭스상으로 배치되어 있다. 1화소의 치수는 필요로 하는 전체의 표시영역의 크기와 전체의 화소수, 및 패터닝정밀도등에 의해서 결정되지만, 여기서는 대략 세로100×가로100㎛으로 하고 있다. 또, 1화소의 치수는, 필요에 따라서 더 작게 하는 것이 가능하다.
제4실시의 형태에 있어서, 제1∼제3실시의 형태와 다른 것은 도12에 나타낸것과 같이, 개개의 화소패턴의 3개분이 각레티클(RT4a, RT4b)의 경계부(BR4a, BR4b)로 되어 있고, 차광영역(SR4a, SR4b)과 패턴형성영역(PFR4a, PFR4b)이 세로방향 및 가로방향으로 교호로 형성되어 있다. 즉, 가로방향에서는 차광영역-패턴형성영역-차광영역 또는 패턴형성영역-차광영역-패턴형성영역-차광영역 등 또 세로방향에서는 차광영역-패턴형성영역-차광영역-패턴형성영역…, 또는, 패턴형성영역-차광영역-패턴형성영역-차광영역…와 같이 되어 있다. 차광영역과 패턴형성영역(PFR4a, PFR4b)의 크기는 각각 개개의 화소패턴의1개분에 상당한다.
전체 패턴을 형성하기 위해서, 앞서 레지스트막에 전사된 레티클(RT4a)의 경계부(BR4a)의 패턴에 다른 레티클(RT4a)의 경계부(BR4b)의 패턴을 겹쳤을 때, 레티클(RT4a)의 차폐영역(SR4a)에 상당하는 미노광영역에 다른 레티클(RT4b)의 패턴형성영역(PFR4b)이 전사되고, 또한 레티클(RT4a)의 패턴형성영역(PFR4a)은 다른 레티클(RT4b)의 차폐영역(SR4b)에 의해서 덮어진다. 따라서, 경계부(BR4a)를 제외하고, 앞서 전사된 패턴형성영역(PFR4a)을 덮어서 노광하고, 레티클(RT4b)의 패턴형성영역(PFR4b)을 잠상으로서 레지스트막에 전사하여 현상하면, 개개의 화소패턴이 연속하여 세로방향 및 가로방향으로 배열된 하나의 층의 전체패턴을 얻을 수 있다. 여기서, 레티클(RT4a)의 경계부(BR4a)와 다른 레티클(RT4a)의 경계부(BR4b)가 겹쳐진 부분을 연결부(JT4)라고 한다.
그 후, 모든 층에 대해서 상기와 똑같이 패터닝하면, 도11에 나타내 것과 같은, 전체의 TFT 매트릭스패턴을 얻을 수 있다.
상기와 같이 하여 형성된 전체의 TFT 매트릭스패턴에서는, 연결부(JT4)에 있어서 상이한 패턴형성영역(PFR4a, PFR4b)끼리 세로방향 및 가로방향으로 교호로 뒤섞여서 형성되어 있다.
따라서 상기 TFT 매트릭스장치를 본 발명의 실시의 형태에 의한 TFT 매트릭스형 액정표시장치에 적용한 경우, 각 패턴형성영역(PFR4a, PFR4b)를 전사할 때에 위치맞춤이 엇갈렸을 때에도, 연결부(JT4)에서는, Cgs의 차이에 의한 휘도차가 다른 영역이 뒤섞이기 때문에, 휘도차의 중간의 휘도로 되어 하나의 휘도에서 다른 휘도로 서서히 변화되는 것처럼 보인다. 이 때문에, 액정장치의 화면상에서 사람의 눈에는 표시 불균일이 인식되지 않게 되어 결과적으로, 액정표시장치의 표시 불균일을 억제할 수 있다.
특히, 레티클(RT4a, RT4b)상의 개개의 차광영역(SR4a, SR4b)의 크기, 또는 TFT매트릭스장치의 연결부(JT4)에 있어서 다른 레티클(RT4a, RT4b)에 속하는 패턴형성영역(PFR4a, PFR4b) 중 적어도 어떠한 크기가 육안에 의한 패턴해상도 이하로 되어 있는 경우에는, 더 효과적으로 사람의 눈에 표시 불균일이 인식되지 않는다.
즉, 도11에 나타낸 것과 같이 레티클(RT4a)의 패턴형성영역(PFR4a)과 다른 레티클(RT4b)의 패턴형성영역(PFR4b)이 뒤섞여 있는 경우, 패턴형성영역(PFR4a, PFR4b) 중의 적어도 어느 것의 크기는 육안에 의한 패턴해상도 이하로 되므로, 사람의 눈에는 패턴형성영역(PFR4a)과 패턴형성영역(PFR4b)의 경계가 흐려져서 보인다. 이 때문에, 연결된 전체의 TFT 매트릭스패턴을 액정표시장치의 TFT매트릭스장치부분에 적용한 경우, 상이한 패턴형성영역(PFR4a, PFR4b)간에 휘도차가 생겨도, 그 사이의 명확한 경계를 인식할 수는 없게 된다.
(3) 제5실시의 형태
도13은, 본 발명의 실시의 형태에 의한 TFT 매트릭스장치를 나타낸 평면도이다. 도14는 도13의 전체의 TFT매트릭스패턴을 4분한 4개의 레티클(RT5a∼RT5d)를 나타낸 평면도이다.
전체의 TFT매트릭스패턴은 좌상, 좌하, 우상, 우하의 패턴형성영역(PFR5a∼PFR5d)으로 분할되어 있다. 이들 레티클(RT5a∼RT5d)는 도13의 전체 TFT 매트릭스패턴을 형성하기 위한 복수층의 레티클 중 임의층의 1조를 나타낸다. 또, 레티클(RT5a∼RT5d)상의 패턴은, 실제의 패턴을 나타낸 것은 아니고, 설명을 알기 쉽게 하기 위해서 도13에 맞춰서 복수층의 패턴이 겹쳐진 것으로 가정한 경우의 패턴을 나타낸다.
도13 및 도14도 설명을 위한 하나의 TFT를 포함한 화소수를 간략화하고 있으며, 화소는 세로20행×가로24행의 매트릭스 상으로 배치되어 있다. 1화소의 치수는 대략 세로50×가로50㎛로 되어 있다.
이 경우도 제4실시의 형태와 똑같이 각 레티클(RT5a∼RT5d)의 경계단으로부터 화소패턴의 3개분의 범위가 레티클(RT5a∼RT5d)의 경계부(BR5a∼BR5d)로 되어 있다. 그 경계부(BR5a∼BR5d)에 있어서 차광영역(SR5a∼SR5d)와 패턴형성영역(PFR5a∼PFR5d)가 세로방향 및 가로방향으로 교호로 형성되어 있다. 단, 제5실시의 형태의 경우, 4개의 레티클(RT5a∼RT5d)이 겹치는 중앙부분에서는, 4개의 레티클(RT5a∼RT5d) 중 1매에 패턴형성영역(PFR5a∼PFR5d) 중의 어떤 것을 형성하고, 다른 3매에 차광영역(SR5a∼SR5d) 중의 어떤 것을 형성하게 되므로, 상기의 패턴형성영역과 차광영역의 배열의 규칙성은 파괴되어 있다.
또, 경계부(BR5a∼BR5b)의 차광영역(SR5a∼SR5d)과 패턴형성영역(PFR5a∼PFR5d) 의 크기는 각각 개개의 화소패턴의 1개분에 상당하고 있다.
상기의 레티클(RT5a∼RT5d)을 사용하여 전체 TFT매트릭스패턴을 형성하는 경우, 레티클(RT5a∼RT5d)마다 노광한다.
예를 들면, 먼저 다른 부분을 차광하여, 레티클(RT5a)을 통해서 레지스트막을 노광하여, 패턴형성영역(PFR5a)를 레지스트막에 전사한다. 레티클(RT5a)은 우측 및 아래에 2개의 경계부(BR5a)를 갖는다.
이어서 레티클(RT5b)의 위 및 우측 2개의 경계부(BR5b) 중 위쪽의 경계부(BR5b)를 앞서 전사되어 있는 레티클(RT5a)의 아래쪽의 경계부(BR5a)에 겹친다. 이 때, 레티클(RT5a)의 차폐영역(SR5a)에 해당하는 미노광영역에 다른 레티클(RT5b)의 패턴형성영역(PFR5b)이 겹쳐지고, 또한 레티클(RT5a)의 패턴형성영역(PFR5a)에는 다른 레티클(RT5b)의 차폐영역(SR5b)이 겹쳐진다. 계속해서, 다른 부분을 차광하여, 레티클(RT5b)을 통해서 노광하고, 패턴형성영역(PFR5b)를 레지스트막에 전사하면, 패턴형성영역(PFR5a)과 패턴형성영역(PFR5b)이 연결되어 화소패턴이 연속하여 배열된다.
다음에, 레티클(RT5c)의 아래 및 좌측 2개의 경계부 (BR5c) 중 좌측의 경계부(BR5c)를 앞서 전사되어 있는 레티클(RT5a)의 우측의 경계부(BR5a)에 겹친다. 이 때, 레티클(RT5a)의 차폐영역(SR5a)에 해당하는 미노광영역에 다른 레티클(RT5c)의패턴형성영역(PFR5c)이 겹쳐지고 또한 레티클(RT5a)의 패턴형성영역(PFR5a)에는 다른 레티클(RT5c)의 차폐영역(SR5c)이 겹친다. 계속해서, 다른 부분을 차광하여, 레티클(RT5c)을 통해서 노광하고, 패턴형성영역(PFR5c)를 레지스트막에 전사하면, 패턴형성영역(PFR5a, PFR5b, SPFR5c)가 연결되어, 화소패턴이 연속하여 배열된다.
최후로 레티클(RT5d)의 위 및 좌측 2개의 경계부(BR5d) 중 위쪽의 경계부(BR5d)를 앞서 전사되어 있는 레티클(RT5c)의 아래쪽의 경계부(BR5c)에 겹치고, 또한 레티클(RT5d)의 좌측의 경계부(BR5d)를 앞서 전사되어 있는 레티클(RT5b)의 우측 경계부(BR5b)에 겹친다. 이 때 레티클(RT5c) 및 레티클(RT5b)의 차폐영역(SR5c, SR5b)에 해당하는 노광영역에 다른 레티클(RT5d)의 패턴형성영역(PFR5d)이 겹쳐지고, 또한 레티클(RT5c) 및 레티클(RT5b)의 패턴형성영역(PFR5c, PFR5b)에는 다른 레티클(RT5d)의 차폐영역(SR5d)이 겹친다. 계속해서, 다른 부분을 차광하고, 레티클(RT5d)을 통해서 노광하고, 패턴형성영역(PFR5d)를 레지스트막에 전사하면, 모든 패턴형성영역(PFR5a, PFR5b, PFR5c PFR5d)가 연결되어 개개의 패턴이 연속하여 세로방향 및 가로방향으로 배열된 하나의 층의 전체 패턴을 얻을 수 있다.
그 후, 모든 층에 대해서 상기와 똑같이 패터닝하면, 도13에 나타낸 것과 같이 전체 TFT매트릭스패턴이 얻어진다.
이상과 같이, 제5실시의 형태에 의하면, 전체 TFT매트릭스패턴은 레티클의 경계부(BR5a∼BR5d)에 있어서 상이한 패턴형성영역(PFR5a∼PFR5d)끼리 세로방향 및 가로방향으로 교호로 형성되어 있다.
따라서, 상기 TFT매트릭스장치를 본 발명의 실시의 형태에 의한 TFT매트릭스액정표시장치에 적용한 경우, 각 패턴형성영역(PFR5a, PFR5b, PFR5c, PFR5d)을 전사할 때에 위치맞춤이 엇갈려서 각 패턴형성영역(PFR5a, PFR5b, PFR5c, PFR5d)에서 Cgs가 달라졌을 때에도, 연결부(JT5)에서는, Cgs의 차이에 의한 휘도차가 있는 부분이 뒤섞이게 된다. 이 때문에, 액정장치의 화면상에서 사람의 눈에는 표시 불균일이 인식되지 않게 된다.
특히, 레티클(RT5a∼RT5d)상의 개개의 차광영역(SR5a∼SR5d)의 크기, 또는 TFT매트릭스장치의 연결부(JT5)에 있어서 상이한 레티클(RT5a∼RT5d)에 속하는 패턴형성영역(PFR5a, PFR5b, PFR5c, PFR5d) 중의 적어도 어느 것의 크기가 육안에 의한 패턴해상도 이하로 되어 있는 경우에는 제1 내지 제4실시의 형태와 마찬가지로, 더 효과적으로 사람의 눈에 표시 불균일이 인식되지 않는다.
(4) 제6실시의 형태
도15는, 본 발명의 제6실시의 형태에 의한 TFT매트릭스장치를 나타낸 평면도이다. 전체 TFT매트릭스패턴은 8개의 부분영역으로 분할되어 있다.
즉, 우측방향으로 4개의 패턴형성영역(PFR6a, PFR6b, PFR6c, PFR6d)을 차례로 연결하고, 또한 가로방향의 4개에 대해서 각각 4개의 패턴형성영역(PFR6e, PFR6f, PFR6g, PFR6h)을 세로방향으로 1개씩 연결하는 동시에, 가로방향으로도 상호간에 연결한다.
이 경우도, 레티클의 경계부에 있어서 패턴형성영역과 차광영역의 배치는, 상기 제1∼제5실시의 형태와 똑같은 배치를 적용할 수 있다.
또, 중앙부의 패턴형성영역(PFR6b, PFR6c, PFR6f, PFR6g)는 모두 경계부가 3개 생기고, 이들이 관계하고 있는 연결의 조합은, ((PFR6a, PFR6b, PFR6e, PFR6f), (PFR6b, PFR6c, PFR6f, PFR6g), (PFR6c, PER6d, PER6g, PER6h))이고, 그 연결부 (JT6)에 있어서의 레티클의 겹친 매수는 4매로 된다. 4매의 겹친 부분에서는, 도14와 똑같이, 패턴형성영역과 차광영역의 교호의 배치가 파괴된다.
상기의 전체 TFT매트릭스패턴에 의하면, 상기 제1∼제5실시와 마찬가지로, 연결부(JT6)에서는, Cgs의 차이에 의한 휘도차가 있는 부분이 일직선상으로 배열되지 않게 되고, 또는 뒤섞여지므로, 액정장치의 화면상에서 사람의 눈에 표시 불균일이 인식되지 않게 된다.
또, 양단의 패턴형성영역(PFR6a)과 패턴형성영역)(PFR6d), 패턴형성영역(PFR6e)과 패턴형성영역(PFR6h)은 폭이 좁기 때문에 실용상 2개씩, 예를 들면 PFR6a와 PFR6d, PFR6e와 PFR6h를 하나의 레티클 상에 형성하는 것이 바람직하다. 이 경우, 각 패턴형성영역(PFR6a) 또는 패턴형성영역(PFR6d), 패턴형성영역(PFR6e) 또는 패턴형성영역(PFR6h)을 전사하는 경우, 전사하지 않는 쪽의 패턴형성영역(PFR6d) 또는 패턴형성영역(PFR6a), 패턴형성영역(PFR6h) 또는 패턴형성영역(PFR6e)을 차광하게 된다.
(5) 제7실시의 형태
도16은 전체 TFT 매트릭스패턴을 좌우 2개의 부분영역으로 분할하여 층마다 형성된 2개의 레티클조 중 임의 층의 1조의 레티클(RT7a, RT7b)을 나타낸 평면도이다. 이 경우도, 레티클(RT7a, RT7b)상의 패턴은, 실제의 패턴을 나타낸 것이 아니고, 설명을 알기 쉽게 하기 위해서 복수층의 패턴이 겹쳐진 것으로 가정한 경우의 패턴을 나타낸다. 상기는 이하의 제8로부터 제10실시의 형태에 대해서도 마찬가지다.
양 레티클(RT7a, RT7b)의 m행째에서 (m+2)행째까지의 3행을 뽑아내고 있다. 또, 전체 TFT매트릭스패턴 중 n-p 열째로부터 n열째까지 연결부로 되어 있고, 각 레티클(RT7a, RT7b)의 경계부(BR7a, BR7b)에 상당한다. p는 2이상의 수를 나타낸다.
제4실시의 형태와 같이 각 레티클(RT7a, RT7b)의 경계부(BR7a, BR7b)에서 각각, 개개의 화소패턴 1개분에 상당한 차광영역(SR7a, SSR7b)와 패턴형성영역(PFR7a), (PFR7b)가 세로방향 및 가로방향으로 교호로 형성되어 있으나, 제4실시의 형태와 달리 화소패턴의 2개분 또는 4개분 이상이 경계부(BR7a, BR7b)로 되어 있다.
이와 같이, 경계부의 크기는, 하나의 레티클로 하는 것이 가능한 크기의 범위 내에서 임의로 설정가능하고, 그 경계부에 포함되는 화소패턴의 수도 상기 제한의 범위 내에서 임의로 선택할 수 있다.
(6) 제8실시의 형태
도17은, 하나의 층의 전체 TFT매트릭스패턴을 좌우 2개의 부분영역으로 분할하여 만들어진 2개의 레티클(RT8a, RT8b)을 나타낸 평면도이다.
양 레티클(RT8a, RT8b)의 m행째로부터 (m+2)행째까지의 3행을 뽑아내고 있다. 또, 전체 TFT매트릭스패턴 중 n-p열째로부터 n열째까지가 연결부로 되어 있고,각 레티클(RT8a, RT8b)의 경계부(BR8a, BR8b)에 상당한다. p는 4 이상의 수를 나타낸다.
차광영역(SR8a, SR8b)과 패턴형성영역(PFR8a, PFR8b)이 세로방향 및 가로방향으로 교호로 형성되어 있음과 경계부(BR8a, BR8b)의 크기를 임의로 설정하고 있음은 제4실시의 형태와 똑같으나, 제4실시의 형태와 달리 연속하는 차광영역(SR8a, SR8b)과 패턴형성영역(PFR8a, PFR8b)은 모두 개개의 화소패턴 2개분에 상당하다.
이와 같이, 연속하는 차광영역(SR8a, SSR8b)과 패턴형성영역(PFR8a, PFR8b)의 크기를 임의로 선택하는 것이 가능하다.
(7) 제9실시의 형태
도18은 전체 TFT 매트릭스패턴을 좌우 2개의 부분영역으로 분할하여 만들어진 2개의 레티클(RT9a, RT9b)을 나타낸 평면도이다.
양 레티클(RT9a, RT9b)의 m행째으로부터 (m+2)행째까지의 3행을 뽑아내고 있다. 또, 전체패턴 중 n-p열째로부터 n열째까지가 연결부로 되어 있고, 각 레티클(RT9a, RT9b)의 경계부(BR9a, SBR9b)에 상당하다.
제9실시의 형태에서는, 도17에 나타낸 것과 같이, 제8실시의 형태와 마찬가지로, 차광영역(SR9a SSR9b)과 패턴형성영역(PFR9a, PFR9b)은 모두 개개의 화소 패턴 2개분에 상당하고, 차광영역(SR9a, SR9b)과 패턴형성영역(PFR9a, PFR9b)이 세로방향 및 가로방향으로 교호로 형성되어 있으나, 제8실시형태의 배열에 대하여 상부의 배열 전체를 화소패턴 1개분 우측방향으로 엇갈리게 하고, 하부의 배열 전체를 화소패턴 1개분 좌측방향으로 엇갈리게 하였다. 즉, 도18에 나타낸 것과 같이, 차광영역(SR9a, SSR9b)과 패턴형성영역(PFR9a, PFR9b)이 각각 경사진 방향에서 연속되도록 형성되어 있다.
(8) 제10실시의 형태
도19는 전체 TFT 매트릭스패턴을 좌우 2개의 부분영역으로 분할하여 만들어진 2개의 레티클(RT10a, RT10b)을 나타낸 평면도이다.
양 레티클(RT10a, RT10b)의 m행째로부터 (m+2)행째까지의 3행을 뽑아내고 있다. 또, 전체의 TFT 매트릭스 패턴 중 n-p열째로부터 n열째까지가 각 레티클(RT10a, RT10b)의 경계부(BR10a, BR10b)로 되어 있고, 경계부(BR10a, BR10b) 끼리 겹쳐서 패턴 전사했을 때, 그 겹친 부분이 연결부분으로 된다.
상기의 실시형태와 똑같이, 차광영역(SR10a, SR10b)과 패턴형성영역(PFR10a, PFR10b)이 세로방향 및 가로방향으로 교호로 형성되어 있으나, 상기 실시의 형태와는 달리 하나의 행 내에서 연속되는 차광영역(SR10a, SR10b) 및 패턴형성영역(PFR10a, PFR10b)의 크기가 변화되어 있다. 제10실시의 형태의 경우, 경계부(BR10a, SBR10b)에서의 차광영역(SR10a, SR10b) 및 패턴형성영역(PFR10a, PFR10b)의 크기를, 레티클(RT10a, RT10b)의 경계단에서의 화소패턴 p/2개분에서 차츰 감소시키고, 또 도중부터 증대시켜서 n열째에서 화소패턴 p/2개분으로 되도록 하고 있다.
연결부분을 이와 같은 배열로 함으로써 패틴엇갈림이 있어도 휘도변화가 겉보기에 연속적으로 변화하여, 보다 자연스럽게 보이도록 된다.
이상과 같이, 제7∼제10실시의 형태에 의하면, 레티클의 경계부가 겹쳐서 형성된 연결부에서는, 상이한 패턴형성영역이 뒤섞여져서 형성되어, 상이한 패턴형성영역의 경계가 불명료하게 된다. 따라서, 상이한 패턴형성영역의 사이에서 Cgs의 차이에 의한 휘도차가 있어도 휘도차가 있는 부분의 경계가 불명료하게 되므로 액정장치의 화면상에서 사람의 눈에 표시 불균일이 인식되지 않게 된다.
특히 제7∼제10실시의 형태의 경우도, 경계부에서의 차광영역과 패턴영역중의 적어도 어느 것의 크기를 육안에 의한 패턴해상도 이하가 되도록 함이, 예를 들면 200㎛ 이하로 하는 것이 바람직하다.
이상과 같이, 본 발명에 있어서는, 연결부(제3영역)에 있어서 제1패턴이 배열할 곳에 사전에 하나의 노광마스크에 의해서 미노광영역을 형성해두고, 후에 그곳에 다른 노광마스크에 의해서 제1패턴의 잠상을 형성하고, 그 후 현상하여 패턴을 형성하고 있다.
이에 의해서 패턴의 연결부에 있어서 규칙성을 파괴하지 않고 상이한 노광마스크에 의한 패턴끼리의 경계선을 凹凸시켜 또는 상이한 노광마스크에 의한 패턴을 뒤섞어서 배열시킬 수 있다.
따라서 그 TFT매트릭스장치를 액정표시장치에 적용한 경우, 각 노광마스크에 의한 패턴을 감광성 레지스트막에 전사할 때에 위치맞춤이 엇갈려서 상이한 노광마스크에 의한 패턴영역에서 Cgs가 달라졌을 때에도 각 패턴형성영역끼리의 경계부에서는, Cgs의 차이에 의한 휘도차가 있는 부분이 일직선상으로 배열하지 않고, 또는 그 경계가 불명료하게 된다. 이 때문에 사람의 눈에는 표시 불균일이 인식되지 않아 결과적으로 액정표시장치의 표시 불균일을 억제할 수 있다.
특히, TFT 매트릭스장치의 연결부분에 있어서, 상이한 패턴형성영역의 크기가 육안에 의한 패턴해상도 이하로 되어 있는 경우에는 더 효과적으로 사람의 눈에 표시 불균일이 인식되지 않게 된다.

Claims (13)

  1. 제1 영역과, 제2 영역과, 상기 제1 영역과 상기 제2 영역에 끼여진 제3 영역을 갖는 기판 위에 감광성 레지스트막을 형성하는 공정과,
    제1 노광 마스크를 사용하여 상기 감광성 레지스트막을 노광하고, 이것에 의해, 상기 제1 영역 위의 상기 감광성 레지스트막에 복수의 제1 패턴의 잠상을 규칙적으로 배치 형성함과 동시에, 상기 제3 영역 위의 상기 감광성 레지스트막에 상기 제1 패턴이 들어갈 넓이의 미노광 영역과 적어도 1개의 상기 제1 패턴의 잠상을 형성하는 공정과,
    제2 노광 마스크를 사용하여 상기 감광성 레지스트막을 노광하고, 이것에 의해, 상기 제2 영역 위의 상기 감광성 레지스트막에 복수의 상기 제1 패턴의 잠상을 규칙적으로 배치 형성함과 동시에, 상기 제3 영역 위의 상기 미노광 영역에 상기 제1 패턴의 잠상을 형성하는 공정과,
    상기 감광성 레지스트막을 현상함으로써, 상기 감광성 레지스트막으로 이루어지는 복수의 상기 제1 패턴을 현상화하는 공정과,
    상기 감광성 레지스트막으로 이루어지는 상기 제1 패턴을 마스크에 사용하여, 원하는 막으로 이루어지는 복수의 제2 패턴을 규칙적으로 배열하여 형성하는 공정을 갖고,
    상기 제3 영역에 있어서, 상기 동일한 노광 마스크에 따른 제2 패턴이 1개 또는 2개 이상 연속하여 병행하고, 또한, 상기 제1 노광 마스크에 따른 제2 패턴이1개 또는 2개 이상 연속하여 병행하는 영역과 상기 제2 노광 마스크에 따른 제2 패턴이 1개 또는 2개 이상 연속하여 병행하는 영역은, 가로방향 및 세로방향에 교호로, 또한 규칙적으로 병행하고 있는 것을 특징으로 하는 패턴 형성방법.
  2. 제1항에 기재된 패턴 형성 방법을 이용하여 규칙적으로 병행한 전체의 소스/드레인 전극 및 규칙적으로 병행한 전체의 게이트 전극 중 적어도 어느 하나를 상기 기판 상에 형성하는 공정을 갖는 것을 특징으로 하는 박막 트랜지스터 매트릭스 장치의 제조 방법.
  3. 제2항에 있어서,
    상기 전체의 소스/드레인 전극은, 상기 제1 노광 마스크에 따른 소스/드레인 전극의 열과 상기 제2 노광 마스크에 따른 소스/드레인 전극의 열을 이어 맞추어 형성하는 것을 특징으로 하는 박막 트랜지스터 매트릭스 장치의 제조 방법.
  4. 제2항에 있어서,
    상기 전체의 게이트 전극은, 상기 제1 노광 마스크에 따른 게이트 전극의 열과 상기 제2 노광 마스크에 따른 게이트 전극의 열을 이어 맞추어 형성하는 것을 특징으로 하는 박막 트랜지스터 매트릭스 장치의 제조 방법.
  5. 제2항 내지 제4항 중 어느 하나에 기재된 박막 트랜지스터 매트릭스 장치의제조 방법에 의해 작성된 박막 트랜지스터 매트릭스 장치.
  6. 제2항에 기재된 박막 트랜지스터 매트릭스 장치의 제조 방법을 이용하여 상기 제1 노광 마스크에 따른 소스/드레인 전극의 열과 상기 제2 노광 마스크에 따른 소스/드레인 전극의 열을 이어 맞추어 전체의 소스/드레인 전극을 형성하는 공정과,
    상기 소스/드레인 전극에 접속하는 화소 전극을 형성하는 공정을 갖는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  7. 제6항에 있어서,
    상기 제1 노광 마스크에 따른 소스/드레인 전극의 열과 상기 제2 노광 마스크에 따른 소스/드레인 전극의 열을 이어 맞춘 부분에서 상이한 상기 노광 마스크에 따른 소스/드레인 전극이 1개 또는 2개 이상 연속해서 병행하는 영역 중 적어도 어느 하나의 크기는 육안에 의한 패턴 해상도 이하인 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  8. 제7항에 있어서,
    상기 상이한 노광에 따른 소스/드레인 전극의 열끼리를 이어 맞춘 부분에서 상기 상이한 노광에 따른 소스/드레인 전극이 1개 또는 2개 이상 연속해서 병행하는 영역 중 적어도 어느 하나의 크기는 200㎛ 이하인 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  9. 제6항 내지 제8항 중 어느 한 항에 기재된 액정 표시 장치의 제조 방법에 의해 작성된 액정 표시 장치.
  10. 복수매로 분할하여 형성된 패턴 형성 영역끼리를 상기 복수매의 경계부를 중첩시켜 이어 맞추고, 1개의 전체 패턴을 형성하는 상기 복수매로 이루어지는 1조의 노광 마스크로서,
    상기 각 노광 마스크의 경계부에 상기 패턴 형성 영역과 차광 영역이 혼재하고, 이들은 먼저 전사된 상기 노광 마스크의 경계부에 다른 상기 노광 마스크의 경계부를 중첩시켜 전사했을 때, 상기 먼저 전사된 노광 마스크의 차광 영역에 상기 다른 노광 마스크의 패턴 형성 영역이 전사되고, 또한 상기 먼저 전사된 노광 마스크의 패턴 형성 영역은 상기 다른 노광 마스크의 차광 영역에 의해 덮여져 그대로 남도록 배열되어 있고,
    상기 전체 패턴은 상기 중첩시킨 부분에서 상이한 상기 노광 마스크의 패턴 형성 영역끼리가 세로방향 및 가로방향에 교호로, 또한 규칙적으로 병행하고 있는 것을 특징으로 하는 1조의 노광 마스크.
  11. 제10항에 있어서,
    상기 1개의 전체 패턴을 형성하기 위한 1조의 노광 마스크의 매수는 3매 이상인 것을 특징으로 하는 1조의 노광 마스크.
  12. 제10항 또는 제11항에 있어서,
    상기 전체 패턴은 동일한 형상을 갖는 개개의 패턴이 세로방향 및 가로방향에 병행하고 있는 것을 특징으로 하는 1조의 노광 마스크.
  13. 제12항에 있어서,
    상기 중첩시킨 부분에서 상기 동일한 노광 마스크에 속하는 패턴 형성 영역은, 세로방향 또는 가로방향 또는 그 양방향에 2개 이상의 상기 개개의 패턴이 연속해서 병행하고 있는 것을 특징으로 하는 1조의 노광 마스크.
KR1019960072353A 1995-12-26 1996-12-26 패턴형성방법및액정표시장치의제조방법 KR100387143B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP33959495 1995-12-26
JP95-339594 1995-12-26

Publications (2)

Publication Number Publication Date
KR970048753A KR970048753A (ko) 1997-07-29
KR100387143B1 true KR100387143B1 (ko) 2004-02-05

Family

ID=18328962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960072353A KR100387143B1 (ko) 1995-12-26 1996-12-26 패턴형성방법및액정표시장치의제조방법

Country Status (3)

Country Link
US (1) US5795686A (ko)
KR (1) KR100387143B1 (ko)
TW (1) TW344129B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100502797B1 (ko) * 1997-12-01 2005-10-19 삼성전자주식회사 액정 표시 장치 및 그의 제조 방법
KR100502794B1 (ko) * 1997-12-06 2005-10-14 삼성전자주식회사 액정 표시 장치의 패널 제조 방법
US6136509A (en) * 1998-06-05 2000-10-24 Creo Srl Method of exposing thermoresist
US6387597B1 (en) 1998-06-05 2002-05-14 Creo Srl Method for exposing features on non-planar resists
US6593064B1 (en) 1998-06-19 2003-07-15 Creo Inc. High resolution optical stepper
US6590635B2 (en) 1998-06-19 2003-07-08 Creo Inc. High resolution optical stepper
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2001154371A (ja) * 1999-11-30 2001-06-08 Nikon Corp 回路デバイスや表示デバイスの製造方法、及び大型ディスプレー装置
KR100629174B1 (ko) * 1999-12-31 2006-09-28 엘지.필립스 엘시디 주식회사 박막트랜지스터 기판 및 그의 제조방법
JP4619508B2 (ja) * 2000-09-27 2011-01-26 シャープ株式会社 パターン形成方法、薄膜トランジスタマトリクス基板の製造方法および露光マスク
US6998198B2 (en) 2001-11-30 2006-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Contact hole printing by packing and unpacking
FR2843462B1 (fr) * 2002-08-06 2004-09-24 Thales Sa Procede de fabrication d'une matrice active, dispositifs de visualisation electro-optiques et masque correspondant
JP4372576B2 (ja) * 2003-03-19 2009-11-25 シャープ株式会社 露光マスクおよびパターン露光方法
TWI225961B (en) 2003-11-17 2005-01-01 Au Optronics Corp Method of fabricating a liquid crystal display
KR101068285B1 (ko) * 2004-09-13 2011-09-28 엘지디스플레이 주식회사 액정표시장치 노광 마스크 패턴 및 노광 방법
KR100925984B1 (ko) * 2004-10-26 2009-11-10 엘지디스플레이 주식회사 액정표시장치 제조방법
KR100741110B1 (ko) * 2006-02-15 2007-07-19 삼성에스디아이 주식회사 광 파이버 및 플라즈마 디스플레이 패널의 전극 형성 방법
JP2009145681A (ja) * 2007-12-14 2009-07-02 Hitachi Displays Ltd 表示装置の製造方法
JP5879575B2 (ja) 2011-09-02 2016-03-08 株式会社Ｊｏｌｅｄ 表示パネルの製造方法
US20160048015A1 (en) * 2014-08-13 2016-02-18 Pixtronix, Inc. Displays having reduced optical sensitivity to aperture alignment at stepper field boundary

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01108527A (ja) * 1987-10-22 1989-04-25 Fujitsu Ltd 薄膜トランジスタマトリクスの製造方法
JPH03236216A (ja) * 1990-02-14 1991-10-22 Toshiba Corp 半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5286584A (en) * 1989-12-20 1994-02-15 U.S. Philips Corporation Method of manufacturing a device and group of masks for this method
US5298761A (en) * 1991-06-17 1994-03-29 Nikon Corporation Method and apparatus for exposure process
KR0128828B1 (ko) * 1993-12-23 1998-04-07 김주용 반도체 장치의 콘택홀 제조방법
US5437946A (en) * 1994-03-03 1995-08-01 Nikon Precision Inc. Multiple reticle stitching for scanning exposure system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01108527A (ja) * 1987-10-22 1989-04-25 Fujitsu Ltd 薄膜トランジスタマトリクスの製造方法
JPH03236216A (ja) * 1990-02-14 1991-10-22 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US5795686A (en) 1998-08-18
TW344129B (en) 1998-11-01
KR970048753A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
KR100387143B1 (ko) 패턴형성방법및액정표시장치의제조방법
JP3375966B2 (ja) 表示素子及びその製造方法
US5945256A (en) Exposing methods in photolithography used for manufacturing a liquid crystal display
KR100686239B1 (ko) 액정 표시 장치용 기판 및 그 제조 방법
JP2005018079A (ja) 薄膜トランジスタ表示板及びこれを含む液晶表示装置
JPH09236930A (ja) パターン形成方法、一組の露光マスク、薄膜トランジスタマトリクス装置及びその製造方法、液晶表示装置及びその製造方法
JP2541742B2 (ja) 薄膜構造体製造方法
JPH09179141A (ja) 液晶表示パネル
JP2000066235A (ja) 液晶表示装置およびその製造方法
US7279257B2 (en) Pattern forming method, method of manufacturing thin film transistor substrate, method of manufacturing liquid crystal display and exposure mask
KR100658123B1 (ko) 패턴 형성 방법, 박막트랜지스터 매트릭스 기판의 제조방법 및 노광 마스크
JP2004133200A (ja) 露光用マスク及びそれを用いた液晶表示装置の製造方法
KR100529575B1 (ko) 액정 표시 장치의 기판 제조 방법
KR0182053B1 (ko) 액정 표시 장치
JP2005189451A (ja) カラーフィルタ基板
KR100771358B1 (ko) 액정 표시 장치
KR100560978B1 (ko) 노광 방법 및 이를 이용한 액정 표시 패널의 제조 방법
JP4559590B2 (ja) 基板の製造方法
JP2003156831A (ja) マスク、マスクの製造方法、及びマスクの製造装置
JP2688816B2 (ja) マトリクス型表示装置の製造方法
KR100949498B1 (ko) 액정표시장치용 마스크 및 이를 이용한 액정표시장치의노광 방법
JPH09120081A (ja) 液晶表示装置及び液晶表示装置の製造方法
KR0169358B1 (ko) 스티치 현상을 보정할 수 있는 게이트와 소스/드레인 간의 오버랩 배열
KR101028996B1 (ko) 분할구동 액정표시장치용 어레이 기판 및 그 제조 방법
JP2003315831A (ja) 薄膜トランジスタマトリクス装置の製造方法、液晶表示装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20000114

Effective date: 20010730

Free format text: TRIAL NUMBER: 2000101000069; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20000114

Effective date: 20010730

S901 Examination by remand of revocation
E902 Notification of reason for refusal
N231 Notification of change of applicant
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee