KR100385041B1 - Eeprom 메모리 셀 및 그 제조 방법 - Google Patents
Eeprom 메모리 셀 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100385041B1 KR100385041B1 KR10-2000-0000013A KR20000000013A KR100385041B1 KR 100385041 B1 KR100385041 B1 KR 100385041B1 KR 20000000013 A KR20000000013 A KR 20000000013A KR 100385041 B1 KR100385041 B1 KR 100385041B1
- Authority
- KR
- South Korea
- Prior art keywords
- memory cell
- region
- gate
- eeprom memory
- drain region
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 229920005591 polysilicon Polymers 0.000 claims abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 230000008859 change Effects 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 21
- 238000010438 heat treatment Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 239000002784 hot electron Substances 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- -1 oxy nitride Chemical class 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
- H01L29/7885—Hot carrier injection from the channel
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/02—Structural aspects of erasable programmable read-only memories
- G11C2216/10—Floating gate memory cells with a single polysilicon layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명의 제1 목적은 1층의 폴리실리콘에 의해 구성되는 메모리 셀로 함으로써 제조 공정을 간단하게 하여 생산성을 향상시킴과 함께 메모리 셀의 저 비용화를 꾀하는 것이며, 본 발명의 제2 목적은 메모리 셀을 단순한 구조로 함과 함께 메모리 셀의 면적을 작게 함으로써 고도의 집적화를 꾀하는 것이다. 또한, 본 발명의 제3 목적은 DHE(Drain Channel Hot Electron) 및 GIDL(Gate Induced Drain Leakage)을 이용하여 미세화를 꾀하는 것이다.
EEPROM 메모리 셀(10)에 있어서, 기판(12)과, 그 기판(12)의 표면에 형성된 소스 영역(14) 및 드레인 영역(16)과, 이들 소스 영역(14)과 드레인 영역(16) 간의 기판(12)의 표면에 형성된 채널 영역(18)과, 이 채널 영역(18) 상에 소스 영역(14)과 드레인 영역(16)의 일부와 중첩되는 위치에 형성된 게이트 산화막(20)과, 이 산화막(20) 상에 형성된 폴리실리콘을 함유하는 게이트(22)를 포함하는 EEPROM 메모리 셀(10)을 구성하였다.
Description
본 발명은 EEPROM 메모리 셀 및 그 제조 방법에 관한 것으로서, 특히 신규한 EEPROM 메모리 셀에 관한 것이다.
도 10에 도시한 바와 같이, 대용량 플래시 EEPROM 메모리(1)의 셀 구조는 2층의 폴리실리콘 (다결정 실리콘)으로 이루어지는 게이트(2, 3)를 사용한 스택형 MOSFET (이하, CGFET)가 주류이다. 그 구조에서의 전하 축적부는 플로팅 게이트(2)이며, 터널 산화막(4)을 통하여 전자의 주입·방출을 행하는 방식이 일반적이다. 이 구조는 2층의 폴리실리콘으로 이루어지는 게이트(2, 3)를 구비하고 있기 때문에, 제조 공정이 복잡해진다. 더구나, 제조 방법이 복잡하기 때문에 신뢰성의 확보를 어렵게 하고 있다.
한편, 도 11에 도시한 바와 같이, 1층의 폴리실리콘으로 이루어지는 게이트를 구비한 대표적인 디바이스로서, NMOS형의 메모리 셀(5)이 있다. NMOS형의 메모리 셀(5)은 폴리실리콘으로 이루어지는 2개의 게이트(6, 7)를 구비하고, 게이트 절연막으로서 실리콘·나이트라이드(Si3N4)층(8)과 얇은 실리콘 열산화막(9)을 이용하고 있으며, 터널 효과에 의해 나이트라이드층(8)과 실리콘 열산화막(9)의 계면 근방에 형성되는 트랩에 전하를 축적시켜서 기록·소거를 행하는 메모리 셀이다. 이 메모리 셀은 2개의 게이트(6, 7)를 평면 방향으로 구비하고 있기 때문에, 메모리 셀의 면적이 넓어져 고도의 집적에 제약이 있다고 하는 문제점이 있었다.
또, 본 출원인이 출원 전에 선행 기술을 조사한 바, 이 종류의 NMOS형 메모리 셀을 개량한 것인 일본 특허 공개 공보 평8-506693호 (PCT/US93/05669)에 개시된 발명을 발견하였다. 이 발명은, 도 12에 도시한 바와 같이, 단층의 다결정 실리콘층을 가지는 플래시 EEPROM 셀(130)에 관한 것이며, 이 셀(130)은 (액세스) 트랜지스터(158)와 EEPROM 트랜지스터(162)를 구비하는 구조를 하고 있다. 그리고, EEPROM 트랜지스터(162)는 플로팅 게이트(160)와 제어 게이트(142)를 구비하여, 플로팅 게이트(160)에 전하를 축적하는 전술한 메모리 셀과 마찬가지의 구성을 하고 있다. 이 플래시 EEPROM 셀(130)은 액세스 트랜지스터(158)와 EEPROM 트랜지스터(162) 및 컨덴서(170)를 구성하는 제어 게이트(142)를 평면적으로 배치하고 있기 때문에, 종래의 EEPROM 메모리 셀보다 넓은 집적 면적을 필요로 하여, 고밀도화가 불가능하다는 문제가 있었다.
그런데, 이 플래시 EEPROM 셀(130)은 (액세스) 트랜지스터(158)와 EEPROM 트랜지스터(162)를 구비하는 구조이다. 또한, 선행의 플래시 EEPROM 셀(130)은 플로팅 게이트(160)와 제어 게이트(142)를 구비하고 플로팅 게이트(160)에 전하를 축적하는 것으로 하고 있다.
본 발명의 제1 목적은 1층의 폴리실리콘에 의해 구성되는 게이트 구조를 가지는 메모리 셀로 함으로써, 제조 공정을 간단히 하여, 생산성을 향상시킴과 함께, 메모리 셀의 저 비용화를 꾀하는 것이다.
본 발명의 제2 목적은 메모리 셀을 단순한 구조로 함과 함께 메모리 셀의 면적을 작게 함으로써 고도의 집적화를 꾀하는 것이다.
본 발명의 제3 목적은 DHE(Drain Channel Hot Electron) 및 GIDL(Gate Induced Drain Leakage)을 이용하여 메모리 셀의 미세화를 꾀하는 것이다.
그래서, 본 발명자는 상기 목적을 달성하기 위해서 연구를 거듭한 결과, 본 발명에 이른 것이며, 본 발명의 EEPROM 메모리 셀이 요지로 하는 바는, 기판의 표면에 형성된 소스 영역 및 드레인 영역과, 이들 영역 간의 기판의 표면에 형성된 채널 영역과, 그 채널 영역 상에 형성된 게이트 산화막과 게이트를 포함하는 MOSFET 구조로 구성되며, 메모리로서 동작되게 된다. 이 EEPROM 메모리 셀의 전하 축적부는 드레인 영역 근방의 터널 산화막이며, GIDL을 발생시키기 쉽게 하기 위해서, 드레인 영역과 게이트 산화막 (게이트)과의 중첩이 커지도록 형성되어 있는 것이 바람직하다. 이 EEPROM 메모리 셀은 열 전자를 게이트 산화막에 트랩시킴으로써 기록되며 홀을 게이트 산화막에 주입함으로써 소거된다. 또한, 이 EEPROM 메모리 셀의 판독은 게이트에 네거티브 전압을 인가하여 드레인 영역의 GIDL의 변화를 관측하여 행해진다.
도 1은 본 발명에 따른 EEPROM 메모리 셀의 실시예를 나타내는 단면 모식도.
도 2는 본 발명에 따른 EEPROM 메모리 셀의 다른 실시예를 나타내는 단면 모식도.
도 3은 본 발명에 따른 EEPROM 메모리 셀의 또 다른 실시예를 나타내는 단면 모식도.
도 4는 도 1에 도시하는 EEPROM 메모리 셀의 평면 모식도.
도 5의 (a)는 본 발명에 따른 EEPROM 메모리 셀에 의한 기록 동작, (b)는 소거 동작, (c)는 판독 동작을 설명하기 위한 도면.
도 6은 본 발명에 따른 EEPROM 메모리 셀의 기록·소거 후의 판독 전류를 나타내는 도면.
도 7은 본 발명에 따른 EEPROM 메모리 셀의 기록 특성을 나타내는 도면.
도 8은 본 발명에 따른 EEPROM 메모리 셀의 소거 특성을 나타내는 도면.
도 9는 본 발명에 따른 EEPROM 메모리 셀의 기록·소거 내성을 나타내는 도면.
도 10은 종래의 플래시 EEPROM 메모리 셀을 나타내는 단면 모식도.
도 11은 종래의 NMOS형 메모리 셀을 나타내는 단면 모식도.
도 12는 종래의 다른 NMOS형 메모리 셀을 나타내는 도면이며, (a)는 평면 모식도, (b)는 단면 모식도.
<도면의 주요 부분에 대한 부호의 설명>
10, 24, 28 : EEPROM 메모리 셀
12 : 기판 (p형 실리콘 기판 또는 p웰)
14 : 소스 영역
16, 26 : 드레인 영역
18 : 채널 영역
20 : 게이트 산화막
22 : 게이트
30 : P+층
다음에, 본 발명에 따른 EEPROM 메모리 셀과 그 제조 방법의 실시예를 도면에 기초하여 상세히 설명한다.
도 1에 도시한 바와 같이, 본 실시예에 따른 EEPROM 메모리 셀(10)은 기판(12)과, 그 기판(12)의 표면에 형성된 소스 영역(14) 및 드레인 영역(16)과, 이들 소스 영역(14)과 드레인 영역(16) 간의 기판(12)의 표면에 형성된 채널 영역(18)과, 그 채널 영역(18) 상에 소스 영역(14)과 드레인 영역(16)의 일부와 중첩되는 위치에 형성된 게이트 산화막(20)과, 그 게이트 산화막(20) 상에 형성된 폴리실리콘를 함유하는 게이트(22)를 구비하여 구성되어 있다.
보다 상세히 설명하면, 기판(12)은 p형 실리콘 기판이 바람직하지만, n형 실리콘 기판을 이용하는 경우는, 그 n형 기판 상에 p웰층을 형성한 것이 이용된다.이 기판(12)의 표면에는 거의 대칭인 2개의 n+영역으로 이루어지는 소스 영역(14) 및 드레인 영역(16)이 이온 주입에 의해서 형성되어 있다. 이 이온 주입은 게이트 산화막(20)과 게이트(22)를 형성한 후에 행해지며, 게이트(22) [게이트 산화막(20)]와, n+영역 즉 소스 영역(14) 및 드레인 영역(16)의 일부와의 중첩은 불순물 이온의 확산에 의해서 생기는 것이다.
게이트 산화막(20)은 실리콘 기판(12)의 표면을 열산화시켜서 형성한 실리콘 열산화막, 혹은 소정의 가스 예를 들면 N2O 가스의 존재 하에서 열산화시켜서 형성한 복합 열산화막이나 나이트라이드막, 옥시 나이트라이드막 등을 사용하는 것이 바람직하다. 또한, 게이트(22)는 이 산화막 상에 폴리실리콘막을 퇴적한 후, 포토 에칭에 의해 폴리 실리콘막과 산화막을 소정의 패턴으로 형성하여 게이트(22) 및 게이트 산화막(20)을 얻을 수 있다.
이와 같이 하여 제조된 EEPROM 메모리 셀(10)은 1층의 다결정 실리콘만으로 이루어지는 MOSFET와 동일 구조를 하고 있다. 이 구조의 EEPROM 메모리 셀(10)이 메모리 셀로서 동작하기 위해서는 기록·소거·판독이 가능한 것이 필요하다.
우선, EEPROM 메모리 셀(10)의 기록 동작은, 소스 영역(14)의 전위 Vs를 그라운드에 유지한 채로, 드레인 영역(16) 및 게이트(22)의 전위 Vd, Vg를 각각 고전압으로 함으로써 행해진다. 그 결과, 열 전자가 채널 영역(18)으로부터 게이트 산화막(20) 중의 드레인 영역(16) 근방부에 트랩되게 된다.
또한, EEPROM 메모리 셀(10)의 소거 동작은, 게이트(22)의 전위 Vg를 그라운드에 유지하거나 혹은 네거티브 전압으로 하고, 드레인 영역(16)의 전위 Vd를 고전압으로 하는 한편, 소스 영역(14)의 전위 Vs를 개방(open)으로 함으로써 행해진다. 그 메카니즘은 드레인 영역(16)에 고전압을 인가하면, 드레인 영역(16)의 게이트(22) 바로 하부에서, 밴드간 터널 현상에 의해 홀이 생기며, 그 홀이 기판(12)에서의 전계로 가속되며, 애벌란시 브레이크 다운 (애벌란시 항복)을 일으킨다. 그 결과, 핫 홀(hot holes)이 발생하여 게이트 산화막(20) 중에 주입된다. 이에 따라, 게이트 산화막(20) 중의 트랩되어 있던 전자가 전기적으로 중화된다.
다음에, EEPROM 메모리 셀(10)의 판독 동작은, 게이트(22)의 전위 Vg를 네거티브 전압으로 하고, 드레인 영역(16)의 전위 Vd를 고전압으로 하는 한편, 소스 영역(14)의 전위 Vs를 개방으로 하거나 혹은 그라운드로 유지함으로써, 드레인 영역(16)에서 생기는 GIDL에 의한 드레인 전류 Id의 변화를 판독함으로써 행해진다. 이 드레인 전류 Id를 변화시키는 GIDL은 게이트 산화막(20) 중의 전하에 지배되며, 전자가 트랩되어 있던 경우에는 수 100㎀ 이상, 소거되어 있던 경우에는 수 ㎀가 되며, 기록·소거 전후에 2자릿수의 전류차가 얻어진다. 그래서, 실제의 플래시 EEPROM 메모리 셀(10)에서는 이 GIDL에 의한 드레인 전류차를 센스 앰프에 의해 증폭하고 비트 정보의 0 또는 1을 구별할 수 있다.
이상의 구성에 따른 EEPROM 메모리 셀(10)은 1층의 폴리실리콘에 의해 구성되는 게이트(22)를 구비할 뿐의 단순한 구조의 메모리 셀이기 때문에, 제조 공정이가 간단하고, 생산성을 향상시킬 수 있으며, 메모리 셀의 저 비용화를 꾀하는 것이 가능하다. 또한, EEPROM 메모리 셀(10)은 게이트(22)가 1개뿐이기 때문에, 메모리 셀의 면적을 작게 할 수 있으며 고도의 집적화를 꾀할 수 있다. 예를 들면, 종래의 스택형의 메모리 셀에 비해, EEPROM 메모리 셀의 면적은 약 8∼9할이 된다. 또한, 이 EEPROM 메모리 셀(10)의 동작은 기록에는 DHE(Drain Channel Hot Electron)를, 소거에는 DHI(Drain Hole Injection)를, 판독에는 GIDL(Gate Induced Drain Leakage)의 변화를 이용하는 것이며, 셀의 구조 상 특수한 구성을 필요로 하지 않는다. 이 때문에 메모리 셀의 미세화에 유리해진다.
이상, 본 발명의 기본 구성에 따른 EEPROM 메모리 셀의 실시예를 설명하였지만, 본 발명은 상술한 형태에 한정되는 것은 아니다.
예를 들면, 도 2에 도시한 바와 같이, EEPROM 메모리 셀(24)은 게이트(22)와 드레인 영역(26)의 일부와의 중첩이 게이트(22)와 소스 영역(14)의 일부와의 중첩보다 크게 된 구조로 하는 것이 바람직하다. 게이트(22)와 드레인 영역(26)의 일부와의 중첩을 크게 함으로써, 드레인 영역(26)은 GIDL을 발생하기 쉬워지며 메모리 셀(24)로서의 성능이 향상된다.
이러한 구성의 EEPROM 메모리 셀(24)은 다음과 같이 하여 제조된다. 즉, 우선 통상적인 방법에 의해, 기판(12) 상에 게이트 산화막(20)과 게이트(22)를 형성하는 단계를 거친 후, 그 기판(12)에 직각 방향으로부터 이온을 주입하여, 소스 영역(14) 및 드레인 영역(16)을 형성하는 단계를 행한다. 계속해서, 그 기판(12)의 드레인 영역(16)에 경사 방향으로부터 적어도 게이트(22)와 드레인 영역(26)과의 중첩 부분을 목표로 하여 이온을 주입하는 단계를 행함으로써, 게이트(22)와 드레인 영역(26)의 일부와의 중첩을 크게 할 수 있다.
또한, 게이트(22)와 드레인 영역(26)의 일부와의 중첩은 거의 동일한 정도이어도 좋고, 전술한 바와 마찬가지로 하여 기판(12)에 드레인 영역(16)측에서부터 경사 방향으로 이온을 주입하는 단계를 행함으로써 드레인 영역(16)에 소스 영역보다 고농도로 도핑된 확산층을 형성하도록 하여도 좋다. 이 경우에서도, 드레인 영역(26)은 GIDL을 발생하기 쉬워지며 메모리 셀(24)로서의 성능이 향상된다.
다음에, 도 3에 도시한 바와 같이, 이 EEPROM 메모리 셀(28)은 기판(12)과 소스 영역(14) 및 드레인 영역(16)간에 P+층(30) 또는 P-층을 형성하는 것도 바람직하다. 이 P+층(30) 또는 P-층은 적어도 드레인 영역(16)과 기판(12)간에 형성되어 있으면 된다. P+층(30) 또는 P-층은 공지의 방법에 의해서 형성할 수 있다. P+층(30) 또는 P-층을 형성함으로써, 쇼트 채널 효과를 억제하고, 또한 열 전자의 발생 효율을 상승시킬 수 있다.
이상, 본 발명에 따른 EEPROM 메모리 셀과 그 제조 방법을 도면에 기초하여 설명하였지만, 본 발명은 이 기본 구조를 기초로 한층 더 개량을 실시하는 것이 가능하다. 그 외, 상술한 실시예를 적절하게 조합하여 실시할 수 있는 등, 본 발명은 그 취지를 일탈하지 않는 범위 내에서 당업자의 지식에 기초하여 여러가지 개량, 수정, 변형을 가한 형태로 실시할 수 있는 것이다.
[실시예]
도 1 및 도 4에 도시한 구조의 EEPROM 메모리 셀을 형성하였다. 실리콘 기판(12)을 이용하여 열산화에 의해 게이트 산화막(20)을 형성하였다. 게이트 산화막(20)의 막 두께는 100Å이었다. 또한, 게이트(22)로서 폴리실리콘을 퇴적시킨 후 소정의 패턴으로 형성하였다. 그 후, 게이트(22)를 마스크로 하여 통상적인 방법대로 이온을 주입하여 소스 영역(14) 및 드레인 영역(16)을 형성하였다. 형성된 채널 영역(18)의 채널폭 W는 0.7㎛이며 채널 길이 L은 0.8㎛이었다.
얻어진 EEPROM 메모리 셀(10)에 대하여 기록 후의 판독 전류 특성을 조사하였다. 도 5의 (a)에 도시한 바와 같이, 게이트(22)에 9V, 드레인 영역(16)에 6V를 인가함과 함께 소스 영역(14)을 접지하는 기록 동작을 100㎲에서 1회 행하였다. 그 후, 도 5의 (c)에 도시한 바와 같이, 소스 영역(14)을 개방으로 함과 함께 드레인 영역(16)에 3V를 인가하고, 게이트(22)에 0.0V, -1.0V, -2.0V, -3.0V를 순서대로 인가하여 판독 전류 (드레인 전류) Id를 측정하였다. 그 결과를 도 6에 도시한 바와 같이, 게이트 전압 Vg를 보다 큰 네거티브 전압으로 함으로써 보다 큰 판독 전류 Id가 얻어졌다.
또한, 얻어진 EEPROM 메모리 셀(10)에 대하여, 소거 후의 판독 전류 특성을 조사하였다. 도 5의 (b)에 도시한 바와 같이, 게이트(22)를 접지하고, 드레인 영역(16)에 8.5V, 100㎲의 전압 펄스에 의해 홀을 주입하였다. 그 후, 상술한 바와 마찬가지로, 도 5의 (c)에 도시한 바와 같이, 소스 영역(14)을 개방으로 함과 함께 드레인 영역(16)에 3V를 인가하고, 게이트(22)에 0.0V, -1.0V, -2.0V, -3.0V를 순서로 인가하여 판독 전류 Id를 측정하였다. 그 결과를 도 6에 도시한 바와 같이, 게이트(22)에 인가하는 전압에 상관없이 거의 일정한 값이었다
다음에, 얻어진 EEPROM 메모리 셀(10)에 대하여 기록 특성을 조사하였다. 전술한 도 5의 (a)에 도시한 조건에서 기록 동작을 5㎲에서 5회 행하였다. 1회 기록 동작을 행할 때마다 판독 동작을 행하고, 판독 전류 Id를 측정하였다. 판독 동작의 조건은, 소스 영역(14)을 개방으로 함과 함께 드레인 영역(16)에 3V를 인가하고, 게이트(22)에 -3V를 인가하였다. 그 결과를 도 7에 도시한 바와 같이, 기록 횟수가 증가할 때마다, 판독 전류 Id가 증가하고 있으며, 기록이 정상적으로 행해지고 있는 것을 나타내고 있다.
또한, 얻어진 EEPROM 메모리 셀(10)에 대하여 소거 특성을 조사하였다. 전술한 도 5의 (b)에 도시한 조건에서 소거 동작을 10㎲에서 7회 행하였다. 1회 소거 동작을 행할 때마다 판독 동작을 행하여 판독 전류 Id를 측정하였다. 판독 동작의 조건은 소스 영역(14)을 개방으로 함과 함께 드레인 영역(16)에 3V를 인가하고 게이트(22)에 -3V를 인가하였다. 그 결과를 도 8에 도시한 바와 같이, 소거를 행할 때마다 판독 전류 Id가 감소하고 있으며, 소거가 정상적으로 행해지고 있는 것을 나타내고 있다.
또한, 얻어진 EEPROM 메모리 셀(10)에 대하여, 기록·소거 내성을 조사하였다. 기록 동작과 소거 동작을 교대로 반복하여, 소정 횟수 기록하였을 때 판독 동작을 행하여 판독 전류 Id를 측정하고, 계속하여 소정 횟수 소거하였을 때 판독 동작을 행하여 판독 전류 Id를 측정하였다. 기록 동작, 소거 동작 및 판독 동작의 조건은 전술한 바와 마찬가지였다. 그 결과를 도 9에 도시한 바와 같이, 기록 동작 후의 판독 전류 Id가 증가하고 있지만, 측정을 행한 100회까지의 결과로부터는기록·소거 내성에 관하여 실용상 문제는 없다고 판단된다.
다음에, 얻어진 EEPROM 메모리 셀(10)에 대해서 데이타 유지 특성을 조사하였다. 데이타 유지 특성은, 메모리 셀(10)에 기록을 행한 후, 그 메모리 셀(10)을 250℃에서 30분간 가열하고, 그 가열 전후에서의 판독 전류의 변화를 조사하였다. 그 결과를 표 1에 나타낸다. 또, 비교예로서 종래의 스택형 EEPROM의 전하 유지 특성과 함께 나타내고 있다. 250℃, 30분의 고온 방치 특성 결과는 양호하였다.
가열 전 | 가열 후 | 가열 후/가열 전 | |
실시예 1 | 199㎀ | 197㎀ | -1.0% |
실시예 2 | 223㎀ | 220㎀ | -1.3% |
비교예 1 | 3.87V | 3.79V | -2.1% |
비교예 2 | 4.00V | 3.93V | -1.8% |
이상의 데이타로부터, 본 발명에 따른 EEPROM 메모리 셀은 가장 기본적인 메모리 셀로서의 동작이 확인되었다.
본 발명의 EEPROM 메모리 셀은, 기판의 표면에 형성된 소스 영역 및 드레인 영역과, 이들 영역 간의 기판의 표면에 형성된 채널 영역과, 그 채널 영역 상에 형성된 게이트 산화막과, 그 게이트 산화막 상에 형성된 폴리실리콘을 함유하는 게이트를 포함하는 MOSFET 구조로 하고 있으며, 1층의 폴리실리콘에 의해 구성되는 메모리 셀이기 때문에, 제조 공정을 간단하게 할 수 있어, 생산성을 향상시킴과 함께, 메모리 셀의 저비용화를 꾀할 수 있다.
또한, 본 발명의 EEPROM 메모리 셀은 단순한 구조이며, 더구나 게이트가 평면적이라도 1개밖에 없기 때문에, 미세화에 유리하며, 메모리 셀의 면적을 작게 할수 있어 고도의 집적화를 꾀할 수 있다.
Claims (12)
- EEPROM 메모리 셀에 있어서,기판과,상기 기판의 표면에 형성된 소스 영역 및 드레인 영역과,상기 소스 영역과 드레인 영역간의 상기 기판의 표면에 형성된 채널 영역과,상기 채널 영역 상에 상기 소스 영역 및 상기 드레인 영역의 일부와 중첩되도록 형성된 게이트 산화막과,상기 게이트 산화막 상에 형성된 폴리실리콘을 함유하는 1층의 게이트를 포함하며,기록 동작은 상기 드레인 영역 근방의 상기 게이트 산화막 중에 전자를 트랩시킴으로써 행해지고,판독 동작은, 상기 게이트에 네거티브 전압을 인가하여, 상기 드레인 영역에서 발생하는 GIDL(Gate Induced Drain Leakage)에 의한 드레인 전류의 변화를 판독함으로써 행해지는 EEPROM 메모리 셀.
- 제1항에 있어서, 상기 게이트 산화막과 상기 드레인 영역의 일부와 중첩된 영역은 상기 게이트 산화막과 상기 소스 영역의 일부와의 중첩 영역보다 큰 EEPROM 메모리 셀.
- 제1항에 있어서, 상기 드레인 영역은 상기 소스 영역 내의 확산층보다 고농도로 도핑된 확산층을 포함하는 EEPROM 메모리 셀.
- 제1항에 있어서, 상기 소스 영역 및 드레인 영역은 n+층에 의해 형성되어 있는 EEPROM 메모리 셀.
- 제4항에 있어서, 적어도 상기 드레인 영역과 상기 기판간에 P+층 또는 P-층이 형성되는 EEPROM 메모리 셀.
- 삭제
- 삭제
- 제1항에 있어서, 상기 게이트 산화막은, 실리콘 기판의 표면을 열산화시켜 형성된 실리콘 열산화막, 또는 소정의 가스의 존재 하에서 상기 기판의 표면을 열산화시켜 형성된 복합 열산화막인 EEPROM 메모리 셀.
- 삭제
- 제1항에 있어서, 소거 동작은, 드레인 영역 근방의 상기 게이트 산화막 중에 홀을 주입하여, 트랩되어 있는 전자를 중화시킴으로써 행해지는 EEPROM 메모리 셀.
- 삭제
- 삭제
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11005037A JP2000208647A (ja) | 1999-01-12 | 1999-01-12 | Eepromメモリセル及びその製造方法 |
JP1999-005037 | 1999-01-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000053369A KR20000053369A (ko) | 2000-08-25 |
KR100385041B1 true KR100385041B1 (ko) | 2003-06-18 |
Family
ID=11600263
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2000-0000013A KR100385041B1 (ko) | 1999-01-12 | 2000-01-03 | Eeprom 메모리 셀 및 그 제조 방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6222766B1 (ko) |
JP (1) | JP2000208647A (ko) |
KR (1) | KR100385041B1 (ko) |
TW (1) | TW463374B (ko) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6724655B2 (en) * | 2000-06-22 | 2004-04-20 | Progressant Technologies, Inc. | Memory cell using negative differential resistance field effect transistors |
US6559470B2 (en) | 2000-06-22 | 2003-05-06 | Progressed Technologies, Inc. | Negative differential resistance field effect transistor (NDR-FET) and circuits using the same |
US6594193B2 (en) | 2000-06-22 | 2003-07-15 | Progressent Technologies, Inc. | Charge pump for negative differential resistance transistor |
JP4770061B2 (ja) * | 2001-05-31 | 2011-09-07 | ソニー株式会社 | 不揮発性半導体記憶装置、および、その製造方法 |
US7453083B2 (en) * | 2001-12-21 | 2008-11-18 | Synopsys, Inc. | Negative differential resistance field effect transistor for implementing a pull up element in a memory cell |
US6956262B1 (en) | 2001-12-21 | 2005-10-18 | Synopsys Inc. | Charge trapping pull up element |
US6567292B1 (en) | 2002-06-28 | 2003-05-20 | Progressant Technologies, Inc. | Negative differential resistance (NDR) element and memory with reduced soft error rate |
US6864104B2 (en) * | 2002-06-28 | 2005-03-08 | Progressant Technologies, Inc. | Silicon on insulator (SOI) negative differential resistance (NDR) based memory device with reduced body effects |
US6912151B2 (en) * | 2002-06-28 | 2005-06-28 | Synopsys, Inc. | Negative differential resistance (NDR) based memory device with reduced body effects |
US6847562B2 (en) * | 2002-06-28 | 2005-01-25 | Progressant Technologies, Inc. | Enhanced read and write methods for negative differential resistance (NDR) based memory device |
US7098472B2 (en) * | 2002-06-28 | 2006-08-29 | Progressant Technologies, Inc. | Negative differential resistance (NDR) elements and memory device using the same |
US6853035B1 (en) | 2002-06-28 | 2005-02-08 | Synopsys, Inc. | Negative differential resistance (NDR) memory device with reduced soft error rate |
US7095659B2 (en) * | 2002-06-28 | 2006-08-22 | Progressant Technologies, Inc. | Variable voltage supply bias and methods for negative differential resistance (NDR) based memory device |
US6795337B2 (en) | 2002-06-28 | 2004-09-21 | Progressant Technologies, Inc. | Negative differential resistance (NDR) elements and memory device using the same |
FR2846464A1 (fr) * | 2002-10-29 | 2004-04-30 | St Microelectronics Sa | Point memoire, son procede de programmation et son procede de lecture, et circuit integre incorporant de tels points memoire |
US6806117B2 (en) * | 2002-12-09 | 2004-10-19 | Progressant Technologies, Inc. | Methods of testing/stressing a charge trapping device |
US7012833B2 (en) * | 2002-12-09 | 2006-03-14 | Progressant Technologies, Inc. | Integrated circuit having negative differential resistance (NDR) devices with varied peak-to-valley ratios (PVRs) |
US6849483B2 (en) * | 2002-12-09 | 2005-02-01 | Progressant Technologies, Inc. | Charge trapping device and method of forming the same |
US6980467B2 (en) * | 2002-12-09 | 2005-12-27 | Progressant Technologies, Inc. | Method of forming a negative differential resistance device |
US6812084B2 (en) * | 2002-12-09 | 2004-11-02 | Progressant Technologies, Inc. | Adaptive negative differential resistance device |
US6979580B2 (en) * | 2002-12-09 | 2005-12-27 | Progressant Technologies, Inc. | Process for controlling performance characteristics of a negative differential resistance (NDR) device |
US7005711B2 (en) * | 2002-12-20 | 2006-02-28 | Progressant Technologies, Inc. | N-channel pull-up element and logic circuit |
US6979857B2 (en) * | 2003-07-01 | 2005-12-27 | Micron Technology, Inc. | Apparatus and method for split gate NROM memory |
JP2006032797A (ja) * | 2004-07-20 | 2006-02-02 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置及びその製造方法 |
JP2007335717A (ja) * | 2006-06-16 | 2007-12-27 | Toppan Printing Co Ltd | 不揮発性メモリ及びその製造方法 |
JP5487539B2 (ja) * | 2007-12-28 | 2014-05-07 | 凸版印刷株式会社 | 不揮発性半導体記憶素子 |
JP5522296B2 (ja) * | 2013-06-03 | 2014-06-18 | 凸版印刷株式会社 | 不揮発性半導体記憶装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05121763A (ja) * | 1991-10-30 | 1993-05-18 | Rohm Co Ltd | 半導体記憶装置の製造方法 |
JPH0690004A (ja) * | 1991-10-25 | 1994-03-29 | Rohm Co Ltd | 半導体記憶装置およびその記憶情報読出方法 |
JPH06125094A (ja) * | 1992-10-09 | 1994-05-06 | Rohm Co Ltd | 不揮発性記憶素子およびこの素子の製造方法ならびにこの素子を利用した不揮発性記憶装置およびその駆動方法 |
JPH07161853A (ja) * | 1993-12-01 | 1995-06-23 | Nec Corp | 不揮発性半導体記憶装置、その消去法及び製造方法 |
JPH07211809A (ja) * | 1994-01-21 | 1995-08-11 | Sony Corp | 半導体不揮発性記憶装置およびその製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5606521A (en) * | 1995-06-28 | 1997-02-25 | Philips Electronics North America Corp. | Electrically erasable and programmable read only memory with non-uniform dielectric thickness |
-
1999
- 1999-01-12 JP JP11005037A patent/JP2000208647A/ja active Pending
- 1999-12-03 TW TW088121180A patent/TW463374B/zh not_active IP Right Cessation
-
2000
- 2000-01-03 KR KR10-2000-0000013A patent/KR100385041B1/ko not_active IP Right Cessation
- 2000-01-12 US US09/481,915 patent/US6222766B1/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0690004A (ja) * | 1991-10-25 | 1994-03-29 | Rohm Co Ltd | 半導体記憶装置およびその記憶情報読出方法 |
JPH05121763A (ja) * | 1991-10-30 | 1993-05-18 | Rohm Co Ltd | 半導体記憶装置の製造方法 |
JPH06125094A (ja) * | 1992-10-09 | 1994-05-06 | Rohm Co Ltd | 不揮発性記憶素子およびこの素子の製造方法ならびにこの素子を利用した不揮発性記憶装置およびその駆動方法 |
JPH07161853A (ja) * | 1993-12-01 | 1995-06-23 | Nec Corp | 不揮発性半導体記憶装置、その消去法及び製造方法 |
JPH07211809A (ja) * | 1994-01-21 | 1995-08-11 | Sony Corp | 半導体不揮発性記憶装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US6222766B1 (en) | 2001-04-24 |
TW463374B (en) | 2001-11-11 |
JP2000208647A (ja) | 2000-07-28 |
KR20000053369A (ko) | 2000-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100385041B1 (ko) | Eeprom 메모리 셀 및 그 제조 방법 | |
US6949788B2 (en) | Nonvolatile semiconductor memory device and method for operating the same | |
US7042045B2 (en) | Non-volatile memory cell having a silicon-oxide nitride-oxide-silicon gate structure | |
US8466505B2 (en) | Multi-level flash memory cell capable of fast programming | |
US5378909A (en) | Flash EEPROM cell having gap between floating gate and drain for high hot electron injection efficiency for programming | |
KR100316089B1 (ko) | 폴리터널스페이서를갖는완전특징고밀도"전기적으로소거가능하고프로그램가능한판독전용메모리(eeprom)"셀을제조하는방법 | |
US20050099849A1 (en) | Flash memory programming using gate induced junction leakage current | |
JPH11224908A (ja) | 不揮発性半導体記憶装置及びその書き込み方法 | |
JP2009094170A (ja) | 不揮発性半導体メモリ及びその製造方法 | |
JP4191975B2 (ja) | トランジスタとそれを用いた半導体メモリ、およびトランジスタの製造方法 | |
JP3630491B2 (ja) | 半導体装置 | |
KR100253778B1 (ko) | 불휘발성 반도체 메모리장치 및 그 제조방법 | |
KR100706071B1 (ko) | 단일비트 비휘발성 메모리셀 및 그것의 프로그래밍 및삭제방법 | |
JP2003224215A (ja) | トランジスタとそれを用いた半導体メモリ、およびトランジスタの駆動方法 | |
JP2002118184A (ja) | 不揮発性半導体記憶装置の動作方法 | |
US6087695A (en) | Source side injection flash EEPROM memory cell with dielectric pillar and operation | |
US6335549B1 (en) | EEPROM with high channel hot carrier injection efficiency | |
KR100407084B1 (ko) | 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
JP2964636B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
JPH05136429A (ja) | 半導体記憶装置およびその動作方法 | |
KR19990055792A (ko) | 반도체 소자의 제조방법 | |
JPH06334192A (ja) | 不揮発性半導体メモリ | |
JP3462526B2 (ja) | 不揮発性記憶装置及びその製造方法 | |
KR960015936B1 (ko) | 플레쉬 메모리 및 그 제조방법 | |
JP2004260044A (ja) | トランジスタとそれを用いた半導体メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |