KR100384079B1 - 반도체 패키지 - Google Patents

Abstract

본 발명은 반도체 패키지에 관한 것으로서, 칩탑재판의 면적을 칩을 부착시킬 정도로 최소화시킴에 따라 접착수단의 사용량을 감소시킬 수 있어, 칩과 칩탑재판등 패키지 내부의 수분흡수율을 줄일 수 있고, 칩과 몰딩수지와의 접촉면적이 늘어나 결합력을 향상시킬 수 있는 효과를 얻을 수 있도록 칩탑재판의 면적을 줄이는 동시에 타이바의 길이는 그대로 유지시킬 수 있도록 한 방사형 구조의 칩탑재판을 갖는 반도체 패키지를 제공하고자 한 것이다.

Description

반도체 패키지{Semiconductor package}

본 발명은 반도체 패키지에 관한 것으로서, 반도체 칩이 실장되는 칩탑재판의 형상이 다이얼식으로 개선된 구조의 반도체 패키지에 관한 것이다.

일반적으로, 반도체 패키지의 제조공정은 개개의 집적회로(IC:Integrated Circuit)를 말하는 칩을 만들기 위해 반도체 물질의 단결점을 성장시킨 원판 모양의 웨이퍼(Wafer)를 절단 가공하는 소잉(Sawing)공정과, 상기 절단 가공된 개개의 반도체 칩을 칩탑재판 위에 접착수단으로 부착하는 칩 다이 부착 공정과, 반도체 칩의 본딩패드와 리드 프레임의 리드간에 와이어를 본딩하는 공정과, 상기 칩과 와이어 그리고 칩이 부착된 칩탑재판등을 보호하기 위하여 수지로 그 주위를 둘러싸는 몰딩 공정과, 리드의 바깥쪽단을 일정 길이로 잘라주는 동시에 형상을 형성하여 주는 트리밍(Trimming) 및 포밍(Forming) 공정과, 마지막으로 잉크 또는 레이져를 이용하여 제품 상부면에 제품명 등의 코드를 인쇄하는 마킹 공정등으로 이루어져 있고, 이 반도체 패키지 제조공정을 거치면서 완성된 반도체 패키지는 다음과 같은 구조를 이루게 된다.

상기 반도체 패키지의 구조를 보면, 첨부한 도 3에 도시한 바와 같이, 칩 탑재판(14b)과 리드(24)를 포함하는 리드프레임과, 상기 리드프레임의 칩 탑재판(14b)에 접착수단(22)에 의하여 실장된 칩(16)과, 칩(16)의 본딩패드와 리드(24)간을 연결하는 와이어(18)와, 상기 칩(16)과 와이어(18)와 칩 탑재판(14b)등을 몰딩하고 있는 수지(20)로 이루어진 구조로 되어 있다.

이때, 상기 칩 탑재판(14b)은 타이바(26)로 리드프레임의 사이드레일쪽에 연결 고정된 상태인 바, 대략 칩의 면적보다 큰 사각판으로 형성되어 있다.

상기와 같은 구조의 리드프레임의 칩 탑재판을 사용한 반도체 패키지는 다음과 같은 문제점이 있다.

첫째, 칩 탑재판의 전체면적상에 에폭시와 같은 접착수단을 도포하여 칩을 부착하는 바, 수분을 함유한 접착수단으로부터 칩과 탑재판등의 수분흡수율이 증가되는 단점이 있고, 둘째, 칩에서 발생한 열에 의하여 칩탄재판과 접착수단등이 열적 스트레스를 받아 서로 다른 열팽창계수를 갖는 칩과 칩탑재판이 서로 박리되는 현상이 발생하는 문제점이 있었다.

따라서, 칩과의 접촉면적을 줄여 열적 스트레스를 줄이는 동시에 칩과의 박리현상을 방지하기 위하여 칩탑재판의 면적을 줄인 개선안이 제안되었으나, 칩탑재판의 면적이 줄어듬에 따라 접착수단의 양은 감소되어, 칩과 칩탑재판의 수분흡수율을 감소시키는데 기여하였다.

그러나, 칩탑재판의 면적이 줄어듬과 동시에 상대적으로 이를 고정하고 있는 타이바의 길이가 길어지게 되는 바, 몰딩공정시 상기 길어진 타이바가 수지의 흐름에 의하여 쉽게 휘어지게 되고, 동시에 칩탑재판에 실장되어진 반도체 칩이 수지의 흐름으로 인하여 부상하는 현상이 발생하게 되고, 비록 반도체 패키지가 완성되더라도 그 내부에서 반도체 칩과 칩 탑재판의 접촉면적이 줄어들었기 때문에 서로간의 디라미네이션(Delamination)현상이 발생하여, 결국 반도체 패키지의 불량을 낳는 요인이 되어왔다.

따라서, 본 발명은 상기와 같은 문제점을 감안하여 칩탑재판의 면적을 줄이는 동시에 타이바의 길이는 그대로 유지시킬 수 있도록 한 다이얼 구조의 칩탑재판을 갖는 반도체 패키지를 제공하는데 그 목적이 있다.

이에, 칩탑재판의 면적을 칩을 부착시킬 정도로 최소화시킴에 따라 접착수단의 사용량을 감소시킬 수 있어, 칩과 칩탑재판등 패키지 내부의 수분흡수율을 줄일 수 있고, 칩과 몰딩수지와의 접촉면적이 늘어나 결합력을 향상시킬 수 있는 효과를 얻을 수 있다.

도 1a,1b,1c,1d는 본 발명에 따른 반도체 패키지를 제조하기 위한 리드프레임의 요부를 나타내는 평면도,

도 2는 본 발명에 따른 반도체 패키지를 나타내는 단면도,

도 3은 종래의 반도체 패키지를 나타내는 단면도.

<도면의 주요 부분에 대한 부호의 설명>

10 : 반도체 패키지 12 : 리드프레임

14a,14b : 반도체 칩 탑재판 16 : 반도체 칩

18 : 와이어 20 : 수지

22 : 접착수단 24 : 리드

26 : 타이바 28 : 연결틀30 : 사이드레일

이하 첨부도면을 참조로 본 발명을 상세하게 설명하면 다음과 같다.

본 발명은 칩 탑재판과 리드(24)를 포함하는 리드프레임과, 상기 리드프레임의 칩 탑재판에 접착수단(22)에 의하여 실장된 칩(16)과, 칩(16)의 본딩패드와 리드(24)간을 연결하는 와이어(18)와, 상기 칩(16)과 와이어(18)와 칩 탑재판등을 몰딩하고 있는 수지(20)로 이루어진 구조의 반도체 패키지에 있어서, 상기 리드프레임의 사이드레일(30)과 타이바(26)로 연결 고정되어 있는 칩탑재판을 상기 타이바가 연결되는 연결틀(28)과, 이 연결틀(28)의 안쪽으로 돌출되며 일체 성형된 다수의 바(bar)형 칩탑재판(14a)으로 구성하여 칩탑재 면적을 감소시킨 것을 특징으로 한다.

특히, 상기 칩탑재판(14a)은 폭보다 길이가 긴 형상으로서, 상기 연결틀(28)의 안쪽으로 좌우대칭의 방사형을 이루며 돌출 성형된다.

또한, 상기 칩탑재판(14a)의 끝단에는 칩탑재판(14a)의 폭보다 큰 면적을 갖는 원형으로 성형시킬 수 있다.

여기서 본 발명을 실시예로서, 첨부한 도면을 참조하여 더욱 상세하게 설명하면 다음과 같다.

통상적인 반도체 패키지 제조용 리드프레임(12)은 사방 테두리가 사이드 레일(30)로 형성되고, 이 사이드레일(30)의 안쪽으로 반도체 패키지가 될 다수의 패키지 영역이 등간격으로 형성되어 있으며, 반도체 칩(16)이 탑재되는 패키지 영역내의 칩탑재판이 상기 사이드레일(30)과 타이바(26)로 연결되어진 구조로 되어 있는 바, 첨부한 도 1에서 도면부호 28은 본 발명에 따른 반도체 패키지 제조용 리드프레임의 칩탑재판을 잡아주는 연결틀을 나타낸다.

상기 연결틀(28)은 사각형의 틀로서, 각 구석의 외부면에는 상기 사이드 레일(30)에 일측단이 연결 고정되어 있는 타이바(26)의 타단이 연결 고정되어진다.

여기서, 상기 연결틀(28)의 안쪽면에는 반도체 칩(16)이 접착수단에 의하여 부착되는 칩탑재판(14a)이 일체로 형성되는데, 그 형상과 형성위치는 제한되지 않지만, 폭보다 길이가 긴 얇은 바(bar)형상으로 형성하는 것이 바람직하고, 상기 연결틀(28)의 안쪽면에서 좌우대칭의 방사형을 이루며 중앙쪽으로 돌출시켜 성형하는 것이 바람직하다.

좀 더 상세하게는, 상기 칩탑재판(14a)은 연결틀(28)의 안쪽면으로부터 "X" 또는 "+" 형상으로 교차되게 형성시킬 수 있지만, 그 끝단은 서로 접촉되지 않도록 하는 것이 바람직하며, 그 이유는 칩탑재면적을 보다 줄일 수 있기 때문이다.

또한, 상기 탑재판(14a)의 끝단에는 반도체 칩(16)이 보다 안정적으로 탑재되도록 탑재판(14a)의 폭보다 큰 면적을 갖는 원형으로 성형시킬 수 있다.

따라서, 상기와 같은 구조로 이루어진 본 발명의 칩탑재판(14a)의 칩탑재면적은 종래에 칩의 면적보다 큰 면적으로 이루어진 대략 사각형의 칩탑재판(14b)의 면적보다 크게 줄일 수 있게 된다.

여기서 종래의 칩탑재판(14b)보다 크게 줄어든 면적을 갖는 본 발명의 칩탑재판(14a)에 칩이 부착되어 이루어진 반도체 패키지를 첨부한 도 2를 참조하여 설명하면 다음과 같다.

상기 방사형으로 돌출 형성된 칩탑재판(14a)에 에폭시와 같은 접착수단(22)이 도포되어 그 위에 칩(16)이 부착되는데, 칩탑재판(14a)의 칩탑재면적이 종래보다 크게 줄어든 상태이기 때문에 도포되는 접착수단(22)의 량도 크게 줄어들게 되어, 접착수단(22)에 포함되어 있는 수분이 패키지내의 칩(16)과 칩탑재판(14a)등으로 흡수되는 비율이 감소하게 된다.

또한, 상기 칩(16)의 저면은 칩탑재판(14a)의 면적을 제외하고 노출된 상태가 되는 바, 몰딩수지(20)가 타이바(26)를 타고 칩(16)의 저면까지 채워짐으로써, 몰딩수지(20)와 칩(16)간의 결합력이 향상되어져, 결국 반도체 패키지의 내구성을 향상시킬 수 있게 된다.

좀 더 상세하게는, 몰딩 수지(20)의 공급시 기존에는 타이바를 타고 그대로 반도체 칩의 상면 또는 칩탑재판의 저면으로 공급되는 바, 이때 수지의 압력으로 인하여 칩의 부상현상등이 발생하였지만, 본 발명에서는 타이바(26)를 타고 공급된 수지(20)가 연결틀(28)을 타고 안내받을 수 있어 고른 방향으로 수지(20)의 공급이이루어질 수 있고, 또한 수지(20)의 압력이 연결틀(28)에서 완충되는식으로 방어되어 칩의 부상 현상을 방지할 수 있게 된다.

한편, 상기 연결틀(28)에는 반도체 칩(16)으로부터의 접지용 와이어 또는 파워용 와이어를 연결시켜 사용할 수 있다.

이상에서 본 바와 같이, 본 발명에 따른 반도체 패키지에 의하면, 반도체 패키지내에 칩탑재 면적을 크게 줄이는 동시에 타이바의 길이는 그대로 유지시킨 방사형 구조의 칩탑재판을 적용시킴으로써, 수지와 칩간의 결합력을 향상시킬 수 있는 동시에 접착수단에 포함된 수분을 패키지내에서 감소시킬 수 있어, 칩과 접착수단과 칩탑재판간의 박리현상을 방지하는 동시에 반도체 패키지의 내구성을 향상시킬 수 있는 장점이 있다.

Claims (3)

1. 칩 탑재판과 리드(24)를 포함하는 리드프레임과, 상기 리드프레임의 칩 탑재판에 접착수단(22)에 의하여 실장된 칩(16)과, 칩(16)의 본딩패드와 리드(24)간을 연결하는 와이어(18)와, 상기 칩(16)과 와이어(18)와 칩 탑재판등을 몰딩하고 있는 수지(20)로 이루어진 구조의 반도체 패키지에 있어서,

   상기 리드프레임의 사이드 레일(30)과 타이바(26)로 연결 고정되어 있는 칩탑재판을 상기 타이바가 연결되는 연결틀(28)과, 이 연결틀(28)의 안쪽으로 돌출되며 일체 성형된 다수의 바(bar)형 칩탑재판(14a)으로 구성하여 칩탑재 면적을 감소시킨 것을 특징으로 하는 반도체 패키지.
2. 제 1 항에 있어서, 상기 반도체 패키지(10)의 칩탑재판(14a)은 폭보다 길이가 긴 형상으로서, 상기 연결틀(28)의 안쪽으로 좌우대칭의 방사형을 이루며 돌출 성형된 것을 특징으로 하는 반도체 패키지.
3. 제 1 항 또는 제 2 항에 있어서, 상기 칩탑재판(14a)의 끝단에는 칩탑재판(14a)의 폭보다 큰 면적을 갖도록 성형시킨 것을 특징으로 하는 반도체 패키지.