KR100383055B1

KR100383055B1 - 유기ｅｌ표시장치 제조방법

Info

Publication number: KR100383055B1
Application number: KR10-2000-0083302A
Authority: KR
Inventors: 다나카다이조
Original assignee: 닛본 덴기 가부시끼가이샤
Priority date: 1999-12-28
Filing date: 2000-12-27
Publication date: 2003-05-09
Also published as: JP2001185364A; KR20010062787A; US20010049153A1; JP3614335B2; US6358765B2

Abstract

유기EL소자 제조방법에 있어서, 기판상에 형성된 유기EL소자의 전극상에, 기판이 어는점이하의 온도인 상태에서 저저항도전층을 형성하여, 전압인가시 유기EL소자에 이상전류가 없고 쇼트가 발생되지 않는다.

Description

유기ＥＬ표시장치 제조방법{Method for manufacturing organic electroluminescence display device}

본 발명은 유기EL소자를 가지는 유기EL(organic electroluminescence)표시장치 및 그 제조방법에 관한 것으로서, 보다 상세하게는, 상기 유기EL소자의 전극들중 하나상에 저저항도전층을 형성하는 방법에 관한 것이다.

유기EL소자는, 양극에서 주입된 정공과, 음극으로부터 주입된 전자가 형광능력을 가지는 발광층내에서 재결합하여, 그들이 여기상태로부터 비활성화될 때 광을 방사하는 현상을 이용한다. 이것들의 연구는, 발광층을 다층구조로 함으로써 발광효율을 향상시키고, 유기화합물의 높은 형광양자효율과 다양하게 설계가능한 분자구조에 착안하여 시작되었지만, 낮은 발광휘도와 발광효율만을 제공하였기 때문에 그들의 유기EL소자를 실용적으로 사용하지 못했다.

그러나, 그 후에, 탕(Tang)등은, 전극들 사이에 발광층만이 삽입된 종래의 구조대신에, 우수한 정공수송능력을 갖는 재료(이하, 정공수송층으로 기재)와 결합될 수 있는 적층구조를 사용함으로써 그 성능이 현저하게 향상되는 것을 알아냈다.(Applied Physics Letter, Vol.51, pp.913, 1987)

이것을 기회로 하여, 연구는, 정공을 주입하는 역할을 가진 층(정공주입층)과 전자를 수송하는 역할을 가진 층(전자수송층)등으로 완전히 분리된 기능에 근거한 기술에 집중되고 , 이 기술들은 유기재료의 성능을 향상시키면서 표시장치로서의 실용적인 사용에 박차를 가하고 있다. 최근, 풀칼라표시장치에 필요한 삼원색의 발광, 즉 파랑, 초록, 적색을 제공하는 재료가 고휘도 및 고효율로 얻어질 수 있고, 각 재료에 대하여 적절한 캐리어수송재료가 선택되고 있다.

각종산업장비의 표시장치의 유닛이나 화소에 사용될 수 있는 유기EL을 구동하기 위한 방법은 액정구동방식을 따를 수 있다. 즉, 소자의멀티플렉스(multiplex)성능에 의존한 패시브(매트릭스)구동, 스위칭소자를 각 화소마다 배치하고 부가하는 액티브매트릭스구동방식등이 언급될 수 있다.

그러나, 유기EL소자는 소자내부에 캐리어, 즉 전류를 흘림으로써 발광하는 특성을 가지며, 그의 전기적 특성은 액정표시장치와 비교하여 특히 중요하다. 그 이유를 이하에 설명한다.

도 1은 일반적인 유기EL소자의 발광프로세스를 나타낸다. 도 1에서, 양극(1), 정공주입층(22), 정공수송층(21), 발광층(20), 그리고 전자수송층(23)이 순차적으로 적층되고, 양극 및 음극으로부터의 강전계에 의해 주입된 정공 및 전자는 그들이 재결합하기 전에 소정의 포텐셜을 가진 몇 개의 유기기능층을 뛰어 넘어야 한다.

각 유기층이 도 1에 도시된 바와 같은 이상적인 포텐셜에 의해 나뉘어진 밴드구조를 갖는 것이 바람직하지만, 실제로는 각 유기층이 결정화되기 쉽거나 온도변화에 의해 구조가 변화하는 막을 포함하기 때문에, 전류리이크경로가 발생되고 전류리이크가 소자내의 이상전류로서 외부로 흘러나간다.

그리고, 같은 이유에 의해, 소자가 역바이어스에 의해 구동될 때도 이상전류가 발생된다. 이는, 전계가 소자에 인가되는 한, 소자가 발광하는 지의 여부에 관계없이 전류리이크가 발생된다는 것을 의미하며, 이는 표시장치로서 이 소자의 질을 현저하게 저하시킨다.

이러한 이상전류를 억제하는 방법으로서는, 일본공개특허공보 평9-102,395호가 음극을 위한 재료로서 알루미늄을 사용하는 방법을 개시하고 있다. 그러나, 이방법은 불충분한 이상전류 억제효과를 갖는다. 그래서, 일본공개특허공보 평 9-245,956호 표면손상이 최대 5㎚이하인 것을 특징으로 하는 양극에 관한 기술이지만, 이 기술은 양극표면의 연마에 고비용이 요구되는 문제점과 재생산성의 문제를 발생시킨다.

상술한 문제점들은 고려한 연구의 결과로서, 본 발명의 목적은, 전압인가시 유기EL소자에 이상전류나 쇼트를 발생시키지 않는 유기EL표시장치 제조방법을 알아내고 제공하는 것이다.

도 1은 종래예에 따른 유기EL소자의 동작을 설명하기 위한 개략적 구조의 단면도이다.

도 2a 내지 도 2g는 본 발명에 따른 유기EL소자를 형성하는 공정을 설명하기 위한 개략단면도이다.

도 3a 및 도 3b는 본 발명의 저저항도전층의 형성상태 및 작용효과를 설명하기 위한 개략도이다.

도 4는 저저항도전층을 형성하기 위하여 본 발명에서 사용된 장치의 구조의 개략도이다.

도 5는 본 발명에 따른 유기EL소자의 또 다른 적층구조를 나타내는 개략단면도이다.

도 6a 내지 도 6f는 본 발명에 따른 유기EL소자의 또 다른 적층구조를 나타내는 개략단면도이다.

도 7은 본 발명의 일실시예와 비교예의 누설전류를 서로 비교한 특성도이다.

도 8은 본 발명의 유기EL소자가 TFT기판상에 형성된 예의 구조의 개략단면도이다.

※도면의 주요부분에 대한 부호의 설명

10 : 제1전극 20 : 발광층

201 : 지지기판 202 : 유기박막

203 : 도전성입자 204 : 열에너지

205 : 결정화유기막 21 : 정공수송층

22 : 정공주입층 23 : 전자수송층

30 : 제2전극 40 : 저저항도전층

81 : 게이트전극 82 : 게이트절연막

83 : p-Si막 831 : 소오스영역

832 : 드레인영역 84 : 층간절연막

851 : 소오스전극배선부 852 : 드레인전극배선부

86 : 폴리이미드막 101,801 : 기판

300 : 냉각수단 301 : 진공챔버

303 : 쉐도우마스크 304 : 냉매탱크

305 : 매스플로우콘트롤러 307 : 온도콘트롤러

상기 목적을 달성하기 위해서, 본 발명은, 기판상에 한 층이상으로 구성되고 상기 기판측상에 설치된 제1전극과 타측상에 설치된 제2전극 사이에 개재된 유기층을 갖는 유기EL소자를 갖는 유기EL표시장치를 제공하며, 상기 방법은, 제2전극상에서 적어도 유기EL소자의 제2전극을 포함하는 영역에서 기판이 냉각되는 상태에서 금속층 또는 산화금속층을 형성하는 점에서 특징을 갖는다.

그리고, 상기 유기EL표시장치 제조방법에서, 제1전극, 제2전극, 그리고 금속층 또는 산화금속층의 저저항도전층을 구비하는 유기EL소자의 구조로서는, 각 층들을 조합함으로써 다음의 (1) ~ (7)의 구조가 생각될 수 있다.

(1)제1전극/발광층/제2전극/저저항금속층;

(2)제1전극/정공수송층/발광층/제2전극/저저항금속층;

(3)제1전극/정공주입층/발광층/제2전극/저저항금속층;

(4)제1전극/정공주입층/정공수송층/발광층/제2전극/저저항금속층;

(5)제1전극/발광층/전자수송층/제2전극/저저항금속층;

(6)제1전극/정공주입층/발광층/전자수송층/제2전극/저저항금속층;

(7)제1전극/정공주입층/정공수송층/발광층/전자수송층/제2전극/저저항금속층.

상술한 본 발명의 제1특징은, 유기EL표시장치 제조공정이, 15~30℃의 실온 또는 실온이하의 1~14℃의 온도에서 유기EL소자의 막을 형성하는 공정과, 유기EL소자의 제2전극을 포함하는 표면상에 냉각된 기판을 어는점이하의 낮은 온도로 유지하면서 저저항도전층을 형성하는 공정을 포함하는 것에 있다. 기판은 0~-60℃의 온도로 냉각되는 것이 바람직하다.

이하, 본 발명에 따른 기본적인 제조공정을 도 2를 참조하여 설명한다.

도 2에 도시된 바와 같이, 양극으로서 ITO등의 투명전극막(10)이 유리판등의 투명기판(101)상에 형성되고, UV선 및 오존세정공정등에 의해 세정된다.

다음에, 투명전극을 갖는 기판이 투명전극막(10)을 에칭함으로써 소정의 패턴을 갖도록 마련된다.

다음에, 도 2b에 도시된 바와 같이, α-NPD(N, N'-디페닐-N, N'-비스(1-나프틸)-(1,1'-비페닐)-4, 4'-디아민)등으로부터 형성되는 정공수송층(21)이 진공배기공정에 의해 투명전극막(10)상에 형성된다.

다음에, 도 2c에 도시된 바와 같이, Alq3(트리스(8-퀴놀리놀리트)알루미늄착체)등으로부터 형성된 발광층(20)이 정공수송층(21)상에 형성된다. 이들유기층들(20,21)은 모두 약 30℃의 실온에서 형성되는 것이 바람직하다.

다음에, 도 2d에 도시된 바와 같이, 유기EL소자의 음극이 되는 알루미늄-리튬등의 음극층(30)이 진공배기공정에 의해 발광층(20)상에 형성된다.

여기까지의 제조공정은 종래의 유기EL소자 제조공정과 거의 동일하다.

다음에, 도 2e에 도시된 바와 같이, 알루미늄등의 저저항도전층(40)이 음극층(30)상에 형성되고, 본 발명은 기판은 냉각시키면서 형성공정이 수행된다는 점에서 특징을 갖는다.

유기EL소자가 형성되는 기판의 냉각방법은 도 4를 참조하여 설명할 것이지만, 간단히 요약하면, 저저항도전층(40)이, 진공상태에서 냉매탱크등과 같은 기판냉각수단(300)에 기판(101)의 이면을 접촉시킴으로써 기판(101)이 냉각되는 상태에서 음극층(30)상에서 층착된다.

저저항도전층에 요구되는 능력으로서는, 제2전극(30)의 불충분한 저항성을 더욱 감소시키고 공기중의 수분이 유기층으로 들어가는 것은 방지하는 것이다. 이러한 요구들에 적합한 재료로서는, 알루미늄, 그리, 은등이 언급될 수 있다. 이 경우에, 제2전극을 위한 재료와 동일한 재료가 사용될 수 있다. 그러나, 제2전극(30)이 형성될 때 기판은 15 ~ 30℃의 실온에 있는 것이 바람직하고, 기판은 저저항도전층(40)이 형성될 때 어는점이하의 온도로 냉각된 상태에 있는 것이 바람직하다. 그 이유를 아래에 설명한다.

유기층과 제2전극(30)이 접하는 계면(이 경우, 전자수송층(23)과 제2전극층(30)의 계면)의 일함수는 유기EL소자의 전자주입장벽의 높이를 결정하고,소자의 성능을 지배한다. 다시 말하면, 전자주입장벽은 제2전극층(30)박막의 일함수의 변동에 기인하여 변화되기 쉽다. 금속의 일함수는 그 금속이 어떻게 기판에 증착되는 지에 의해 결정된다는 것은 잘 알려져 있고(H. Ishida등, Phis,Rev.B36, 4510(1987)), 금속막은 그 기판온도에 따라서 그 구조를 변화시킨다. 따라서, 본 발명의 제2전극(30)은 기판을 실온으로 유지한 상태에서 제2전극층을 형성함으로써 종래의 일함수를 얻을 수 있다.

한편, 저저항도전층(40)은 전자수송층(23)과 접하고 있지 않고, 저항을 감소시킬 필요, 즉 금속등의 도전막의 두께를 증가시킬 필요가 있기 때문에, 기판이 냉각되더라도 유기EL소자 자체의 성능은 손상되지 않는다.

다음에, 본 발명에서 저저항도전층(40)으로서 금속막이 형성될 때 기판이 냉각되는 이유를 설명한다.(도 3 참조)

30℃의 실온에서 지지기판(201)상에 유기박막(202)이 형성되는 경우(도 3a), 유기박막(202)은 그의 표면에 약간의 요철을 가지지만 그 위에 형성되는 박막 자체를 관통하는 정도의 핀홀은 가지지 않는다. 그러나, 도전성입자(203)등의 고에너지입자가 이 박막상으로 새로 날아와 유기박막(202)상에 적층되는 경우(도 3b참조), 금속의 응집에너지(통상적으로, 열에너지(204))의 일부가 기초가 되는 유기박막(202)에 주어진다. 이 에너지는 유기박막(202)의 결정화(205)로 변경되어, 박막의 구조를 변화시키고, 유기박막(202)에 관통홀을 발생시킬 수 있다. 여기에서, 지지기판(201)이 도전성기판(예컨대, ITO기판등)이면, 이 기판과 금속박막간에서 쇼트가 발생된다. 이러한 현상은 금속입자의 수, 구체적으로는 막형성속도나막두께가 증가함에 따라서 현저하게 발생된다.

여기에서, 본 발명의 방법에 의해, 저저항도전층(40)을 형성할 때, 기판을 냉각함으로써, 유기박막(202)의 결정화를 효과적으로 억제하고 핀홀의 발생을 효과적으로 억제한다. 또한, 다른 이유로, 유기EL소자를 TFT(thin film transistor)상에 형성하는 경우, 박막트랜지스터의 드레인전극이나 소오스전극에 불순물이 혼합되면 , TFT소자가 오동작되거나 쇼트될 수 있다. 드레인전극이나 소오스전극상에 금속, 금속산화막등을 형성하는 경우, 막형성시 온도상승에 의해 그 금속이나 금속산화물내의 이온이 열확산되어, 상술한 바와 같은 불량이 발생될 수 있다. 이것을 억제하기 위해서는 기판을 냉각하는 것이 효과적이다. 반면, 유기층 형성시에 기판을 냉각하는 방법(일본공개특허공보 평4-12,919호)이 있지만, 이 경우는, 유기층의 캐리어이동도가 현저하게 저하하여 EL소자의 발광특성이 악화되는 문제점이 있기 때문에 바람직하지 않다.

다음에, 도 4를 참조하여 유기EL소자가 형성되는 기판을 냉각하는 방법에 관해서 설명한다. 진공챔버(301)에 있어서, 유기EL소자측은, 그 위에 형성된 유기EL소자를 갖는 기판(101)에 근접하여 배치된 쉐도우마스크(303)로 덮여지고, 저저항재료가 저면상의 저저항재료의 증발원(311)부터 증발된다. 기판(101)은 냉매탱크(304)에 의해 그의 이면으로부터 냉각된다. 냉매탱크(304)에 있어서, 냉매는 온도콘트롤러(307)가 설치된 순환기(308)로부터 냉매의 흐름(309)으로 도시된 바와 같이 냉매튜브를 통해서 순환된다. 그리고, 매스플로우(mass flow)콘트롤러(305)로부터 가스의 흐름(306)으로 도시된 바와 같이, 기판(101)과냉각탱크(304) 사이에 주어진 가스를 유동시킴으로써 기판(101)이 냉각된다.

이 기판냉각방법은 적어도 하나 이상의 증발원(311)이 설치된 진공챔버(301)내에 냉매를 저장한 냉매탱크(304)를 설치함으로써 수행된다. 이 증발원(311)은 저항가열형일 수 있고, 스퍼터링형, 이온플레이팅형, CVD형등의 다양한 막형성형태를 이용할 수 있다. 이, 냉매탱크(304)는 냉매를 순환시키기 위한 순환기(308) 및 냉매를 일정온도로 유지하기 위한 온도콘트롤러(307)에 연결되어 있다. 기판(101)은 이 냉매탱크(304)에 접촉되도록 배치되고, 냉각탱크(304)는 냉매탱크(304)의 온도가 소정의 온도에 도달할 때까지, 온도콘트롤러(307)에 의해 냉각된다.

이 때, 기판(101)이 Si웨이퍼와 같이 열전도성이 높은 경우에는, 기판(101)과 냉매탱크(304)의 접촉을 향상시키기 위해서, 열전도성이 높은(예컨대, 인듐시트, 구리시트, 알루미늄시트등)시트를 삽입하면 기판이 더욱 효과적으로 냉각된다. 또한, 기판(101)이 유리기판과 같은 열전도성이 낮은 경우에는, 기판(101)과 냉매탱크(304) 사이에, 수마이크론에서 수백마이크론정도의 갭을 설치하고 기판(101)과 냉매탱크(304) 사이에 가스(비활성가스, 질소등)를 유동시킴으로써 냉각효과를 향상시킬 수 있다. 이러한 가스는 챔버(301)의 외부에 설치된 매스플로우콘트롤러등과 같은 가스유량을 제어할 수 있는 장치를 통해 진공챔버(301)내로 도입되는 것이 바람직하다. 가스의 유량에 관하여는, 진공챔버(301)내의 압력이, 막형성시 증발입자의 평균자유경로를 고려하여 2×10^-2Pa이하의 압력으로 설정되는 것이 바람직하다.

이러한 기술에 의하면, 기판(101)이 냉각된 단계에서 증발원(311)을 가열하여 기판(101)상에 형성된 유기EL소자의 표면전극상의 저저항재료를 증발시키기가 충분하지만, 증발원(311)과 기판(101)이 서로 너무 근접해 있으면, 증발원(311)으로부터의 조사열에 의해서, 기판(101)의 온도가 상승하기 쉽고, 따라서 그들 사이에 적어도 100㎜이상의 간격 두는 것이 바람직하다. 또한, 기판(101)을 다른 진공챔버등으로 이동시킬 수 있는 반송기구(미도시)가 설치될 수 있다.

상술한 방법에 의해서 기판(101)의 냉각공정이 실현될 수 있고, 펠티어효과(Peltier effect)등을 이용하는 다른 냉각방법도 유효하다.

이러한 제조방법에 따르면, 제1전극(10)(양극)/정공수송층(21)/발광층(20)/제2전극(30)(음극)/저저항도전층(40)의 적층구조를 갖는 유기EL소자가 얻어질 수 있다.

기판냉각방법으로서는, 펠티어효과등을 이용하는 냉각방법도 효과적이다.

저저항도전층(40)의 두께는 선택적이지만, 기판의 온도가 증발원(311)으로부터의 조사열에 의해 20℃이상만큼 상승되는 경우에, 기판표면 자체의 온도가 그 온도보다 높은 온도로 상승되기 때문에, 막형성을 위한 셔터를 일단 닫거나 전원을 끄고 기판온도가 다시 소정의 온도범위로 떨어질 때까지 기다리는 것이 더욱 바람직하다. 냉각온도는 어는점온도이하가 바람직하지만, 0∼-150℃의 범위가 더욱 바람직하다. 온도가 -70℃이하가 되면, 저저항금속층(407) 형성시의 마이그레이션이 억제되어, 그의 막구조가 변화되고, 그의 금속광택이 상실되며, 따라서 냉각온도는 0 ∼ -60℃의 범위에 있는 것이 보다 바람직하다.

상술한 유기EL소자에서 음극(30)이 발광층(20)상에 직접적으로 형성되었지만, 도 5에 도시된 바와 같이, 8-트리스(8-퀴놀리놀리트)알루미늄착체등의 전자수송층(23)이 발광층(20)상에 형성되고, 알루미늄-리튬합금의 음극층(30)과 알루미늄등의 저저항도전층(40)이 그 위에 형성되며, 이에 의해, 제1전극(10)(양극)/정공수송층(21)/발광층(20)/전자수송층(23)/제2전극(30)(음극)/저저항도전층(40)의 적층구조를 갖는 유기EL소자가 얻어질 수 있다.

저저항도전층(40)의 두께는 선택적이지만, 기판의 온도가 증발원(311)으로부터의 조사열에 의해 20℃이상만큼 상승되는 경우에, 기판표면 자체의 온도가 그 온도보다 높은 온도로 상승되기 때문에, 막형성을 위한 셔터를 일단 닫거나 전원을 끄고 기판온도가 다시 소정의 온도범위로 떨어질 때까지 기다리는 것이 더욱 바람직하다.

냉각온도는 어는점온도이하가 바람직하지만, 0∼-150℃의 범위가 더욱 바람직하다. 온도가 -70℃이하가 되면, 저저항금속층(407) 형성시의 마이그레이션이 억제되어, 그의 막구조가 변화되고, 그의 금속광택이 상실되며, 따라서 냉각온도는 0 ∼ -60℃의 범위에 있는 것이 보다 바람직하다.

또한, 본 발명에 있어서, 역순으로 층들을 적층하여 유기EL소자의 적층구조를 형성하는 경우에는, 인듐-주석산화물(ITO), 인듐-아연산화물(IXO)등의 금속산화물을 투명도전층으로서 유기막상에 증착할 필요가 있다. 이 경우에, 큰 조사열을 갖는 ITO에 대하여는 메쉬전극등의 방법을 선택하는 것이 바람직하지만, 실온에서 소정의 저항치 및 투과율을 갖는 막을 형성하기 위한 기술이나 재료를 사용하는 것이 보다 바람직하다.

본 발명에 따른 유기EL소자의 구조로서는, 상술한 적층구조에 추가하여 도 6a 내지 도 6f에 도시된 적층구조를 생각할 수 있다.

(1)제1전극(10)/발광층(20)/제2전극(30)(음극)/저저항도전층(40)(도 6a);

(2)제1전극(10)(양극)/정공주입층(22)/발광층(20)/제2전극(30)/저저항도전층(40);

(3)제1전극(10)(양극)/정공주입층(22)/정공수송층(21)/발광층(20)/제2전극(30)(음극)/저저항도전층(40);

(4)제1전극(10)(양극)/발광층(20)/전자수송층(23)/제2전극(30)(음극)/저저항도전층(40);

(5)제1전극(10)(양극)/정공주입층(22)/발광층(20)/전자수송층(23)/제2전극(30)(음극)/저저항도전층(40);

(6)제1전극(10)(양극)/정공주입층(22)/정공수송층(21)/발광층(20)/전자수송층(23)/제2전극(30)(음극)/저저항도전층(40);

또한, 유기EL소자의 이러한 다양한 적층구조에 있어서, 각 층은 두 가지이상의 재료들이 혼합된 혼합층일 수 있고 각각의 유기층들 사이의 계면에 별도의 기능층이 삽입될 수 있다. 또한, 적층의 순서를 반대로 하더라도, 유기EL소자는 TFT등의 스위칭소자에 의해 제어되도록 구성될 수 있다.

발광은 상술한 유기EL소자에 전압을 인가하는 것에 의해 발광층으로부터 얻어질 수 있다. 또한, 매트릭스의 형상으로 화소 및 스위칭소자를 형성함으로써 문자 및 화상을 형성하고 유기EL소자를, 예컨대 빨강(R), 초록(G), 파랑(B)의 각 화소로 분리하며 각각의 화소에 이미지신호를 인가하는 것에 의해 풀칼라 유기EL표시장치가 형성될 수 있다,

본 발명에 따른 유기EL소자에 사용되는 정공수송층(21)의 재료는 특별히 한정되지 않고, 종래의 정공수송재료로서 사용되는 통상적인 화합물이나 새로운 화합물도 사용될 수 있다.

이러한 정공수송재료로서는, 예컨대, 1,1-비스(4-디토릴아미노프에닐)사이클로헥산등의 3급 방향족아민유닛이 연결된 방향성아민화합물(일본공개특허공보 소 59-194,393호); 2개 이상의 용해된 방향족링을 대체하는 질소원자를 가지며 4, 4'-비스(N-(1-나프틸)-N-페닐아미노)비페닐로 대표되고 2개 이상의 3급 아민을 포함하는 방향족아민(일본공개특허공보 평 5-234,681호); 트리페닐벤젠의 유도체이고 스타버스트구조를 가지는 방향족 트리아민(미국특허 제4,923,774호); N, N'-디페닐-N 또는 N'-비스(3-메틸페닐)비페닐-4 또는 4'-디아민등의 방향족아민(미국특허 제4,764,625호); α, α, α',α'-테트라메틸-α, α'-비스(4-디-피-토릴아미노페닐)-p-키실렌(일본공개특허공보 평3-269,084호), 분자전체로서 3차원적으로 비대칭인 트리페닐아민유도체(일본공개특허공보 평4-129,271); 복수개의 방향족아민기가 치환된 피레닐기를 갖는 화합물(일본공개특허공보 평4-175,395호); 에틸렌기에 의해 연결된 3급 방향족디아민(일본공개특허공보 평4-264,189호); 티오펜기에 의해 연결된 3급 방향족아민유닛을 갖는 화합물(일본공개특허공보 평4-308,688호); 벤실페닐화합물(일본공개특허공보 평4-364,153호); 플로렌기에 의해 연결된 3급 아민유닛을 갖는 화합물(일본공개특허공보 평5-25,473호); 트리아민화합물(일본공개특허공보 평5-239,455호); 비스디피리질아미노비페닐(일본공개특허공보 평5-320,634호); N, N, N-트리페닐아민유도체(일본공개특허공보 평6-1,972호); 페노카딘구조를 가지는 방향족디아민(일본공개특허공보 평7-138,562호); 디아미노페닐페난톨리진유도체(일본공개특허공보 평7-252,474호); 히드라존화합물(일본공개특허공보평 2-311,591호); 실라잔화합물(미국특허 제4,950,950호); 실란아민유도체(일본공개특허공보 평6-49,079호); 포스파민유도체(일본공개특허공보 평6-25,659호); 퀴나크리돈화합물등이 언급될 수 있다.

상기 정공수송층의 재료명에 따르는 괄호()안에 기재된 특허공보 등은 이들 재료명을 소개하고 있는 특허공보번호이다. 이는 아래에서도 동일하다.

또한, 이들의 화합물은 단독적으로 사용될 수 있고 필요에 따라서 서로 혼합되어 사용될 수 있다.

또한, 상술한 재료들에 추가하여, 정공수송층으로서, 폴리비닐카바졸 또는 폴리실란(Appl.Phys. Lett., Vol.59, pp.2760, 1991); 폴리포스포젠(일본공개특허공보 평5-310,949호); 폴리아미드(일본공개특허공보 평5-310,949호); 폴리비닐트리페닐아민(일본공개특허공보 평 7-53,953호); 트리페닐아민 스켈리톤을 가지는 고분자(일본공개특허공보 평4-133,065호); 메틸렌기등에 의해 연결된 트리페닐아민유닛을 갖는 고분자; 방향족아민을 함유하는 폴리메타크릴레이트등의 고분자가 언급될 수 있다.

정공주입층을 위한 재료로서는, 구리페탈록시아닌등이 언급될 수 있다.

발광층(20)을 위한 재료로서는, 예전부터 발광체로서 알려져 있는 안트라센, 피렌, 트리스(8-퀴놀리놀리트)알루미늄착체 및 그 유도체외에도, 비스-스틸릴안트라센유도체, 테트라페닐부타디엔유도체, 코우마린유도체, 옥사디아졸유도체, 디스틸릴벤젠유도체, 피롤로피리딘유도체, 피리논유도체, 사이클로펜타디엔유도체, 옥사졸유도체, 티아디아졸로피리딘유도체, 페리논유도체, 그리고, 폴리페닐렌비닐렌유도체, 폴리파라페닐렌유도체, 폴리티오펜유도체등의 고분자등이 언급될 수 있다.

또한, 발광효율을 향상시키거나 발광수명을 연장시킬 목적으로, 발광층이 그 안에 의도적으로 혼합된 매우 소량의 불순물을 가질 수 있고, 구체적으로, 그 불순물은 루블렌, 퀴나크리돈유도체, 페녹사존660, 디시아노메틸렌스틸릴피란, 페리논, 페리렌, 코우마린유도체, 디메틸아미노피라딘카보네이트, 피라딘디카보니트릴유도체, 닐레드(Nile Red), 러다민유도체등으로부터 선택된다.

전자수송층(23)에 사용되는 재료에 요구되는 성능은 음극으로부터 주입된 전자를 효과적으로 수송하는 것이다. 이를 목적으로, 이 재료는 전자이동도 및 전자친화력이 높고 막형성능력이 우수해야 한다.

이러한 조건을 만족시키는 재료로서는, 트리스(8-퀴놀리놀리트)알루미늄착체등의 옥신착체, 페리렌유도체, 페리논유도체, 나프탈렌유도체, 쿠오마린유도체, 옥사디아졸유도체, 페난트롤린우도체등이 언급될 수 있다.

상술한 이들 유기재료의 박막형성은 진공증착방법에 의해 주로 수행되지만, 전자빔증착방법, 스퍼터링방법, 분자증착방법 및 용매를 사용한 도포방법등에 의해서도 수행될 수 있다. 이러한 도포방법의 경우에는, 유기재료가, 폴리염화비닐,폴리카보네이트, 폴리스틸렌, 폴리(N-비닐카바졸), 폴리메틸메타크릴레이트, 폴리부틸메타크릴레이트, 노보넨유도체의 오픈링중합체, 폴리에스테르, 폴리술폰, 폴리페닐렌옥사이드, 폴리부타니엔, 하이드로카본수지, 케톤수지, 페녹시수지, 폴리아미드, 에틸셀룰로오스, ABS수지, 페놀수지, 실리콘수지, 에폭시수지등과 함께 용매에서 용해 또는 분산됨으로써 도포될 수 있다.

본 발명에 있어서, 도 5에 도시된 바와 같이, 제1전극(10)은 지지기판(101)측으로부터 광을 끌어오는 경우에, 투명할 필요가 있다. 이는 산화주석, 산화인듐, 산화주석인듐(ITO), 산화아연인듐(IXO)등의 도전성금속산화물로부터 형성된다. 또는, 금, 은, 크롬, 알루미늄등의 금속이 ITO의 일부분상의 버스전극으로서 적층구조에 적층되어 형성될 수 있고, 또는 요오드화구리, 황화구리등의 무기도전성물질, 폴리아닐린, 폴리페닐렌비닐렌, 폴리페닐렌 또는 폴레에틸렌, 또는 도핑에 의한 이들의 도전성중합체가 버스전극으로서 사용될 수 있고, ITO와 함께 적층구조로 형성될 수 있다. 바람직하게는, ITO유리, Nesa유리 또는 IXO유리가 사용된다.

양극의 저항은 소자의 발광에 충분한 전류를 공급할 수 있으면 충분하기 때문에, 특별히 한정되지 않지만, 소자의 소비전력의 관점에서는 양극이 저저항을 갖는 것이 바람직하다.

다음에, 제2전극(30)은 효과적으로 전자를 발광층에 수송하는 전자수송층을 만들어야 하기 때문에, 그에 인접하는 물질에의 전극의 밀착성, 이온화포텐셜의 조정등이 필요하게 된다. 또한, 장기간의 사용에 대하여 안정한 성능을 유지하기 위해서, 대기중에서도 비교적 안정한 재료를 사용하는 것이 바람직하지만, 보호막이나 적절한 봉지수단이 사용될 수 있기 때문에, 이에 한정되지 않는다. 구체적으로는, 인듐, 금, 은, 알루미늄, 납, 마그네슘등의 금속이나, 희토산화물소자, 알칼리금속, 또는 이들의 합금등을 사용하는 것이 가능하다. 또한, 알칼리금속의 불화물이나 산화물의 금속화합물도 그들의 일함수가 주입에 적절한 경우에는 사용될 수 있다.

실시예

제1실시예

이하, 본 발명에 따른 일실시예를 도 5를 참조하여 설명한다. 이 실시예에 있어서, 투명유리기판(101)상에 투명전극(10)으로서 두께가 100㎚가 되도록 ITO막을 스퍼터링방법으로 형성한다. 이 때의 그의 시트저항은 10Ω/□이다. 다음에, ITO막이 소정의 패턴을 갖도록 에칭되고, 이에 의해, ITO패턴을 갖는 유리기판이 준비된다. 이 기판이 순수 및 IPA로 세정된 후, UV 및 오존세정공정에 의해 세정되어 그의 표면을 충분히 세정한다.

다음에, 정공수송층으로서, 100㎎의 α-NPD(N, N'-디페닐-N, N'-비스(1-나프틸)-(1,1'-비페닐)-4, 4'-디아민)을 몰리브데늄 보트에, 또한, 발광재료로서 100㎎의 Alq3(트리스(8-퀴놀리놀리트)알루미늄착체)를 몰리브데늄 보트에 개별적으로 준비하고, 그들이 서로 다른 증발원이 되도록 진공증착장치내에 세팅한다. 사전에 준비되고 그 위에 형성된 투명전극을 갖는 기판(101)이 동일한 진공증착장치내에 세팅된 후, 그 장치의 내부를 2×10^-4Pa의 진공도가 되도록 배기하고, 진공도가 도달한 시점에서, α-NPD를 포함한 보트가 가열되기 시작한다.

α-NPD의 증발속도가 0.3㎚/sec의 일정속도에 도달할 때까지 온도를 제어한 후, 보트의 상부에 설치된 셔터를 개방하여 막을 형성하기 시작하고, 50㎚두께의 막이 형성된 시점에서 셔터가 닫혀 증착이 종료된다.

동일한 방식으로, Alq3막이 막형성속도 0.3㎚/sec에서 55㎚두께로 형성되어, 유기층형성이 종료된다. 이 때의 유기층형성은 항상 약 30℃의 실온에서 수행된다. 다음에, 그의 표면상에 형성된 이 유기층을 갖는 기판을 진공챔버내의 냉각탱크에 그의 이면이 접촉되도록 다시 세팅하고, 바로 전에 유기막형성용으로 사용되던 보트가 제거되며, 그를 대신하여 1g의 알루미늄-리튬합금이 텅스텐보트에 놓여지고 2g의 알루미늄이 또 다른 텅스텐보트에 놓여지며, 진공챔버의 내부가 다시 배기된다. 이 챔버가 4×10^-4Pa로 배기된 시점에서, 알루미늄-리튬합금을 포함하는 보트는 기판온도가 실온인 조건하에서 가열되고, 보트온도를 0.4㎚/sec의 증발속도가 얻어질 수 있도록 제어한다. 안정한 상태가 얻어지면, 상부에 설치된 셔터가 개방되고, 알루미늄-리튬합금막이 60㎚의 두께로 형성되면, 막형성이 완료되며, 이에 의해, ITO/α-NPD/Alq3/AlLi의 구조를 갖는 유기EL소자가 얻어진다.

다음에, 저저항금속막을 형성하기 위하여, 진공챔버(301)내에, 냉매탱크의 온도가 표 1(3번∼10번에 대응)에 나타낸 조건으로 설정되고, 소정의 온도가 얻어지면, 기판과 냉매탱크사이로부터 질소가스가 유동된다. 이 때의 질소의 유량은 0.5SCCM이다. 기판의 온도가 충분히 안정한 상태로 되면, 알루미늄을 포함하는 보트가 가열되고 그의 온도는 0.7㎚/sec의 증발속도가 얻어질 수 있도록 제어된다. 증발속도가 안정화되면, 상부에 설치된 셔터를 개방하여, 알루미늄막이 500㎚의 두께로 형성되면, 막형성이 완료된다.

번호		기판온도	쇼트발생	정류비	비저항
1	제1비교예	60	YES	1.1E3	2.9
2	제3비교예	30	YES	2.5E9	3.2
3	제1실시예	0	NO	1.1E7	2.0
4		-10	NO	2.3E7	1.9
5		-20	NO	3.6E7	2.2
6		-30	NO	6.1E7	3.0
7		-40	NO	3.4E7	2.2
8		-50	NO	2.3E7	1.9
9		-70	NO	1.6E7	0.9
10		-150	NO	1.0E7	0.7

이 소자는 진공챔버(301)로부터 배출되어, ITO의 투명전극(10)은 전원의 정극에 연결되고 알루미늄의 저저항도전층(40)은 전원의 음극에 접속된다. 인가전압이 0V에서 20V까지 변화되어, 쇼트가 있는지를 확인하였지만, 쇼트는 발견되지 않았고 녹색발광이 얻어졌다. 다음에, 양극으로서 ITO를, 음극으로서 알루미늄을 취하여, 유기EL소자의 누설전류가 반도체파라미터분석기에 의해 측정된다. 그 결과, ±15V의 전류를 인가하였을 때의 정류비는 1×10⁷이상이고, 누설전류는 발생되지 않았다.

또한, 저저항전극인 알루미늄의 비저항을 측정한 결과는 저저항값을 나타내었다. 또, 그 결과는 표 1(3번∼10번에 대응)에 나타내었고, 막이 -40℃에서 형성된 소자를 측정한 결과는 도 7에 도시되어 있다.

도 7로부터, 실시예와 비교예에 대하여 인가전압에 대한 전류의 특성이 도시되어 있고, 역바이어스전압이 인가되는 경우에도 전류값이 안정하고 누설전류가 발생하지 않는다는 것을 알 수 있다. 또한, 이들 소자의 각 발광부분을 관찰한 결과, 현저한 다크스폿(dark spot)은 전혀 발견되지 않았다.

제조공정의 설명

본 발명의 일실시예에 따른 제조공정을 도 2를 참조하여 설명한다. 도 2a는 유리기판(101)상에 ITO박막을 100㎚두께로 형성하는 공정을 나타낸다.

유기EL소자에 사용되는 투명전극ITO(10)에 대하여 필요한 성능으로서는, 투과율 80％이상, 저항치 50Ω/□이하가 있다. 이러한 요건은 광의 취득효율을 가능한 한 높게 하고 배선저항을 감소하기 위하여 사용된다. 이 경우에, 100㎚두께의 ITO막은 이러한 요건을 만족시킨다. 그리고, UV-오존세정공정은 IT0기판상에 잔류하는 유기이물질을 제거하기 위하여 수행된다.

다음에, 도 2b 및 도 2c는 각각 도 2a의 공정에서 준비된 기판상에 정공수송층(21) 및 발광층(20)을 형성하는 공정을 나타낸다. 증발속도는 단위시간당 기판상에 증착되는 막의 두께이고, 유기물(이 경우에는, 정공수송층(21) 또는 발광층(20))은 통상적으로 0.3∼5㎚/sec의 증발속도로 막에 형성된다. 그 이유는 증발속도가 너무 빠르면 증발원의 온도를 상승시켜 재료의 분해를 초래하기 때문이다. 또한, 유기막의 두께에 관하여는 수㎚∼수백㎚의 두께가 예전부터 사용되어 왔다. 그 이유는 유기막의 두께가 너무 얇으면 핀홀이 발생되기 쉽고, 반면에, 막두께가 너무 두꺼우면 재료에 주입된 캐리어의 이동이 불순물에 의해 지연되거나 구동전압을 상승시키기 때문이다.

다음에, 도 2d에 도시된 공정은 유기EL소자의 음극(30)을 형성하기 위한 제2전극형성공정을 나타낸다. 음극(30)의 증발속도는, 유기막형성시와 동일한 이유에서, 0.3∼5㎚/sec의 범위에서 선택될 수 있다. 또한, 그의 막두께는 유동전류를 충분히 만족할 수 있을 정도로 두꺼울 필요가 있지만, 너무 두꺼우면 상술한 쇼트가 발생하기 때문에, 대략 40∼100㎚의 두께가 바람직하다.

지금까지의 공정은 종래의 유기EL소자 제조공정과 동일하다.

다음에, 도 2e에 도시된 공정은 기판을 냉각시키면서 저저항금속층을 형성하기 위한 본 발명의 특징을 갖는 공정이다.

기판냉각방법은 도 4에 도시된 바와 같다.

저저항금속층의 두께는 선택적이지만, 기판의 온도가 증발원(311)으로부터의 조사열에 의해 20℃이상만큼 상승되는 경우에, 기판표면 자체의 온도가 그 온도보다 높은 온도로 상승되기 때문에, 막형성을 위한 셔터를 일단 닫거나 전원을 끄고 기판온도가 다시 소정의 온도범위로 떨어질 때까지 기다리는 것이 더욱 바람직하다. 냉각온도는 어는점온도이하가 바람직하지만, 0∼-150℃의 범위가 더욱 바람직하다. 온도가 -70℃이하가 되면, 저저항금속층(407) 형성시의 마이그레이션이 억제되어, 그의 막구조가 변화되고, 그의 금속광택이 상실되며, 따라서 냉각온도는 0 ∼ -60℃의 범위에 있는 것이 보다 바람직하다.

제2실시예

(역적층형 유기EL소자)

본 발명의 제2실시예를 도 5를 참조하여 상세히 설명한다.투명유리기판(101)상에 제1전극(10)으로서 두께가 100㎚의 막으로 알루미늄-리튬합금을 스퍼터링방법으로 형성한다. 다음에, 알루미늄-리튬합금이 소정의 패턴을 갖도록 에칭되어 알루미늄-리튬박막을 갖는 유리기판이 준비된다. 이 기판이 UV-오존세정공정에 의해 세정되어 그의 표면을 충분히 세정한다.

다음에, 진공증착장치내에서, 발광재료로서 100㎎의 Alq3(트리스(8-퀴놀리놀리트)알루미늄착체)를 몰리브데늄 보트에, 정공수송층으로서 100㎎의 α-NPD(N, N'-디페닐-N, N'-비스(1-나프틸)-(1,1'-비페닐)-4, 4'-디아민)을 몰리브데늄 보트에, 또한 100㎎의 구리프탈로시아닌(CuPc)을 몰리브데늄 보트에, 그들이 각각 서로 다른 증발원이 되도록, 세팅된다. 사전에 준비된 기판(101)이 동일한 진공증착장치내에 세팅된 후, 그 장치의 내부를 2×10^-4Pa의 진공도가 되도록 배기하고, 진공도가 도달한 시점에서, Alq3를 포함한 보트가 가열되기 시작한다.

Alq3의 증발속도가 0.3㎚/sec의 일정속도에 도달할 때까지 온도를 제어한후, 상부에 설치된 셔터를 개방하여 막을 형성하기 시작하고, 50㎚두께의 막이 형성된 시점에서 셔터가 닫혀 증착이 종료된다. 동일한 방식으로, α-NPD막이 막형성속도 0.3㎚/sec에서 55㎚두께로 형성되고, 또한 동일한 방식으로, CuPc막이 막형성속도 0.3㎚/sec에서 30㎚두께로 형성되어 유기층형성공정이 종료된다. 이 때의 유기층형성은 항상 실온에서 수행된다. 다음에, 그의 표면상에 형성된 이 유기층을 갖는 기판을 마그네트론스퍼터링장치의 냉각탱크에 접촉되도록 다시 세팅하고, 그 위에 세팅된 IXO를 갖는 배킹플레이트(backing plate)를 소정의 위치에 세팅하고 그 장치가 배기된다. 이 챔버가 4×10^-4Pa로 배기된 시점에서, 산소가스가 이 스퍼터링장치내로 도입되어 산소의 부분압이 0.02Pa가 되게 하고, 0.90W/㎠의 전원을 턴온시켜 스퍼터링공정을 시작한다.

이 시점에서의 기판온도는 약 30℃의 실온이다. 막두께가 40㎚가 되면, 막형성이 종료되고, 이에 의해, AlLi/Alq3/α-NPD/CuPc/IXO의 역적층구조를 갖는 유기EL소자가 얻어진다.

다음에, 상술한 유기EL소자는 도 4에 도시된 진공챔버(301)내로 로딩되고, IXO막상에 저저항도전막을 형성하기 위하여, 냉매탱크의 온도가 40℃로 설정되고, 그의 온도가 소정의 온도로 되면, 기판과 냉매탱크사이로부터 질소가스가 유동된다. 이 때의 질소의 유량은 0.5SCCM이다. 기판의 온도가 충분히 안정한 상태로 되면, 산소가스가 주입되어 산소의 부분압이 0.01Pa가 되도록 하고, 상술한 것과 동일한 기술에 따라서 IXO스퍼터링이 시작된다. 증발속도가 안정화되면, 상부에 설치된 셔터를 개방하여, IXO막이 500㎚의 두께로 형성되면, 막형성이 완료된다.

이 소자는 진공챔버(301)로부터 배출되어, 저저항도전층(40)이 되는 IXO막은 전원의 정극에 연결되고 알루미늄-리튬합금층(10)은 전원의 음극에 접속된다. 인가전압이 0V에서 20V까지 변화되어, 쇼트가 있는지를 확인하였지만, 쇼트는 발견되지 않았고 녹색발광이 얻어졌다. 다음에, 양극으로서 IXO를, 음극으로서 알루미늄-리튬합금을 취하여, 유기EL소자의 누설전류가 반도체파라미터분석기에 의해 측정된다. 그 결과, ±15V의 전류를 인가하였을 때의 정류비는 4×10⁶이상이고,누설전류는 발생되지 않았다. 그리고, 광학현미경으로 다크스폿의 발생을 관찰한 결과, 현저한 다크스폿은 전혀 발견되지 않았다.

제1비교예

(실온에서 저저항금속층을 형성)

다음에, 상기 제1실시예의 비교예를 설명한다. 저저항금속층이 도 4에 설명된 진공챔버(301)내에서 형성되고, 유기EL소자는, 저저항금속층(40)이 그 때 냉매를 사용하지 않고 30℃의 실온에서 형성된다는 점을 제외하고는, 제1실시예와 동일한 방식으로 형성된다.

이 소자의 ITO는 전원의 정극에 연결되고 알루미늄은 전원의 음극에 접속된다. 인가전압이 0V에서 20V까지 변화되어, 쇼트가 있는지를 확인하였고, 소자는 쇼트부분을 가지고 있었으며 발광은 발견될 수 없었다. 다음에, 양극으로서 쇼트되지 않은 소자의 ITO를, 음극으로서 알루미늄을 취하여, 유기EL소자의 누설전류가 반도체파라미터분석기에 의해 측정된다. 그 결과, ±15V의 전류를 인가하였을 때의 정류비는 2.5×10³이상이고, 누설전류가 발생되었다.(도 7) 그 결과를 표 1(표 1에서 제3비교예의 번호 2에 대응)에 나타낸다. 그리고, 광학현미경으로 이들 각 소자의 발광부를 관찰한 결과, 현저한 다크스폿은 전혀 발견되지 않았다.

제2비교예

(저저항금속층이 없는 것)

다음에, 제2비교예를 설명한다. 유기EL소자는, 저저항금속층이 형성되지 않는다는 점을 제외하고는 제1실시예와 동일한 방식으로 형성된다.

양극으로서 이 소자의 ITO를, 음극으로서 알루미늄을 취하여, 유기EL소자의 누설전류가 반도체파라미터분석기에 의해 측정된다. 그 결과, ±15V의 전류를 인가하였을 때의 정류비는 1×10⁷이상이고, 누설전류가 발생되지 않았다.

그러나, 광학현미경으로 이들 각 소자의 각 발광부를 관찰한 결과, 현저한 다크스폿의 밀도는 17스폿/㎟이고, 그들의 발광면이 불균일한 것으로 발견되었다.

또한, 측정된 알루미늄막의 비저항은 5.5×10^-9Sm으로, 제1실시예보다 1피겨(figure)만큼 높다.

제3비교예

(60℃에서 저저항금속층 형성)

다음에, 제3비교예를 설명한다. 유기EL소자는, 저저항금속층이 60℃의 기판온도에서 형성된다는 점을 제외하고는 제1실시예와 동일한 방식으로 형성된다.

이 소자의 ITO는 전원의 정극에 연결되고 알루미늄은 전원의 음극에 접속된다. 인가전압이 0V에서 20V까지 변화되어, 쇼트가 있는지를 확인하였고, 소자는 쇼트부분을 가지고 있었으며 발광은 발견될 수 없었다. 다음에, 양극으로서 쇼트되지 않은 소자의 ITO를, 음극으로서 알루미늄을 취하여, 유기EL소자의 누설전류가 반도체파라미터분석기에 의해 측정된다. 그 결과, ±15V의 전류를 인가하였을 때의 정류비는 1.1×10³이상이고, 누설전류가 발생되었다. 그 결과를 표 1(표 1에서 제1비교예의 번호 1에 대응)에 나타낸다. 그리고, 광학현미경으로 이들 각 소자의발광부를 관찰한 결과, 현저한 다크스폿은 전혀 발견되지 않았다.

제3실시예

(TFT기판상에 유기EL소자를 형성)

다음에, 본 발명의 제3실시예를 도 8을 참조하여 설명한다.

세정된 무알칼리유리(코닝사제 No.1737)기판(801)상에 500㎚두께의 알루미늄(Al)이 저항가열증착공정으로 형성된 후, 이 구조상에 10㎚의 금(Au)이 동일한 기술에 의해서 증착된다.

이는 포토리소그라피 및 습식에칭에 의해 게이트전극으로 패터닝된다. 게이트전극(81)상에, 질화실리콘으로 된 게이트절연막(82)이 플라즈마CVD방법에 의해 200㎚의 두께로 형성된다. 또한, 그 위에 p-Si막(83)이 60㎚의 두께로 형성된 후, SiO₂막이 소정의 형상으로 패터닝된다. 이 SiO₂막을 마스크로 사용하고, 인을 이온주입하여 소오스영역(831) 및 드레인영역(832)을 형성한다.

또한, SiO₂막이 다시 증착된 후, SiN이 증착되어 층간절연막(84)을 형성한다.

다음에, 층간절연막이 에칭되어 소오스 및 드레인영역의 상부가 개구되고, 이 개구를 포함하는 전면에 알루미늄이 증착된 후, 개구상과 배선부 근처의 알루미늄부분을 제외한 알루미늄이 에칭제거되어, 소오스전극 및 드레인전극이 패턴형성된다. 다음에, 전면이 스핀코팅방법으로 폴리이미드막으로 도포된 후, 소오스전극 및 드레인전극의 상부가 개구된다.

다음에, 알루미늄이 전면에 증착된 후, 소오스전극배선부(851) 및 드레인전극배선부(852)가 패터닝되어 폴리이미드막(86)으로 도포되고, 소오스전극배선부를 노출시키는 개구가 설치된다. 또한, TFT소자가 증착되지 않는 영역에 개구가 설치되고, 이들 영역상에 ITO막(10)이 스퍼터링방법에 의해 150㎚의 두께로 형성된다.

또한, TFT소자의 소오스전극과 이 ITO막이 증착법 및 에칭법에 의해 알루미늄등의 금속막으로 연결된다. 이러한 방식으로 제작된 TFT기판상에, 실온인 기판온도에서 도 5에 도시된 적층구조의 실시예와 동일한 방식으로 유기EL소자가 증착된다. TFT를 갖는 이 유기EL소자를 구동시켰을 때, 쇼트가 발생되지 않았고 TFT가 오동작하지 않았다.

제4비교예

(TFT기판상에 유기EL소자를 제작할 때 저저항금속층을 실온에서 형성하는 경우)

다음에, 제4비교예를 설명한다. TFT를 갖는 유기EL소자는, 유기EL소자 형성 후 저저항금속층을 형성할 때 저저항금속층이 실온에서 형성된다는 점을 제외하고는, 제3실시예와 동일한 방식으로 형성된다. 이 TFT를 갖는 유기EL소자를 구동시켰을 때, 쇼트가 발생되었고 TFT가 오동작한다는 것을 알았다.

상술한 바와 같이, 본 발명의 제1효과는, 유기EL소자의 쇼트와 누설전류를 억제하여 배선부를 포함하는 저항을 감소시킬 수 있다는 점에 있다. 상술한 바와 같이, 도 7은 본 발명의 제1효과를 나타내는 그래프이다. 본 발명의 제조방법을사용함으로써, 도 7의 실시예에서와 같이, 역바이어스전압을 인가하는 경우에도, 누설전류가 억제된다는 것을 알 수 있다.

본 발명의 제2효과로서는, 누설전류를 억제하는 것과 동시에 다크스폿의 발생을 억제할 수 있다는 것이다. 그 이유는, 저저항금속층이 유기EL소자에 수분이 침투하는 것을 방지하는 장점을 가지기 때문이고, 다크스폿의 발생요인이 되는 유기소자의 가열(유기막의 구조변화의 요인)이 없기 때문이다.

본 발명의 제3효과로서는, 동일 기판상에 TFT등을 이용하는 유기EL소자를 형성하는 경우에, 유기EL소자의 재료인 알칼리금속의 확산에 의한 TFT의 이상동작을 감소시킬 수 있다는 것이다. 알칼리금속등은 큰 열확산성을 가지며, 특히 막형성중의 열에 의해 노크온(knocked on)된다. 본 발명은 이러한 확산을 억제함으로써 이들 불량을 제거할 수 있다.

Claims

유기EL소자 제조방법에 있어서:

기판상에 제1전극을 형성하는 공정과;

상기 제1전극상에 발광층을 형성하는 공정과;

상기 발광층상에 제2전극을 형성하는 공정과;

상기 제2전극상에, 상기 기판이 상기 제2전극 형성시의 온도보다 낮은 온도로 냉각된 상태에서 도전층을 형성하는 공정을 구비하는 유기EL소자 제조방법.
제1항에 있어서, 상기 기판냉각시의 기판온도는 0 ~ -60℃의 범위내에서 설정되는 것을 특징으로 하는 유기EL소자 제조방법.
제1항에 있어서,

상기 제2전극 형성시의 상기 온도는 15 ~ 30℃의 실온이고, 상기 도전층 형성동안 상기 기판측으로 냉매가스를 주입함으로써 상기 기판을 어는점이하의 온도로 냉각시키면서 상기 도전층을 위한 재료가 상기 제2전극상에 진공증착되는 것을 특징으로 하는 유기EL소자 제조방법.
제1항에 있어서,

상기 제1전극과 상기 발광층 사이에 정공수송층을 형성하는 공정이 제공되는것을 특징으로 하는 유기EL소자 제조방법.
제1항에 있어서,

상기 제1전극과 상기 발광층 사이에 정공주입층을 형성하는 공정이 제공되는 것을 특징으로 하는 유기EL소자 제조방법.
제5항에 있어서,

상기 정공주입층과 상기 발광층사이에 정공수송층을 형성하는 공정이 제공되는 것을 특징으로 하는 유기EL소자 제조방법.
제1항에 있어서,

상기 발광층과 상기 제2전극 사이에 전자수송층을 형성하는 공정이 제공되는 것을 특징으로 하는 유기EL소자 제조방법.
제7항에 있어서,

상기 발광층과 상기 제1전극 사이에 정공주입층을 형성하는 공정이 제공되는 것을 특징으로 하는 유기EL소자 제조방법.
제8항에 있어서,

상기 발광층과 상기 정공주입층 사이에 정공수송층을 형성하는 공정이 제공되는 것을 특징으로 하는 유기EL소자 제조방법.
제1항에 있어서,

상기 제1전극을 형성하기 전에 상기 기판상에 박막트랜지스터를 형성하는 공정과 상기 박막트랜지스터의 전극과 상기 제1전극을 서로 접속하는 공정이 제공되는 것을 특징으로 하는 유기EL소자 제조방법.