KR100382248B1 - Electrical test system of semiconductor & testing method the same - Google Patents
Electrical test system of semiconductor & testing method the same Download PDFInfo
- Publication number
- KR100382248B1 KR100382248B1 KR10-2000-0056000A KR20000056000A KR100382248B1 KR 100382248 B1 KR100382248 B1 KR 100382248B1 KR 20000056000 A KR20000056000 A KR 20000056000A KR 100382248 B1 KR100382248 B1 KR 100382248B1
- Authority
- KR
- South Korea
- Prior art keywords
- tester
- test
- handler
- inspection
- signal transmission
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
두 개의 스테이션용 검사신호 전송라인을 테스터에 한 개의 핸들러만 연결함으로써 생산성을 향상시킬 수 있는 반도체 소자의 전기적 검사시스템 및 이를 이용한 검사방법에 관해 개시한다. 본 발명은, 두 개의 스테이션으로 보낼 수 있는 검사신호 전송라인을 갖는 테스터, 상기 테스터와 연결된 검사신호 멀티플렉서, 상기 검사신호 멀티플렉서와 연결된 한 개의 테스트 해드, 상기 테스트 해드와 연결된 멀티 핸들러 및 상기 테스터와 멀티 핸들러를 연결하는 인터페이스 신호전송 라인을 포함하는 반도체 소자의 전기적 검사시스템에서, 상기 검사신호 멀티플렉서를 통해서 두 개의 검사신호 전송라인의 신호를 한 개로 통합하는 단계와, 상기 통합된 검사신호 전송라인의 신호를 이용하여 상기 멀티 핸들러에서 한 개의 반도체 소자를 검사하는 동안에 검사가 완료된 다른 반도체 소자를 분류하고, 또 다른 새로운 반도체 소자를 로딩하는 단계를 구비하는 것을 특징으로 하는 반도체 소자의 전기적 검사방법을 제공한다.Disclosed are an electrical inspection system for a semiconductor device and an inspection method using the same, which can improve productivity by connecting two test signal transmission lines for two stations to a tester. The present invention provides a tester having a test signal transmission line to be sent to two stations, a test signal multiplexer connected to the tester, a test head connected to the test signal multiplexer, a multi handler connected to the test head, and a multi tester to the tester. In the electrical inspection system of a semiconductor device including an interface signal transmission line for connecting a handler, integrating the signals of the two test signal transmission line into one through the test signal multiplexer, and the signal of the integrated test signal transmission line And classifying another semiconductor device that has been inspected during the inspection of one semiconductor device in the multi-handler by using the multi-handler, and loading another new semiconductor device. .
Description
본 발명은 반도체 소자에 관한 것으로, 더욱 상세하게는 반도체 소자의 전기적 검사장치 및 이를 이용한 전기적 검사방법에 관한 것이다.The present invention relates to a semiconductor device, and more particularly, to an electrical inspection apparatus for a semiconductor device and an electrical inspection method using the same.
웨이퍼 상태에서 반도체 패키지 형태로 조립이 끝난 반도체 소자는 사용자에게 최종적으로 전달되기 앞서, 그 기능을 전기적으로 검사하게 된다. 이때, 사용되는 장비가 테스터(tester) 및 핸들러(handler)이다. 상기 테스터는 파형발생기, 전류/전압 발생기 및 전류/전압측정기 등을 내부에 장작하고, 검사 프로그램에 따라서 반도체 소자의 전기적 기능을 검사하는 장치이다. 상기 핸들러(handler)는 반도체 패키지의 전기적 기능검사가 자동적으로 진행되도록 도와주는 일종의 로봇으로 반도체 패키지의 로딩 및 언로딩(unloading), 검사결과에 따른 분류(sorting)를 수행하는 자동화 장비이다.The semiconductor device assembled in the form of a semiconductor package in a wafer state is electrically inspected for its function before being finally delivered to a user. At this time, the equipment used is a tester and a handler. The tester is a device for mounting a waveform generator, a current / voltage generator and a current / voltage measuring instrument therein and inspecting the electrical function of the semiconductor device according to the inspection program. The handler is a kind of robot that helps the electrical functional test of the semiconductor package to proceed automatically. The handler is an automated device that performs loading and unloading of the semiconductor package and sorting according to the test result.
먼저, 본 발명에서 사용되는 용어에 대한 설명을 하기로 한다.First, the terms used in the present invention will be described.
테스터(tester)에 있는 스테이션이란, 하나의 테스터에서 전기적 기능 검사가 수행되는 장소를 가리킨다. 따라서 스테이션은 테스트 해드에 연결된 하나의 핸들러를 통칭하는 명칭이다. 일반적인 테스터에는 2개의 스테이션이 만들어진다.A station in a tester refers to a place where an electrical functional test is performed in one tester. Thus, a station is a generic name for a handler connected to a test head. A typical tester has two stations.
테스터 해드(tester head)란, 테스터에 핸들러를 붙일 수 있도록 된 일종의 게이트(gate)를 말하며, 2 스테이션을 구현하기 위해서는 2개의 테스터 해드를 가져야 하며, 하나의 스테이션을 구현하기 위해서는 1개의 테스터 해드를 구성해야 한다. 스테이션과 마찬가지로 일반적인 테스터에는 2개의 테스터 해드가 만들어진다.A tester head is a kind of gate that allows you to attach a handler to a tester. You must have two tester heads to implement two stations, and one tester head to implement one station. It must be configured. Like a station, two tester heads are created for a typical tester.
검사신호 전송라인이란, 반도체 패키지의 기능을 검사하기 위한 전압, 전류, 파형등이 양방향으로 전송되는 신호라인을 의미하며 궁극적으로 테스터의 내부와 반도체 패키지의 리드(lead)를 연결한다. 또한, 인터페이스 신호전송 라인은, 핸들러를 제어하기 위한 신호가 양방향으로 전송되는 선로로서 테스터의 내부와 핸들러사이에 연결된다.The test signal transmission line refers to a signal line in which voltages, currents, waveforms, and the like are transmitted in both directions to test the function of the semiconductor package, and ultimately connect the inside of the tester and the lead of the semiconductor package. In addition, the interface signal transmission line is a line through which a signal for controlling the handler is transmitted in both directions, and is connected between the inside of the tester and the handler.
DUT(Device Under Testing) 보드란, 일반적인 외형은 소켓에 인쇄회로기판이 연결된 형태로서, 반도체 패키지를 그 형태에 맞게 소켓으로 고정시켜, 각각의 리드를 테스터 내부와 연결시킬 수 있는 소켓핀 및 인쇄회로 배선을 포함하는 보드를 의미한다.A device under testing (DUT) board is a general form in which a printed circuit board is connected to a socket, and a socket pin and a printed circuit that can connect each lead to the inside of the tester by fixing the semiconductor package to the socket according to the shape. It means a board including wiring.
도 1은 종래기술에 의해 두 개의 스테이션을 갖는 테스터에 두 개의 핸들러를 장착한 경우의 반도체 소자의 전기적 검사시스템을 도시한 블록도이고, 도 2는 도 1의 전기적 검사시스템에서 수행되는 검사방법을 설명하기 위해 도시한 플루챠트(flow chart)이다.1 is a block diagram illustrating an electrical inspection system of a semiconductor device in a case where two handlers are mounted on a tester having two stations according to the prior art, and FIG. 2 illustrates an inspection method performed in the electrical inspection system of FIG. 1. Flow chart shown for illustration.
도 1 및 도 2를 참조하면, 일반적인 반도체 테스터(10)는 2개의 스테이션(12, 14)을 보유한다. 이때, 제1 스테이션(12)은 상기 테스터의 검사신호 전송라인(20)과 연결된 제1 테스터 해드(22), 제1 DUT 보드(24) 및 제1 핸들러(26)가 한 세트로 구성되어 반도체 소자의 전기적 검사가 수행되며, 제2 스테이션(14)은 상기 테스터의 검사신호 전송라인(30)과 연결된 제2 테스터 해드(32), 제2 DUT 보드(34) 및 제1 핸들러(36)가 한 세트로 구성되어 반도체 소자의 전기적 검사를수행한다. 즉, 종래기술에 의하면, 하나의 반도체 소자의 전기적 검사 시스템을 구성하기 위해서는, 두 개의 테스트 해드(22,32), 두 개의 DUT 보드(24, 34), 두 개의 핸들러(26, 36)가 필요하다. 이때, 핸들러(26, 36) 내에는 하나의 분류수단(sorter) 및 하나의 분류된 반도체 소자가 쌓이는 레인(lane)이 있다.1 and 2, a typical semiconductor tester 10 has two stations 12, 14. In this case, the first station 12 includes a first tester head 22, a first DUT board 24, and a first handler 26 connected to the test signal transmission line 20 of the tester. An electrical test of the device is performed, and the second station 14 includes a second tester head 32, a second DUT board 34, and a first handler 36 connected to the test signal transmission line 30 of the tester. It is composed of one set to perform electrical inspection of semiconductor elements. That is, according to the prior art, two test heads 22 and 32, two DUT boards 24 and 34, and two handlers 26 and 36 are required to configure an electrical inspection system of one semiconductor device. Do. At this time, there is a lane in which one sorter and one sorted semiconductor element are stacked in the handlers 26 and 36.
따라서, 제1 스테이션(12)에서 검사가 수행되는 동안에, 제2 스테이션(14)에서는 검사가 끝난 반도체 패키지를 분류하여 언로딩하고, 새로운 반도체 패키지를 검사를 위해 로딩하게 된다. 상기 작동이 끝나면 반대로 제2 스테이션(14)에서 검사가 수행되는 동안에, 제1 스테이션(12)에서는 검사가 끝난 반도체 패키지를 분류하여 언로딩하고, 새로운 반도체 패키지를 검사를 위해 로딩하게 된다. 따라서, 반도체 테스터 내에 내장된 마이크로프로세서(Microprocessor)는 아이들 타임(idle time)없이 작동을 하게 된다.Accordingly, while the inspection is performed at the first station 12, the second station 14 sorts and unloads the inspected semiconductor package and loads a new semiconductor package for inspection. After the operation is over, while the inspection is performed in the second station 14, the first station 12 sorts and unloads the inspected semiconductor package and loads a new semiconductor package for inspection. Therefore, the microprocessor embedded in the semiconductor tester operates without idle time.
만약 하나의 테스터에 하나의 스테이션만 구성한다면, 상기 분류 및 새로운 반도체 패키지의 로딩이 이루어지는 동안에 반도체 테스터(10) 내의 마이크로 프로세서가 아이들 타임(idle time)을 갖게 되어 반도체 테스터(10)의 가동효율이 떨어지게 된다.If only one station is configured in one tester, the microprocessor in the semiconductor tester 10 has an idle time during the classification and loading of the new semiconductor package, thereby increasing the operational efficiency of the semiconductor tester 10. Will fall.
종래기술에 의한 반도체 소자의 검사방법을 도2의 플루챠트를 통해 상세히 설명하면, 먼저 제1 스테이션에 인터페이스 신호전송 라인을 통해 검사시작 신호를 전송하고, 검사신호 전송라인을 통해 제1 테스터 해드에서 검사를 시작한다. 이어서, 제1 스테이션에서 검사 마침 신호(EOT: End Of Testing signal)를 전송하면, 테스터는 아이들 타임(idle time) 없이 곧바로 제2 스테이션에서 검사를 시작하는신호를 전송하고 검사에 들어간다. 이렇게 하나의 스테이션에서 검사를 수행하는 동안에, 다른 스테이션에서는 분류 및 로딩을 수행하는 반복 과정을 수행하다가 반도체 소자에 대한 전기적 검사를 마치게 된다.The inspection method of the semiconductor device according to the related art will be described in detail with reference to the flowchart of FIG. 2. First, an inspection start signal is transmitted to the first station through an interface signal transmission line, and then the first tester head is transmitted through the inspection signal transmission line. Start the test. Subsequently, when an end of testing signal (EOT) is transmitted from the first station, the tester transmits a signal to start the test at the second station and enters the test immediately without idle time. While the inspection is performed at one station, the other station performs an iterative process of performing sorting and loading, and finishes the electrical inspection of the semiconductor device.
그러나, 상술한 종래기술은 다음과 같은 개선의 여지를 가지고 있다.However, the above-described prior art has room for improvement as follows.
첫째, 반도체 패키지에 대한 검사가 이루어지는 제한된 장소 내에 비교적 용적률이 큰 핸들러를 하나의 테스터당 2개나 장착해야 한다. 때문에 검사공간이 많이 필요하게 된다. 또한 고가의 핸들러가 많이 필요하게 된다.First, two relatively large volumetric handlers must be mounted in one tester within the limited location where the semiconductor package is inspected. This requires a lot of inspection space. You also need a lot of expensive handlers.
둘째, 작업자가 하나의 테스터에 연결된 2대의 핸들러에서 검사가 끝난 반도체 패키지 무더기(lot)들을 처리해야 하기 때문에 많은 인력이 소요되어 생산성이 떨어지게 된다.Second, because the worker has to process the inspected semiconductor package lots in two handlers connected to one tester, it takes a lot of manpower and reduces productivity.
본 발명이 이루고자 하는 기술적 과제는 하나의 테스터에 하나의 핸들러를 장착하여 반도체 패키지의 전기적 검사를 수행하면서도 테스터에서 발생하는 아이들 타임을 방지하여 반도체 패키지의 전기적 검사공정에서 공간, 장비 및 인력의 소요를 줄여 생산성을 개선할 수 있는 반도체 소자의 전기적 검사시스템을 제공하는데 있다.The technical problem to be achieved by the present invention is to mount one handler to one tester while performing electrical inspection of the semiconductor package, while preventing idle time occurring in the tester, thereby reducing the space, equipment, and manpower requirements in the electrical inspection process of the semiconductor package. The present invention provides an electrical inspection system for semiconductor devices that can reduce productivity.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 반도체 소자의 전기적 검사시스템을 이용한 반도체 소자의 전기적 검사방법을 제공하는데 있다.Another object of the present invention is to provide an electrical inspection method of a semiconductor device using the electrical inspection system of the semiconductor device.
도 1은 종래기술에 의해 두 개의 스테이션을 갖는 테스터에 두 개의 핸들러를 장착한 경우의 반도체 소자의 전기적 검사시스템을 도시한 블록도이다.1 is a block diagram illustrating an electrical inspection system of a semiconductor device in a case where two handlers are mounted in a tester having two stations according to the prior art.
도 2는 도 1의 전기적 검사시스템에서 수행되는 검사방법을 설명하기 위해 도시한 플루챠트(flow chart)이다.FIG. 2 is a flow chart illustrating a test method performed in the electrical test system of FIG. 1.
도 3은 본 발명에 의해 두 개의 스테이션을 갖는 테스터에 한 개의 핸들러를 장착한 경우의 반도체 소자의 전기적 검사시스템을 도시한 블록도이다.3 is a block diagram showing an electrical inspection system of a semiconductor device in the case where one handler is mounted on a tester having two stations according to the present invention.
도 4는 도 3의 전기적 검사시스템에서 수행되는 검사방법을 설명하기 위해 도시한 플루챠트(flow chart)이다.FIG. 4 is a flow chart illustrating a test method performed in the electrical test system of FIG. 3.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
100: 반도체 테스터, 102: 검사신호 멀티플렉서,100: semiconductor tester, 102: test signal multiplexer,
104: 테스터 해드, 106: DUT 보드,104: tester head, 106: DUT board,
108: 멀티 핸들러, 110: 검사신호 전송라인,108: multi handler, 110: test signal transmission line,
112: 인터페이스 신호전송 라인.112: Interface signal transmission line.
상기 기술적 과제를 달성하기 위하여 본 발명은, 두 개의 스테이션(station)으로 보낼 수 있는 검사신호 전송라인을 갖는 테스터(tester)와, 상기 두 개의 검사신호 전송라인을 한 개의 선로로 전송할 수 있는 검사신호 멀티플렉서(multiplexer)와, 상기 검사신호 멀티플렉서에서 나온 한 개의 검사신호 전송라인에 연결되는 한 개의 테스트 해드(test head)와, 상기 테스터 해드에 연결되는 멀티 핸들러(multi handler) 및 상기 테스터와 상기 멀티 핸들러사이에 연결된 인터페이스(interface) 신호전송 라인을 구비하는 것을 특징으로 하는 반도체 소자의 전기적 검사시스템을 제공한다.In order to achieve the above technical problem, the present invention provides a tester having a test signal transmission line that can be sent to two stations, and a test signal that can transmit the two test signal transmission lines on one line. A test head connected to a multiplexer, a test signal transmission line from the test signal multiplexer, a multi handler connected to the tester head, and the tester and the multi handler It provides an electrical inspection system of a semiconductor device, characterized in that it comprises an interface signal transmission line connected between.
본 발명의 바람직한 실시예에 의하면, 상기 테스터(tester)는 아날로그(analog) 반도체 소자를 검사하는 테스터이고, 상기 인터페이스 신호전송 라인은 상기 두 개의 검사신호 전송라인에 대한 검사시작 신호, 검사끝남 신호 및 분류 신호를 상기 핸들러와 교신할 수 있는 구조인 것이 적합하다.According to a preferred embodiment of the present invention, the tester is a tester for inspecting an analog semiconductor device, and the interface signal transmission line is a test start signal, an test end signal, and a test end signal for the two test signal transmission lines. It is appropriate that the structure can communicate a classification signal with the handler.
바람직하게는, 상기 멀티 핸들러는 검사가 이루어지는 곳이 두 개이며, 검사된 반도체 소자를 분류할 수 있는 수단이 두 개이며, 분류가 끝난 반도체 소자를 보관하는 레인(lane)이 두 개인 것이 적합하다.Preferably, the multi-handler is suitable for two places where inspection is performed, two means for classifying the inspected semiconductor elements, and two lanes for storing the classified semiconductor elements. .
상기 다른 기술적 과제를 달성하기 위하여 본 발명은, 두 개의 스테이션으로 보낼 수 있는 검사신호 전송라인을 갖는 테스터, 상기 테스터와 연결된 검사신호 멀티플렉서, 상기 검사신호 멀티플렉서와 연결된 한 개의 테스트 해드, 상기 테스트 해드와 연결된 멀티 핸들러 및 상기 테스터와 멀티 핸들러를 연결하는 인터페이스 신호전송 라인을 포함하는 반도체 소자의 전기적 검사방법에 있어서, 상기 검사신호 멀티플렉서를 통해서 두 개의 검사신호 전송라인의 신호를 한 개로 통합하는 단계 및 상기 통합된 검사신호 전송라인의 신호를 이용하여 상기 멀티 핸들러에서 한 개의 반도체 소자를 검사하는 동안에 검사가 완료된 다른 반도체 소자를 분류하고 또 다른 새로운 반도체 소자를 로딩하는 단계를 구비하는 것을 특징으로 하는 반도체 소자의 전기적 검사방법을 제공한다.In order to achieve the above technical problem, the present invention provides a tester having a test signal transmission line that can be sent to two stations, a test signal multiplexer connected to the tester, a test head connected to the test signal multiplexer, and the test head. An electrical inspection method of a semiconductor device comprising a connected multi handler and an interface signal transmission line connecting the tester and the multi handler, the method comprising: integrating signals of two test signal transmission lines into one through the test signal multiplexer; Classifying another semiconductor device that has been inspected and loading another new semiconductor device during the inspection of one semiconductor device in the multi-handler using the signal of the integrated test signal transmission line Of It provides for a miracle inspection methods.
본 발명에 따르면, 핸들러의 사용댓수를 테스터당 2대에서 한 대로 줄임으로 말미암아, 반도체 패키지의 전기적 검사가 이루어지는 장소의 면적을 줄일 수 있고, 핸들러 및 DUT 보드의 수요를 줄일 수 있고, 검사 인력을 줄일 수 있기 때문에, 생산성을 향상시킬 수 있다.According to the present invention, by reducing the number of handlers used from one to two per tester, the area of the place where the electrical inspection of the semiconductor package is performed can be reduced, the demand of the handler and the DUT board can be reduced, and the inspection manpower is reduced. Since it can reduce, productivity can be improved.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명에 의해 두 개의 스테이션을 갖는 테스터에 한 개의 핸들러를 장착한 경우의 반도체 소자의 전기적 검사시스템을 도시한 블록도이다.3 is a block diagram showing an electrical inspection system of a semiconductor device in the case where one handler is mounted on a tester having two stations according to the present invention.
도 3을 참조하면, 본 발명에 의한 반도체 소자의 전기적 검사시스템의 구성은, 두 개의 스테이션(station)으로 보낼 수 있는 검사신호 전송라인(110)을 갖는 테스터(100)와, 상기 두 개의 검사신호 전송라인(110)을 한 개의 선로로 전송할 수 있는 검사신호 멀티플렉서(102)와, 상기 검사신호 멀티플렉서(102)에서 나온 한 개의 검사신호 전송라인에 연결되는 한 개의 테스트 해드(104)와, 상기 테스터 해드(104)에 연결되는 멀티 핸들러(106) 및 상기 테스터와 상기 멀티 핸들러사이에 연결된 인터페이스(interface) 신호전송 라인으로 이루어진다. 상기 테스터 해드(104)와 상기 멀티 핸들러(108)는 DUT 보드(106)를 통하여 서로 연결된다.Referring to FIG. 3, a configuration of an electrical inspection system of a semiconductor device according to the present invention includes a tester 100 having an inspection signal transmission line 110 that can be sent to two stations, and the two inspection signals. A test signal multiplexer 102 capable of transmitting the transmission line 110 to one line, a test head 104 connected to one test signal transmission line from the test signal multiplexer 102, and the tester It consists of a multi handler 106 connected to the head 104 and an interface signaling line connected between the tester and the multi handler. The tester head 104 and the multi handler 108 are connected to each other via a DUT board 106.
여기서, 본 발명의 목적을 달성하는 주요수단이 되는 것은 검사신호 멀티플렉서(102), 멀티 핸들러(108) 및 인터페이스 신호전송 라인(112)이다. 즉, 멀티플렉서(102)는 두 개의 검사신호 전송라인(110)을 하나로 묶어서 반도체 패키지의 전기적 검사를 위한 신호를 멀티 핸들러(108)로 전송해 줌으로써 기존의 사용되는 핸들러의 대수를 두 대에서 한 대로 축소시켜 준다. 그리고 테스터(100) 내부의 마이크로 프로세서의 아이들 타임(idle time)을 방지하는 수단이 된다.Here, the main means for achieving the object of the present invention is the test signal multiplexer 102, the multi handler 108 and the interface signal transmission line 112. That is, the multiplexer 102 binds two test signal transmission lines 110 into one and transmits a signal for electrical test of the semiconductor package to the multi handler 108 so that the number of existing handlers is changed from two to one. Reduce it. And it is a means to prevent the idle time (idle time) of the microprocessor in the tester 100.
또한 멀티 핸들러(108) 역시, 기존에는 하나의 핸들러에 하나의 검사지점, 하나의 분류수단, 검사가 끝난 반도체 패키지를 적재하는 레인이 하나였으나, 본 발명에서는 두 개의 검사지점, 두 개의 분류수단, 두 개의 적재 레인이 존재하게 된다. 따라서, 상기 멀티 핸들러(108)를 제어하는 인터페이스 신호전송 라인(112) 역시 상기 두 개의 검사신호 전송라인(110)에 대한 검사시작 신호, 검사끝남 신호 및 분류 신호를 상기 핸들러와 교신할 수 있는 구조이어야 한다.In addition, in the multi-handler 108, one inspection point, one sorting means, and a lane for loading the inspected semiconductor package in one handler, but in the present invention, two inspection points, two sorting means, There will be two loading lanes. Therefore, the interface signal transmission line 112 for controlling the multi handler 108 may also communicate the test start signal, the test end signal, and the classification signal for the two test signal transmission lines 110 with the handler. Should be
이러한 반도체 소자의 전기적 검사시스템을 구현할 수 있는 반도체 검사 장비는 아날로그 반도체 소자를 검사하기 위한 검사 장비인 것이 적합하다. 일 예로, 대표적인 아날로그 반도체 테스터인 테레다인사(Teradyne Corp.)의 A360 장비에서, 본 발명을 구현하는 구체적인 수단이 되는 검사신호 멀티플렉서(102)를 제작하였다.The semiconductor inspection equipment that can implement the electrical inspection system of such a semiconductor device is preferably an inspection equipment for inspecting an analog semiconductor device. As an example, in the A360 equipment of Teradyne Corp., a representative analog semiconductor tester, a test signal multiplexer 102, which is a specific means for implementing the present invention, was manufactured.
도 4는 도3의 전기적 검사시스템에서 수행되는 검사방법을 설명하기 위해 도시한 플루챠트(flow0chart)이다.FIG. 4 is a flow chart illustrating a test method performed in the electrical test system of FIG. 3.
도 4를 참조하면, 먼저 본 발명에 의한 반도체 소자의 전기적 검사방법은,상기 검사신호 멀티플렉서를 통해서 두 개의 검사신호 전송라인의 신호를 한 개로 통합한다. 그 후, 상기 통합된 검사신호 전송라인의 신호를 이용하여 상기 멀티 핸들러에서 한 개의 반도체 소자를 검사하는 동안에 검사가 완료된 다른 반도체 소자를 분류하고 새로운 반도체 소자를 로딩한다.Referring to FIG. 4, first, an electrical inspection method of a semiconductor device according to the present invention integrates signals of two inspection signal transmission lines into one through the inspection signal multiplexer. Thereafter, the integrated test signal transmission line is used to classify another semiconductor device that has been inspected and load a new semiconductor device during the inspection of one semiconductor device in the multi handler.
따라서, 본 발명에서 사용되는 멀티 핸들러가 두 개의 검사지점 및 두 개의 분류수단 및 두 개의 적재레인을 구비하고 있기 때문에, 테스터는 시분할(time sharing) 방식으로 검사신호를 전송하되, 전기적 검사가 이루어지는 동안에 아이들 타임(idle time)이 없이 계속 작동하게 된다. 그러므로 핸들러를 한 대를 장착함으로써 발생하는 테스터의 가동효율이 떨어지는 문제를 방지할 수 있다.Therefore, since the multi-handler used in the present invention has two inspection points, two sorting means and two loading lanes, the tester transmits the inspection signal in a time sharing manner, while the electrical inspection is performed. It will continue to run without idle time. Therefore, it is possible to prevent the problem that the tester's operation efficiency caused by installing one handler can be reduced.
상술한 반도체 소자의 전기적 검사방법을 상세히 기재하면 다음과 같다.The electrical inspection method of the semiconductor device described above is described in detail as follows.
먼저, 제1 검사신호 전송라인으로 검사신호를 전송하면, 상기 검사신호에 따라 테스터 해드, DUT 보드를 통해 핸들러에서 검사를 시작하게 된다. 그 후, 제1 검사신호 전송라인에 의한 검사가 끝남과 동시에 제2 검사신호 전송라인에 의한 검사를 멀티 핸들러에서 수행하게 된다. 이와 동시에 상기 제2 검사신호 전송라인에 의한 검사가 이루어지는 동안에, 멀티 핸들러에서는 제1 검사신호 전송라인의 신호에 의하여 도출된 검사 결과에 따라서 반도체 패키지를 분류하여 적재레인으로 언로딩하고, 검사를 해야할 새로운 반도체 패키지를 로딩하게 된다. 이러한 일련의 검사 단계를 반복하여 검사를 종료한다.First, when the test signal is transmitted to the first test signal transmission line, the tester starts the test through the tester head or the DUT board according to the test signal. Thereafter, the inspection by the first inspection signal transmission line is finished and the inspection by the second inspection signal transmission line is performed by the multi handler. At the same time, during the inspection by the second inspection signal transmission line, the multi-handler should classify and unload the semiconductor package according to the inspection result derived from the signal of the first inspection signal transmission line into the loading lane and perform the inspection. The new semiconductor package will be loaded. This series of test steps is repeated to complete the test.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.The present invention is not limited to the above embodiments, and it is apparent that many modifications can be made by those skilled in the art within the technical spirit to which the present invention belongs.
따라서, 상술한 본 발명에 따르면, 첫째, 테스터에 핸들러를 한 대만 장착함으로써, 첫째 반도체 패키지의 전기적 검사장소의 면적을 줄일 수 있고, 둘째, 핸들러 및 DUT 보드의 수요를 줄일 수 있고, 셋째, 검사 인력을 줄일 수 있기 때문에 반도체 패키지의 전기적 검사공정에 있어서 전반적인 생산성을 향상시킬 수 있다.Therefore, according to the present invention described above, first, by mounting only one handler to the tester, first, the area of the electrical inspection site of the semiconductor package can be reduced, and second, the demand of the handler and the DUT board can be reduced, and third, the inspection The reduced manpower can improve overall productivity in the electrical inspection process of semiconductor packages.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0056000A KR100382248B1 (en) | 2000-09-23 | 2000-09-23 | Electrical test system of semiconductor & testing method the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0056000A KR100382248B1 (en) | 2000-09-23 | 2000-09-23 | Electrical test system of semiconductor & testing method the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020023600A KR20020023600A (en) | 2002-03-29 |
| KR100382248B1 true KR100382248B1 (en) | 2003-05-01 |
Family
ID=19690132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0056000A KR100382248B1 (en) | 2000-09-23 | 2000-09-23 | Electrical test system of semiconductor & testing method the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100382248B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100496861B1 (en) | 2002-09-26 | 2005-06-22 | 삼성전자주식회사 | Test apparatus having two test boards to one handler and the test method |
| KR100821095B1 (en) * | 2005-12-28 | 2008-04-10 | 동부일렉트로닉스 주식회사 | Test device for the semiconductor and the testing method thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04157378A (en) * | 1990-10-19 | 1992-05-29 | Nec Corp | Measuring devie of semiconductor integrated circuit |
| WO1998047011A1 (en) * | 1997-04-16 | 1998-10-22 | Advantest Corporation | Semiconductor device tester |
-
2000
- 2000-09-23 KR KR10-2000-0056000A patent/KR100382248B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04157378A (en) * | 1990-10-19 | 1992-05-29 | Nec Corp | Measuring devie of semiconductor integrated circuit |
| WO1998047011A1 (en) * | 1997-04-16 | 1998-10-22 | Advantest Corporation | Semiconductor device tester |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020023600A (en) | 2002-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7378864B2 (en) | Test apparatus having multiple test sites at one handler and its test method | |
| US8008940B2 (en) | Circuit board test system and test method | |
| KR100187727B1 (en) | Contact checking apparatus for handler and ic test system having checker thereof | |
| US20020199142A1 (en) | Semiconductor programming and testing method and apparatus | |
| KR100905507B1 (en) | Pin electronics with high voltage functionality | |
| CN110967623B (en) | ICT (information communication technology) extension fixture for testing number of pins of PCBA (printed circuit board assembly) board and testing method | |
| EP1909109A1 (en) | Testing apparatus | |
| CN111359910B (en) | Integrated circuit product testing method | |
| KR100382248B1 (en) | Electrical test system of semiconductor & testing method the same | |
| CN211669544U (en) | Test system | |
| US7688087B2 (en) | Test apparatus | |
| CN114924181A (en) | Test method and device based on high-speed signal test | |
| KR100505661B1 (en) | System for semiconductor test and method for operating the same | |
| US6229326B1 (en) | Method and apparatus for testing electronic device in burn-in process | |
| CN218213317U (en) | Test machine and test system | |
| CN220730355U (en) | Chip test board and test system | |
| US6898747B2 (en) | Method for testing circuit units to be tested with increased data compression for burn-in | |
| JPS61173179A (en) | Packaged ic testing device | |
| KR200146658Y1 (en) | Test apparatus for semiconductor device | |
| CN117990962A (en) | Probe card and chip test system | |
| CN116802509A (en) | Low cost B method high voltage isolation screening test | |
| CN115656772A (en) | Diagnosis circuit for interconnection effectiveness between large-batch GPIO signal boards and working method thereof | |
| KR19980026110A (en) | Electrical Die Sorting (EDS) System for Semiconductor Device Manufacturing | |
| JPH1145916A (en) | Tester and testing method for semiconductor wafer | |
| JPH0574883A (en) | Assembly control device for semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130228 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20140307 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20160315 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |