KR100378961B1 - Photomask having compensation pattern and Method for fabricating semiconductor using the compensation pattern - Google Patents
Photomask having compensation pattern and Method for fabricating semiconductor using the compensation pattern Download PDFInfo
- Publication number
- KR100378961B1 KR100378961B1 KR10-2000-0044107A KR20000044107A KR100378961B1 KR 100378961 B1 KR100378961 B1 KR 100378961B1 KR 20000044107 A KR20000044107 A KR 20000044107A KR 100378961 B1 KR100378961 B1 KR 100378961B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- semiconductor
- compensation pattern
- etching
- compensation
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
Abstract
본 포토마스크는 모퉁이부를 가진 원패턴과; 상기 원패턴에서 연장되면서, 일변은 상기 모퉁이부의 일변에서 연장되고, 타변은 상기 일변 방향으로 일정 폭으로 식각 속도와 식각 깊이에 따라 결정되는 소정 길이를 갖도록 형성된 보상패턴을 구비하며, 여기서 상기 모퉁이부는 반도체의 U홈과 연결 통로를 형성하는 돌출부를 형성하기 위한 것임을 특징으로 할 수 있다.The photomask includes a circle pattern having a corner portion; While extending from the circle pattern, one side extends from one side of the corner portion, and the other side has a compensation pattern formed to have a predetermined length determined by an etching speed and an etching depth with a predetermined width in the one side direction, wherein the corner portion It may be characterized in that for forming a protrusion forming the connection groove and the U groove of the semiconductor.
본 보상패턴을 사용한 반도체 제조 방법은 모퉁이부를 가진 원패턴과, 일변은 상기 모퉁이부의 일변에서 연장되고, 타변은 상기 일변 방향으로 일정 폭으로 식각 속도와 식각 깊이에 따라 결정되는 소정 길이를 갖도록 상기 원패턴에서 연장된 보상패턴을 반도체에 형성하는 단계와; 상기 반도체를 식각할 때, 상기 보상패턴의 하부 반도체는 식각되고 상기 원패턴 하부 반도체는 식각되지 않는 단계를 포함하며, 여기서 상기 모퉁이부는 반도체의 U홈과 연결 통로를 형성하는 돌출부를 형성하기 위한 것임을 특징으로 할 수 있다.In the semiconductor manufacturing method using the compensation pattern, a circle pattern having a corner portion, one side thereof extends from one side of the corner portion, and the other side thereof has a predetermined length determined by an etching speed and an etching depth at a predetermined width in the one side direction. Forming a compensation pattern extending from the pattern in the semiconductor; When the semiconductor is etched, the lower semiconductor of the compensation pattern is etched and the lower pattern lower semiconductor is not etched, wherein the corner portion is for forming a protrusion forming a connection groove with a U groove of the semiconductor. It can be characterized.
Description
본 발명은 보상패턴을 구비한 포토마스크 및 보상패턴을 이용한 반도체 제조 방법에 관한 것으로서, 보다 상세하게는 반도체에 원하는 패턴을 형성하기 위한 원패턴에 보상패턴을 부가하여 형성한 포토마스크에 관한 것, 그리고 보상패턴을 이용하여 반도체를 식각함으로써 원패턴의 형상과 일치한 반도체를 제조하는 방법에 관한 것이다.The present invention relates to a photomask having a compensation pattern and a semiconductor manufacturing method using the compensation pattern, and more particularly, to a photomask formed by adding a compensation pattern to an original pattern for forming a desired pattern on a semiconductor. The present invention relates to a method of manufacturing a semiconductor matching the shape of an original pattern by etching the semiconductor using a compensation pattern.
각종 반도체 소자를 제조하기 위하여 실리콘 웨이퍼를 식각하여야 할 때가 많다. 일반적으로 반도체 또는 실리콘 웨이퍼를 식각하기 위하여는 먼저 질화막이나 산화막으로 된 박막층을 실리콘 웨이퍼의 표면에 형성하고, 이를 포토 레지스트(Photo Regist)로 코팅한다. 실리콘 웨이퍼에 소정의 형상 또는 패턴을 전사하기 위하여 주로 유리기판위에 패턴이 형성된 포토 마스크를 사용하고 있는 데, 이 경우 포토 레지스트로 코팅된 실리콘 웨이퍼를 포토 마스크를 통해 선택적으로 노광한 후에 이를 현상함으로써 포토 마스크의 실리콘 웨이퍼상에 패턴을 전사한다. 실리콘 웨이퍼에 전사된 패턴에 따라 식각을 하여 실리콘 웨이퍼에 소정의 형상 또는 패턴을 형성한다.In order to manufacture various semiconductor devices, silicon wafers are often etched. In general, in order to etch a semiconductor or silicon wafer, a thin film layer made of a nitride film or an oxide film is first formed on a surface of a silicon wafer, and then coated with a photo resist. In order to transfer a predetermined shape or pattern to a silicon wafer, a photo mask having a pattern formed mainly on a glass substrate is used. In this case, a silicon wafer coated with photoresist is selectively exposed through a photo mask and then developed. The pattern is transferred onto the silicon wafer of the mask. The wafer is etched according to the pattern transferred to the silicon wafer to form a predetermined shape or pattern on the silicon wafer.
이때, 예컨대 이방성 식각 용액을 사용하여 실리콘 웨이퍼를 식각하면, 실리콘 웨이퍼의 결정면에 따라 식각률이 다르기 때문에 결정 방향에 따라 동일한 형태로 정확히 식각할 수 있다. 따라서 실리콘 웨이퍼의 습식식각 방식은 광소자, 반도체 센서, 액츄에이터, 미세소자, 패키징 등의 다양한 반도체 소자를 정밀 제조하는 데 많이 활용되고 있다.In this case, for example, when the silicon wafer is etched using the anisotropic etching solution, since the etching rate is different depending on the crystal plane of the silicon wafer, the silicon wafer may be accurately etched in the same shape according to the crystal direction. Therefore, wet etching of silicon wafers is widely used to precisely manufacture various semiconductor devices such as optical devices, semiconductor sensors, actuators, micro devices, and packaging.
그러나 도1에 도시된 바와 같은 실리콘 기판(10)의 돌출부(convex coner)(12)나 모퉁이부 등에서는 원하는 정확한 형상을 얻기가 어렵다. 왜냐하면 도2에 도시된 바와 같이 식각이 진행됨에 따라 질화막 또는 산화막으로 된 박막층(20) 하부의 실리콘 웨이퍼(22)는 격자구조상 식각률이 높은 고 색인 평면(high-index plane)이 넓게 나타나는 등 언더컷(undercut) 현상이 발생하기 때문이다. 도2는 식각이 진행됨에 따라 나타나는 고 색인 평면을 도시한 개략도로서, <100>,<111>,<211>,<311>등으로 표시된 지수는 등가방향의 결정면을 나타낸다. 여기서 식각시에 모퉁이부에서는 <211>(26), <311>(28)과 같은 고 색인 평면이 넓게 나타나며, 식각이 더 진행됨에 따라 모퉁이부에서 고 색인 평면(26,28)이 더욱 넓어질 뿐만 아니라, 모퉁이부에서 <411>,<511>등의 보다 높은 색인 평면 영역(미도시)이 계속 분화되어 나타나게 된다. 이와 같은 고 색인 평면에서는 식각이 보다 빠르게 진행되어 모퉁이가 과도하게 식각되어 무디어지는 현상이 나타나, 결국 도3에 도시된 바와 같이 돌출부(12)가 붕괴되어 원하는 실리콘 웨이퍼의 형상 또는 패턴을 얻을 수 없게 된다.However, it is difficult to obtain the desired exact shape in the convex coner 12 or the corner of the silicon substrate 10 as shown in FIG. As the etching proceeds as shown in FIG. 2, the silicon wafer 22 under the thin film layer 20 made of a nitride film or an oxide film has a large high-index plane with a high etch rate in a lattice structure. undercut) occurs. Fig. 2 is a schematic diagram showing a high index plane that appears as the etching proceeds, and the indices indicated by <100>, <111>, <211>, <311>, etc., represent crystal planes in the equivalent direction. Here, the high index planes such as <211> (26) and <311> (28) appear wider at the corners during etching, and as the etching progresses, the high index planes 26 and 28 become wider at the corners. In addition, higher index plane regions (not shown), such as <411> and <511>, continue to appear in the corner portion. In such a high index plane, etching proceeds faster and corners are excessively etched, resulting in a dull phenomenon. As a result, the protrusion 12 collapses as shown in FIG. 3 so that a desired shape or pattern of a silicon wafer cannot be obtained. do.
따라서 종래에는 고 색인 평면에서의 높은 식각률을 보상하기 위하여 실리콘 웨이퍼가 언더컷될 것을 감안하여 잉여패턴을 추가한 포토마스크가 제안되었다. 예컨대 도4a 내지 도4d에 도시된 바와 같이 원패턴(40)의 모퉁이부에 잉여패턴(42a,42b,42c,42d)을 추가하여 포토마스크를 만든다. 따라서 포토마스크에 의해 전사된 잉여패턴 하부의 실리콘 웨이퍼가 원패턴 하부의 실리콘 웨이퍼 대신에 식각 붕괴되도록 함으로써 원하는 원패턴의 형상을 제조하는 방법이다. 이는 실리콘 웨이퍼에서 식각이 진행됨에 따라 모퉁이부에 연결된 잉여패턴(42a,42b,42c,42d) 하부 실리콘 웨이퍼에 고 색인 평면이 넓게 형성될 것을 예상하고 미리 잉여패턴을 형성해 두는 방법으로서, 잉여패턴 하부의 실리콘 웨이퍼가 높은 식각률로 식각되어 제거되면 원패턴과 일치하는 소정의 실리콘 웨이퍼의 형상 또는 패턴을 얻을 수 있게 된다.Accordingly, in order to compensate for the high etch rate in the high index plane, a photomask having a surplus pattern has been proposed in consideration of the fact that the silicon wafer is undercut. For example, as illustrated in FIGS. 4A to 4D, the surplus patterns 42a, 42b, 42c, and 42d are added to the corners of the original pattern 40 to form a photomask. Therefore, the silicon wafer under the surplus pattern transferred by the photomask is etched away instead of the silicon wafer under the original pattern, thereby manufacturing a desired original pattern. This is a method of forming a surplus pattern in advance in anticipation that a high index plane will be formed on the silicon wafer under the surplus patterns 42a, 42b, 42c, and 42d connected to the corners as the etching proceeds. When the silicon wafer is etched and removed at a high etching rate, the shape or pattern of a predetermined silicon wafer that matches the original pattern can be obtained.
그러나 실제로 포토 마스크에 잉여패턴을 설계 내지는 추가하는 일은 용이한 일이 아니다. 왜냐하면 식각시에 각 원패턴에 대하여 추가되는 잉여패턴 하부의 실리콘 웨이퍼가 완전히 제거되고 소정의 원패턴에 따른 형상만을 얻기 위하여는 식각률, 원패턴의 크기 등을 고려하여 잉여패턴의 모양,크기를 개별적으로 유추하여 설계하지 않으면 않되고, 때문에 많은 시행착오를 거치지 않을 수 없다. 즉, 잉여패턴을 초기 설계한 후에 그 모양,크기를 바꾸면서 수차에 걸쳐 실리콘 웨이퍼를 식각하는 실험을 반복하여야 최적 잉여패턴의 모양,크기를 결정할 수가 있으며, 또한 원패턴의 모양,크기가 다르면 그에 따른 잉여패턴의 모양,크기를 달리하여 반복실험하여야 하기 때문이다. 따라서 종래의 잉여패턴을 사용하는 방식은 많은 시행착오를 겪은 경험이 많은 숙련자외에는 각 원패턴에 적합한 잉여패턴을 설계하기 곤란한 문제점이 있다.In practice, however, it is not easy to design or add a surplus pattern to the photo mask. In order to completely remove the silicon wafer under the surplus pattern added to each circle pattern at the time of etching, and to obtain only the shape according to the predetermined circle pattern, the shape and size of the surplus pattern are individually considered in consideration of the etch rate and the size of the circle pattern. It must be designed by analogy with it, and therefore many trial and error cannot be passed. That is, after the initial design of the surplus pattern, the experiment to etch the silicon wafer over several aberrations while changing its shape and size can be repeated to determine the optimal surplus pattern shape and size. This is because the experiment should be repeated by varying the shape and size of the surplus pattern. Therefore, the conventional method using the surplus pattern has a problem that it is difficult to design a surplus pattern suitable for each circle pattern except for those skilled in the art having experienced a lot of trial and error.
한편, 종래의 잉여패턴은 도1에 도시된 마주보는 돌출부(12)처럼 원패턴이 인접하여 형성되는 경우에는 원패턴간의 빈 간격에 잉여패턴을 부가하는 것이 용이하지 않은 문제점이 있으며, 또한, 원패턴 돌출부의 폭이 좁은 경우에 돌출부에 잉여패턴을 더 부가하면 부가된 잉여패턴 상호간 및 잉여패턴과 원패턴간에 근접효과(proximity effect)가 발생하여 잉여패턴이 원패턴과 결합되기 때문에 돌출부의 길이가 원하는 길이보다 더 길어지게 되는 문제점이 있다.On the other hand, the conventional surplus pattern has a problem in that it is not easy to add the surplus pattern to the empty space between the original patterns when the original pattern is formed adjacent to each other, such as the protrusion 12 shown in FIG. If the pattern protrusion has a narrow width, adding a surplus pattern to the protrusion causes a proximity effect between the added surplus patterns and between the surplus pattern and the original pattern, so that the length of the protrusion is combined with the original pattern. There is a problem that becomes longer than the desired length.
또한 도4b와 도4d에 도시된 바와 같은 사선방향의 가장자리를 가진 잉여패턴은 도4a와 도4c에 도시된 잉여패턴보다 식각에 의해 완전히 제거되는 면에서 유리하여 보다 정확한 원패턴을 얻을 수 있지만, 사선방향의 가장자리를 포토마스크로 제작하는 것은 용이하지 않기 때문에 시간 및 비용면에서 불리하다.In addition, the surplus pattern having an oblique edge as shown in FIGS. 4B and 4D is advantageous in that it is completely removed by etching than the surplus patterns shown in FIGS. 4A and 4C, so that a more accurate original pattern can be obtained. It is disadvantageous in terms of time and cost since it is not easy to fabricate diagonal edges with a photomask.
본 발명의 목적은 이와 같은 종래의 문제점을 해결하기 위한 것으로서, 보상패턴의 설계가 용이한 포토마스크를 제공하는 데 있다.An object of the present invention is to solve such a conventional problem, to provide a photomask that is easy to design a compensation pattern.
본 발명의 다른 목적은 습식식각시에 모퉁이부에서 나타나는 고 색인 평면 영역을 최소화하는 보상패턴을 구비한 포토마스크를 제공하는 데 있다.Another object of the present invention is to provide a photomask having a compensation pattern for minimizing a high index plane region appearing at a corner during wet etching.
본 발명의 다른 부면에 따른 목적은 반도체의 습식식각시에 원하는 원패턴을 용이하게 얻을 수 있는 반도체 제조방법을 제공하는 데 있다.Another object of the present invention is to provide a semiconductor manufacturing method which can easily obtain a desired original pattern during wet etching of a semiconductor.
도1은 돌출부가 형성된 실리콘 웨이퍼를 나타낸 개략도이다.1 is a schematic view showing a silicon wafer with protrusions formed thereon.
도2는 식각이 진행됨에 따라 나타나는 고 색인 평면을 나타낸 실리콘 웨이퍼의 개략도이다.2 is a schematic diagram of a silicon wafer showing a high index plane as etching progresses.
도3은 식각에 의해 실리콘 웨이퍼의 돌출부가 붕괴된 것을 촬영한 평면도 사진이다.3 is a plan view photograph showing that the protrusion of the silicon wafer is collapsed by etching.
도4a 내지 도4d는 원패턴에 종래의 잉여패턴을 부가한 포토마스크를 나타낸 도면이다.4A to 4D are diagrams illustrating a photomask in which a conventional surplus pattern is added to an original pattern.
도5는 본 발명의 실시예에 따른 보상패턴을 구비한 포토마스크를 나타낸 도면이다.5 illustrates a photomask having a compensation pattern according to an exemplary embodiment of the present invention.
도6은 본 발명의 다른 부면의 실시예에 따른 보상패턴을 이용한 반도체 제조 방법에 있어서 보상패턴이 전사된 반도체가 식각되는 것을 나타난 개념도이다.6 is a conceptual diagram illustrating that a semiconductor to which a compensation pattern is transferred is etched in a semiconductor manufacturing method using a compensation pattern according to another exemplary embodiment of the present invention.
도7a 내지 도7b는 본 발명의 실시예에 따른 보상패턴을 구비한 포토마스크를 나타낸 평면도들이다.7A to 7B are plan views illustrating photomasks having a compensation pattern according to an exemplary embodiment of the present invention.
도8은 도7a의 A부분을 촬영한 사진이다.FIG. 8 is a photograph of part A of FIG. 7A.
도9는 도8의 본 발명의 실시예에 따른 보상패턴을 이용하여 제조한 반도체를 촬영한 평면 사진이다.FIG. 9 is a planar photograph photographing a semiconductor manufactured using the compensation pattern according to the exemplary embodiment of FIG. 8.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
12: 돌출부 40,70: 원패턴12: protrusion 40, 70: circle pattern
52,72a,72b: 보상패턴 62: 전사된 보상패턴52, 72a, 72b: compensation pattern 62: transferred compensation pattern
본 포토마스크는 모퉁이부를 가진 원패턴과; 상기 원패턴에서 연장되면서, 일변은 상기 모퉁이부의 일변에서 연장되고, 타변은 상기 일변 방향으로 일정 폭으로 식각 속도와 식각 깊이에 따라 결정되는 소정 길이를 갖도록 형성된 보상패턴을 구비한다.The photomask includes a circle pattern having a corner portion; While extending from the circle pattern, one side extends from one side of the corner portion, and the other side has a compensation pattern formed to have a predetermined length determined by an etching speed and an etching depth with a predetermined width in the one side direction.
여기서 상기 모퉁이부는 반도체의 U홈과 연결 통로를 형성하는 돌출부를 형성하기 위한 것임을 특징으로 할 수 있다.Here, the corner portion may be characterized in that for forming a protrusion forming the connection groove and the U groove of the semiconductor.
한편 본 보상패턴을 사용한 반도체 제조 방법은 모퉁이부를 가진 원패턴과, 일변은 상기 모퉁이부의 일변에서 연장되고, 타변은 상기 일변 방향으로 일정 폭으로 식각 속도와 식각 깊이에 따라 결정되는 소정 길이를 갖도록 상기 원패턴에서 연장된 보상패턴을 반도체에 형성하는 단계와; 상기 보상패턴의 하부 반도체는 식각되고 상기 원패턴 하부 반도체는 식각되지 않는 단계를 포함하며, 여기서 상기 모퉁이부는 반도체의 U홈과 연결 통로를 형성하는 돌출부를 형성하기 위한 것임을 특징으로 할 수 있다.In the semiconductor manufacturing method using the compensation pattern, a circle pattern having a corner portion, one side thereof extends from one side of the corner portion, and the other side has a predetermined length determined by an etching speed and an etching depth with a predetermined width in the one side direction. Forming a compensation pattern extending from the original pattern in the semiconductor; The lower semiconductor of the compensation pattern may be etched, and the lower semiconductor of the original pattern may not be etched, wherein the corner portion may be formed to form a protrusion forming a U groove and a connection passage of the semiconductor.
이하, 첨부된 도면들을 참조로 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Prior to this, terms or words used in the specification and claims should not be construed as having a conventional or dictionary meaning, and the inventors should properly explain the concept of terms in order to best explain their own invention. Based on the principle that can be defined, it should be interpreted as meaning and concept corresponding to the technical idea of the present invention. Therefore, the embodiments described in the specification and the drawings shown in the drawings are only the most preferred embodiment of the present invention and do not represent all of the technical idea of the present invention, various modifications that can be replaced at the time of the present application It should be understood that there may be equivalents and variations.
도5는 본 발명의 실시예에 따른 보상패턴이 형성된 포토마스크를 나타낸 개략도로서, 포토마스크에는 모퉁이부를 가진 원패턴(40)과 원패턴에 인접하여 연결된 보상패턴(52)이 형성된다.5 is a schematic diagram illustrating a photomask having a compensation pattern according to an exemplary embodiment of the present invention, in which a circle pattern 40 having a corner portion and a compensation pattern 52 connected to the circle pattern are formed.
포토마스크에 형성된 원패턴(40)은 실리콘 웨이퍼상에 패턴을 전사하기 위한 것으로서, 예컨대 실리콘 웨이퍼에 U홈과 같은 소정의 형상을 형성하기 위하여 사용된다. 보상패턴(52)과 연결되어야 할 원패턴(40)의 모퉁이부는, 예컨대 도1에 도시된 바와 같은 실리콘 웨이퍼에 형성되는 U자 홈과의 연결 통로를 형성하는 돌출부(12)를 형성할 때 주로 필요하다.The original pattern 40 formed in the photomask is for transferring a pattern onto a silicon wafer, and is used to form a predetermined shape such as a U-groove in the silicon wafer, for example. The corner portion of the circle pattern 40 to be connected to the compensation pattern 52 is mainly used when forming the projection 12 which forms a connection passage with the U-shaped groove formed in the silicon wafer as shown in FIG. 1, for example. need.
포토마스크에서 보상패턴(52)은 원패턴(40)의 일변에서 연장되어 형성된다. 즉 보상패턴(52)의 일변(52a)은 원패턴(40)의 모퉁이부의 일변(51)에서 연장되어 형성되고, 타변(52b)은 상기 일변(52a)의 방향으로 일정한 폭(WC)을 가지고 연장 형성된다. 따라서 보상패턴(52)은 원패턴(40)보다 적은 일정한 폭(WC)으로 소정 길이(LC)를 가지도록 형성된다.즉, 보상패턴의 모양을 작은 폭(WC)과 일정한 길이(LC)의 사각형으로 그리고 식각속도(V)를 상수화하여 원하는 식각 깊이(D)에 따라 보상패턴의 길이를 이 함수에 의해 변화시킬 수 있다.보상패턴의 폭(WC)이 일정한 경우, 보상패턴의 붕괴되는 속도는 이에 대체로 비례하는 것으로 알려져 있다. 그러므로, 이를 이용하여 이를 상수화하여 식각 깊이에 따라 보상패턴의 길이를 식각 시간(t)의 함수화하여 식각에 필요한 보상 패턴의 길이를 유추해낼 수 있는 것이다.이를 수식으로 표현하면 다음과 같다.LC = V·t + CV = L / tt = D / R(여기서, C는 상수, R은 식각률)In the photomask, the compensation pattern 52 extends from one side of the original pattern 40. That is, one side 52a of the compensation pattern 52 extends from one side 51 of the corner portion of the original pattern 40, and the other side 52b has a constant width WC in the direction of the one side 52a. Is formed extending. Therefore, the compensation pattern 52 is formed to have a predetermined length LC with a predetermined width WC smaller than that of the original pattern 40. That is, the shape of the compensation pattern has a small width WC and a constant length LC. The length of the compensation pattern can be changed by this function according to the desired etching depth (D) by making the square and the etching speed (V) constant. When the width (WC) of the compensation pattern is constant, the compensation pattern collapses. Speed is known to be generally proportional to this. Therefore, by using this constant, it is possible to infer the length of the compensation pattern required for etching by functioning the length of the compensation pattern according to the etching depth by the etching depth (t). = V · t + CV = L / tt = D / R, where C is a constant and R is an etch rate
여기서 보상패턴(40)의 폭(WC)은 설치되는 원패턴(40)의 변에 비하여 상대적으로 적은 것이 바람직한데, 그 이유는 보상패턴(40)의 폭(WC)이 적어야 식각시 발생하는 고 색인 평면 영역의 크기가 적게 되기 때문이다. 통상 보상패턴(40)의 폭(WC)은 식각시간 내지는 식각될 실리콘 웨이퍼의 홈의 깊이에 비례하도록 설정할 수 있다. 예컨대 깊이 20㎛의 U홈을 식각하기 위한 보상패턴의 폭(WC)은 5㎛로 하는 것이 바람직하며, 보상패턴의 폭(WC)과 길이(LC)의 비율은 1:1 내지 1:10의 비율로 하는 것이 바람직하다.Here, the width WC of the compensation pattern 40 is preferably smaller than that of the side of the original pattern 40 to be installed. The reason for this is that the width WC of the compensation pattern 40 must be small so that the width WC of the compensation pattern 40 is generated during etching. This is because the size of the index plane area is reduced. In general, the width WC of the compensation pattern 40 may be set to be proportional to an etching time or a depth of a groove of the silicon wafer to be etched. For example, the width WC of the compensation pattern for etching the U groove having a depth of 20 μm is preferably 5 μm, and the ratio of the width WC and the length LC of the compensation pattern is 1: 1 to 1:10. It is preferable to set it as a ratio.
이처럼 모퉁이부를 가진 원패턴(40)과, 일변은 상기 모퉁이부의 일변에서 연장되고, 타변은 상기 일변 방향으로 일정 폭으로 소정 길이를 갖도록 상기 원패턴(40)에서 연장된 보상패턴(52)은 예컨대 사진석판공정(photolithography) 등을 이용하여 반도체 즉 산화막 또는 질화막과 같은 실리콘 웨이퍼의 표면 박막층에 패턴으로 전사 또는 형성될 수 있다.As such, the circular pattern 40 having a corner portion and one side thereof extend from one side of the corner portion, and the other side of the compensation pattern 52 extending from the circle pattern 40 has a predetermined length with a predetermined width in the one side direction. Photolithography or the like may be used to transfer or form a pattern on a surface thin film layer of a silicon wafer such as an oxide film or a nitride film.
이처럼 실리콘 웨이퍼 박막층에 전사 또는 형성된 패턴을 가진 반도체는 식각용액 예컨대 이방성 식각용액인 수산화칼륨(KOH)용액이나 TMAH(Tetramethyl-ammoniumhydroxide)용액을 사용하여 식각된다. 그러면 식각이 진행됨에 따라 도6에 도시된 바와 같이 전사된 보상패턴(62)의 하부 반도체가 식각되면서 결정면이 나타나는 데, 이 경우 전사된 보상패턴(62)의 폭이 좁기 때문에 식각 중에 나타나는 고 색인 평면 영역(66,68)이 전사된 보상패턴(62)의 폭 내로 한정되어 적게 나타난다. 즉, 종래의 잉여패턴은 넓은 고 색인 평면에 나타나는 빠른 식각률을 잉여패턴의 식각에 의하여 보상하기 위한 것인 반면, 본 발명에 의한 보상패턴은 반도체에 좁은 폭으로 형성되기 때문에 식각 중에 나타나는 고 색인 평면 영역을 최소화하는 점에 근본적인 차이가 있다.The semiconductor having the pattern transferred or formed on the silicon wafer thin film layer is etched using an etching solution such as potassium hydroxide (KOH) solution or tetramethyl-ammoniumhydroxide (TMAH) solution. Then, as the etching proceeds, as shown in FIG. 6, the lower semiconductor of the transferred compensation pattern 62 is etched to form a crystal surface. In this case, the width of the transferred compensation pattern 62 is narrow so that the high index appears during etching. The planar regions 66 and 68 are limited to the width of the transferred compensation pattern 62 and appear less. That is, the conventional surplus pattern is intended to compensate for the fast etching rate appearing in the wide high index plane by etching the surplus pattern, whereas the compensating pattern according to the present invention is formed in the semiconductor with a narrow width so that the high index plane appears during etching. There is a fundamental difference in minimizing the area.
또한 도5에 도시된 바와 같은 포토마스크의 보상패턴(52)의 길이(LC)와 폭(WC)을 조절하면, 전사된 보상패턴 하부의 실리콘 웨이퍼가 식각되는 데 걸리는 시간을 용이하게 조절할 수 있다. 즉, 보상패턴(52)의 폭(WC)을 일정하게 정하면서 길이(LC)를 조절하여 설계하면, 식각후의 실리콘 웨이퍼 형상을 예상하는 것이 용이하기 때문에 소정의 실리콘 웨이퍼 형상을 제조하기 위한 시행착오의 회수를 대폭 줄일 수가 있다.In addition, by adjusting the length LC and the width WC of the compensation pattern 52 of the photomask as illustrated in FIG. 5, the time taken for etching the silicon wafer under the transferred compensation pattern may be easily adjusted. . That is, if the length LC is adjusted while the width WC of the compensation pattern 52 is fixed, it is easy to predict the shape of the silicon wafer after etching. The number of times can be greatly reduced.
그리고 보상패턴(52)이 원패턴(40)의 한변을 따라 연장되기 때문에, 원패턴(40)의 보다 덜 중요하거나 둔감한 일변에만 보상패턴(52)을 설치할 수 있어 편리하다. 이렇게 하면 원패턴의 보다 중요한 타변에는 보상패턴이 설치되지 않기 때문에, 설혹 보상패턴 하부의 실리콘 웨이퍼가 완전히 식각되지 않고 일부 남는 경우에도 원패턴의 보다 중요한 변에는 보상패턴의 설치로 인한 영향이 없게 할 수 있는 장점이 있다.In addition, since the compensation pattern 52 extends along one side of the original pattern 40, the compensation pattern 52 may be installed only on one side of the original pattern 40 that is less important or insensitive. In this case, since the compensation pattern is not installed on the other important side of the original pattern, the silicon wafer under the compensation pattern may not be completely etched, and even if some remain, the more important side of the original pattern may not be affected by the installation of the compensation pattern. There are advantages to it.
도7a 및 도7b에 도시된 바와 같이 본 발명에 따른 포토마스크는 원패턴(70)의 일변에서 일정 폭으로 연장되어 형성된 보상패턴(72a,72b)을 편의에 따라 방향을 달리하여 설치할 수 있기 때문에, 원패턴(70)의 모양이나 형상에 따라 설치하기 용이한 융통성을 준다. 따라서 원패턴의 폭(WO)이 좁거나 원패턴 사이의 간격(LO)이 협소한 경우에도 보상패턴을 설치하는 위치의 제약이 없이 원패턴에 용이하게 보상패턴을 추가할 수 있다.As shown in FIGS. 7A and 7B, the photomask according to the present invention may be provided with different compensation directions 72a and 72b formed by extending a predetermined width from one side of the original pattern 70 according to convenience. According to the shape and shape of the original pattern 70, it is easy to install and gives flexibility. Therefore, even when the width WO of the original pattern is narrow or the spacing LO between the original patterns is narrow, the compensation pattern can be easily added to the original pattern without restriction of the position of installing the compensation pattern.
도8은 본 발명의 실시예에 따른 보상패턴을 구비한 포토마스크의 일 예를 나타낸 것으로서 도7a의 A부를 사진 촬영한 것이다. 이와 같은 포토마스크를 사용하여 사진석판공정을 통해 패턴을 반도체에 전사한 후에, 반도체를 습식식각하면 전사된 보상패턴 하부의 반도체는 식각되는 반면 전사된 원패턴 하부의 반도체는 식각되지 않기 때문에 소정의 원패턴에 따른 반도체를 제조할 수 있다. 도9는 도8의 포토마스크를 사용하여 반도체에 패턴을 전사한 후에 반도체를 식각한 결과를 나타낸 사진으로서, 도3과 달리 돌출부가 거의 붕괴되지 않게 반도체가 제조됨을 보여준다.FIG. 8 illustrates an example of a photomask having a compensation pattern according to an exemplary embodiment of the present invention, in which part A of FIG. 7A is photographed. After the pattern is transferred to the semiconductor through a photolithography process using such a photomask, if the semiconductor is wet etched, the semiconductor under the transferred compensation pattern is etched while the semiconductor under the transferred original pattern is not etched. A semiconductor in accordance with the original pattern can be manufactured. FIG. 9 is a photograph showing a result of etching a semiconductor after the pattern is transferred to the semiconductor using the photomask of FIG. 8, and unlike FIG. 3, the semiconductor is manufactured so that the protrusion is hardly collapsed.
본 발명의 일측면에 따른 보상패턴을 이용한 반도체 제조 방법은 도1과 같은 돌출부(12)를 가진 실리콘 웨이퍼의 U자 형상의 3차원 홈을 비등방성 식각용액을 사용하여 실리콘 결정면에 따라 일정 각도로 식각하여 제조할 때 특히 유용하게 활용될 수 있다.In the semiconductor manufacturing method using a compensation pattern according to an aspect of the present invention, a U-shaped three-dimensional groove of a silicon wafer having a protrusion 12 as shown in FIG. 1 is formed at an angle along the silicon crystal plane using an anisotropic etching solution. It can be particularly useful when etching by manufacturing.
이상 실시예를 들어 본 발명에 대해 설명하였으나, 본 발명은 상술한 실시예에 한정되는 것은 아니며, 본 발명에 따른 포토 마스크는 양성(positive) 포토 마스크 뿐만 아니라 음성(negative) 포토 마스크에도 적용될 수 있다. 그리고 반도체의 제조에 있어서 예컨대 전자선 직접 묘화(E-beam direct writing) 방법과 같은 포토 마스크를 전혀 사용하지 않고서 반도체에 직접 원패턴 및 보상패턴을 형성한 후에 반도체를 식각하는 반도체 제조방법에도 본 발명에 따른 보상패턴을 이용한 반도체 제조 방법이 동일하게 적용될 수 있다.Although the present invention has been described with reference to the above embodiments, the present invention is not limited to the above-described embodiment, and the photo mask according to the present invention can be applied to not only positive photo masks but also negative photo masks. . In the present invention, a semiconductor manufacturing method in which the semiconductor is etched after the original pattern and the compensation pattern are formed directly on the semiconductor without using a photo mask such as, for example, an E-beam direct writing method, is also used in the present invention. The semiconductor manufacturing method using the compensation pattern according to the same may be applied.
또한 본 발명에 따른 효과는 실리콘 웨이퍼를 이방성 습식용액으로 식각하는 경우에 특히 유용하게 나타날 것이지만 그외에도 다양한 종류의 반도체를 다양한 방식으로 식각하는 경우에도 다양하게 변형되어 적용될 수 있다. 따라서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술사상 및 기술범위내에서 행한 각종 변경 및 개량은 본 발명의 권리범위에 속하는 것임을 밝혀 둔다.In addition, the effect according to the present invention will be particularly useful when the silicon wafer is etched with an anisotropic wet solution, but can be variously modified and applied to the etching of various kinds of semiconductors in various ways. Therefore, various changes and improvements made by those skilled in the art within the technical spirit and scope of the present invention fall within the scope of the present invention.
본 발명은 모퉁이부 또는 돌출부를 가진 반도체의 형상을 제조할 수 있는 포토마스크를 용이하게 설계할 수 있도록 하는 효과가 있다.The present invention has the effect of making it easy to design a photomask that can manufacture the shape of a semiconductor having a corner or a protrusion.
또한 본 발명은 모퉁이부를 가진 원패턴에 상대적으로 좁은 폭의 보상패턴을 부가한 포토마스크를 사용하므로, 반도체 식각시에 전사된 보상패턴 하부의 반도체가 제거되어 모퉁이부를 가진 소정의 원패턴에 따른 반도체의 형상을 용이하게 얻을 수 있다. 따라서 본 발명에 따른 포토마스크는 설계 비용 및 시간이 대폭 절감되므로 반도체 설계 및 제조 비용,시간을 현저하게 줄이는 효과가 있다.In addition, since the present invention uses a photomask in which a compensation pattern having a relatively narrow width is added to a circle pattern having a corner portion, a semiconductor according to a predetermined circle pattern having a corner portion is removed by removing a semiconductor under the compensation pattern transferred during semiconductor etching. The shape of can be obtained easily. Therefore, the photomask according to the present invention can significantly reduce the design cost and time, thereby significantly reducing the semiconductor design and manufacturing cost, time.
또한 본 발명에 따른 보상패턴을 이용하면 식각 상황을 감안한 소정의 반도체 제조용 패턴을 신속하고도 정확하게 설계할 수 있기 때문에 모퉁이부가 형성된 반도체를 용이하게 제조할 수 있다.In addition, by using the compensation pattern according to the present invention, a predetermined semiconductor manufacturing pattern in consideration of an etching situation can be designed quickly and accurately, and thus a semiconductor having corners can be easily manufactured.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0044107A KR100378961B1 (en) | 2000-07-29 | 2000-07-29 | Photomask having compensation pattern and Method for fabricating semiconductor using the compensation pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0044107A KR100378961B1 (en) | 2000-07-29 | 2000-07-29 | Photomask having compensation pattern and Method for fabricating semiconductor using the compensation pattern |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020010402A KR20020010402A (en) | 2002-02-04 |
| KR100378961B1 true KR100378961B1 (en) | 2003-04-08 |
Family
ID=19680844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0044107A KR100378961B1 (en) | 2000-07-29 | 2000-07-29 | Photomask having compensation pattern and Method for fabricating semiconductor using the compensation pattern |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100378961B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02280325A (en) * | 1989-04-21 | 1990-11-16 | Nec Corp | Manufacture of semiconductor device |
| JPH06163511A (en) * | 1992-11-19 | 1994-06-10 | Toyota Motor Corp | Etching mask pattern and fabrication of microdevice employing its pattern |
-
2000
- 2000-07-29 KR KR10-2000-0044107A patent/KR100378961B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02280325A (en) * | 1989-04-21 | 1990-11-16 | Nec Corp | Manufacture of semiconductor device |
| JPH06163511A (en) * | 1992-11-19 | 1994-06-10 | Toyota Motor Corp | Etching mask pattern and fabrication of microdevice employing its pattern |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020010402A (en) | 2002-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100230962B1 (en) | Method of forming resist pattern using photomask | |
| US5300379A (en) | Method of fabrication of inverted phase-shifted reticle | |
| JPH06289594A (en) | Reticle used for patterning of radiation-sensitive layer and method for patterning of radiation-sensitive layer | |
| US8058177B2 (en) | Winged vias to increase overlay margin | |
| KR20020036962A (en) | Phase-shift photomask for patterning high density features | |
| JP2723476B2 (en) | Method for manufacturing phase inversion mask | |
| KR100378961B1 (en) | Photomask having compensation pattern and Method for fabricating semiconductor using the compensation pattern | |
| KR100886419B1 (en) | Method of manufacturing phase shift mask and phase shift mask | |
| CN113394198A (en) | Photoetching alignment mark and forming method thereof | |
| KR100342480B1 (en) | Method for fabricating 3-dimensional silicon wafer by using thin-film layer having different depth | |
| US5908718A (en) | Phase shifting photomask with two different transparent regions | |
| JP2005183419A (en) | Processing method of silicon substrate | |
| TW201913812A (en) | Euv patterning using photomask substrate topography | |
| KR100545185B1 (en) | Method for fabricating fine contact hole | |
| CN114200796B (en) | Alignment mark and forming method thereof | |
| KR100330969B1 (en) | Method for incarnating fineness hole size using taper a thin film | |
| TW200405428A (en) | Dummy patterns for reducing proximity effects and method of using same | |
| KR20020058287A (en) | Manufacturing method for phase shift of semiconductor device | |
| CN107526246B (en) | Mask and method of forming the same | |
| KR100516746B1 (en) | Manufacturing method of exposure mask | |
| KR19990000089A (en) | Micro pattern formation method of semiconductor device | |
| KR100419971B1 (en) | Mask for forming pattern in fabricating semiconductor device and fabricating method thereof | |
| KR100216675B1 (en) | Bias checking method in photo etching process | |
| KR100623613B1 (en) | Method for fabricating photomask having stepped portion | |
| JPH0467147A (en) | Photomask |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120326 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20130325 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20140924 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |