KR100375516B1 - Method for growing defect free silicon single crystal - Google Patents
Method for growing defect free silicon single crystal Download PDFInfo
- Publication number
- KR100375516B1 KR100375516B1 KR10-2000-0055759A KR20000055759A KR100375516B1 KR 100375516 B1 KR100375516 B1 KR 100375516B1 KR 20000055759 A KR20000055759 A KR 20000055759A KR 100375516 B1 KR100375516 B1 KR 100375516B1
- Authority
- KR
- South Korea
- Prior art keywords
- hot zone
- zone structure
- silicon
- delete
- dimensional arrangement
- Prior art date
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/20—Controlling or regulating
- C30B15/22—Stabilisation or shape controlling of the molten zone near the pulled crystal; Controlling the section of the crystal
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/20—Controlling or regulating
- C30B15/206—Controlling or regulating the thermal history of growing the ingot
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
본 발명은 무결함 실리콘 단결정을 성장시키는 방법에 관한 것으로, 실리콘 단결정 내의 점결함 농도 분포를 해석하여 실리콘 단결정의 품질을 평가하고, 이러한 이론적 해석을 통해 내부에 점결함은 포함되지만 COP, OiSF, LDP와 같은 결정결함은 없는 무결함 실리콘 단결정을 성장시키도록 초크랄스키 로의 핫존 구조를 결정하고, 무결함 실리콘 단결정 성장이 가능한 것으로 선택된 핫존 구조를 채용한 초크랄스키 로에서 무결함 실리콘 단결정을 성장시킴으로써, 핫존 구조 결정에 따른 실패비용이 감소하고 무결함 실리콘 웨이퍼의 생산성이 향상되는 효과가 있다.The present invention relates to a method of growing a defect-free silicon single crystal, and analyzes the distribution of the point defect concentration in the silicon single crystal to evaluate the quality of the silicon single crystal, and through this theoretical analysis, although the defects are included in the interior, such as COP, OiSF, By determining the hot zone structure of the Czochralski furnace to grow a defect-free silicon single crystal without crystal defects, and growing the defect-free silicon single crystal in the Czochralski furnace employing a hot zone structure selected to be able to grow defect-free silicon single crystal The cost of failure due to the structure determination is reduced and the productivity of the defect-free silicon wafer is improved.
Description
본 발명은 무결함(defect free) 실리콘 단결정을 성장하는 방법에 관한 것으로, 더욱 상세하게는 무결함 실리콘 단결정을 성장하도록 초크랄스키 결정성장 로의 핫존(hot zone) 구조를 결정하고 그 핫존 구조를 가지는 초크랄스키 결정성장 로에서 무결함 실리콘 단결정을 성장하는 방법에 관한 것이다.The present invention relates to a method of growing a defect free silicon single crystal, and more particularly, to determine a hot zone structure of a Czochralski crystal growth furnace to grow a defect free silicon single crystal and having the hot zone structure. A method for growing a defect-free silicon single crystal in a Czochralski crystal growth furnace.
오늘날 반도체 제품의 95% 이상이 실리콘을 기본 소재로 하여 실리콘 웨이퍼 상에 박막의 증착 및 식각 공정을 반복적으로 수행함으로써 제조된다. 실리콘 웨이퍼는 일반적으로 규석을 출발물질로 하여 금속 실리콘, 실리콘 염화물, 다결정 실리콘, 실리콘 단결정 봉(잉곳)의 순서를 거쳐 제조 및 가공된다.More than 95 percent of today's semiconductor products are manufactured by repeating the deposition and etching of thin films on silicon wafers based on silicon. Silicon wafers are generally manufactured and processed using silica as a starting material in the order of metal silicon, silicon chloride, polycrystalline silicon, and silicon single crystal rods (ingots).
다결정 실리콘으로부터 실리콘 웨이퍼를 제조하는 방법 중에서 가장 널리 사용되는 방법으로는 초크랄스키(Czochralski)법이 있다.The most widely used method of manufacturing a silicon wafer from polycrystalline silicon is the Czochralski method.
초크랄스키법에 의해 실리콘 단결정을 성장시키는 결정성장 로(이하, 초크랄스키 로라 칭한다) 내의 구조물에는 열 발생부인 가열기로부터 열 소멸부인 냉각수까지가 포함되는데, 여기에 위치하는 구조물을 핫존이라 칭하며, 핫존은 가열기, 흑연 도가니, 열실드, 페데스탈, 씨드척 등으로 구성된다. 핫존은 실리콘 용융액으로부터 성장되는 결정의 열적 환경을 조성하는 역할을 하므로 결정 성장 공정의 효율 및 성장 중인 결정의 품질 특성에 중요한 영향을 미친다.The structure in the crystal growth furnace (hereinafter referred to as Czochralski lorry) for growing silicon single crystals by the Czochralski method includes a heater from a heat generating part to a cooling water of a heat dissipating part. The structure located therein is called a hot zone. The hot zone consists of a heater, graphite crucible, heat shield, pedestal, seed chuck and the like. The hot zone plays a role in creating a thermal environment for the crystals grown from the silicon melt and therefore has a significant impact on the efficiency of the crystal growth process and the quality characteristics of the growing crystals.
일반적으로 집적회로는 단결정으로부터 제조되는데, 집적회로의 집적밀도가 계속적으로 증가됨에 따라 집적회로를 위한 고품질의 단결정 반도체 재료를 제공하는 것이 점점 중요하게 된다. 실리콘 잉곳의 순도 및 결정화도는 이로부터 제조되는 최종 집적회로 장치의 성능에 큰 영향을 주기 때문에 결정결함의 수가 감소된 잉곳 및 웨이퍼의 제조를 위한 노력들이 증가되고 있다.In general, integrated circuits are manufactured from single crystals, and as the integration density of integrated circuits continues to increase, it becomes increasingly important to provide high quality single crystal semiconductor materials for integrated circuits. Since the purity and crystallinity of silicon ingots greatly affect the performance of the final integrated circuit device manufactured therefrom, efforts are being made to manufacture ingots and wafers with reduced number of crystal defects.
일부 웨이퍼 제조업체에서는 1200℃의 고온과 수소 분위기에서 열처리하는 방법을 이용하여 결정결함 문제를 해결하려고 하였으나, 이러한 고온 열처리 방법에서는 중금속 오염과 웨이퍼 선결함(slip), 게이트 산화막의 열화 등이 발생하는 문제점이 있다.Some wafer manufacturers have attempted to solve the crystal defect problem by using heat treatment at a high temperature of 1200 ° C. and hydrogen atmosphere, but heavy metal contamination, wafer slip and deterioration of gate oxide are caused by the high temperature heat treatment method. There is this.
현재 실리콘 웨이퍼의 결정결함을 제거하기 위한 대표적인 기술로는 에피층 성장법과 무결함 웨이퍼 제조법이 있다.Representative techniques for removing crystal defects of silicon wafers are epitaxial growth and defect-free wafer fabrication.
에피층 성장법에서는 표면 결함이 발생한 웨이퍼의 표면 위에 에피택셜 (epitaxial) 층을 성장시켜 에피 웨이퍼를 만들고 이를 기판으로 사용하는데, 에피 웨이퍼는 특히 트랜지스터의 저항을 최소화할 수 있는 특성을 가지고 있어서 로직 집적회로에 적용가능한 장점이 있다.In the epitaxial growth method, an epitaxial layer is grown on a surface of a wafer in which surface defects occur, and an epitaxial wafer is formed and used as a substrate. The epitaxial wafer has a characteristic of minimizing the resistance of transistors, thus providing logic integration. There is an advantage applicable to the circuit.
그러나, 에피택셜층의 성장과정에서 표면에 또다른 적층결함이 발생하고 제조단가가 초크랄스키 웨이퍼에 비해 50% 정도 비싸다는 문제점이 있다.However, there is a problem that another lamination defect occurs on the surface during the growth of the epitaxial layer and the manufacturing cost is about 50% higher than that of the Czochralski wafer.
이러한 에피층 성장법의 문제점에 대한 대안으로 제기된 무결함 웨이퍼 제조법에서는 초크랄스키법에 의해 잉곳을 성장시키는 과정에서 결정결함을 제거하는데, 웨이퍼 상에 존재하는 결정결함을 완전히 제거할 수 있고 제조단가 역시 초크랄스키 웨이퍼와 큰 차이가 없다는 장점이 있다.The defect-free wafer manufacturing method proposed as an alternative to the problem of the epilayer growth method eliminates crystal defects in the process of growing the ingot by the Czochralski method, which completely eliminates the crystal defects present on the wafer. Unit price also has the advantage that there is no big difference with Czochralski wafer.
결정결함의 수가 적은 고순도 잉곳을 성장시키기 위해서는 점결함의 종류와 거동 및 농도 분포에 관한 연구가 필요하며, 이에 대해 많은 이론과 모델이 제안되고 있다.In order to grow high purity ingots with few crystal defects, studies on the types of defects, their behavior, and the distribution of concentrations have been made, and many theories and models have been proposed.
Voronkov의 이론에 따르면, 잉곳의 인상속도인 V와 실리콘 고/액 계면에서의 축방향 온도구배인 G의 비율인 V/G가 잉곳에서의 점결함 종류와 점결함 농도를 결정하는 지배인자라고 한다. 보다 구체적으로 설명하면, V/G 값이 임계값 이상에서는 베이컨시(vacancy)가 풍부한 잉곳이 성장되는 반면에, 임계값 이하에서는 인터스티셜(interstitial)이 풍부한 잉곳이 형성된다는 것이다.According to Voronkov's theory, the ingot pulling speed V and the ratio of V / G, the axial temperature gradient at the silicon solid / liquid interface, are the governing factors that determine the type and nature of the defects in the ingot. More specifically, the ingot rich in vacancy is grown when the V / G value is above the threshold value, while the ingot rich in interstitial is formed below the threshold value.
또한, 최근에는 고순도 잉곳을 성장시키기 위한 노력의 일환으로 축 방향 온도구배인 G의 반경 방향에 대한 불균일성을 개선하는 것이 시도되고 있으며, 현재많은 사람들에 의한 이론적인 연구나 경험적인 연구에도 불구하고 단결정 실리콘 웨이퍼에서 결함밀도를 줄이는 것은 계속적으로 필요한 실정이다. 이러한 노력들의 궁극적인 목적은 무결함 웨이퍼를 제조하는 것이다.In recent years, as part of efforts to grow high-purity ingots, it has been attempted to improve the non-uniformity in the radial direction of the axial temperature gradient G. Currently, a large number of single crystals have been developed despite the theoretical and empirical studies by many people. Reducing the density of defects in silicon wafers is a continuing need. The ultimate goal of these efforts is to manufacture defect free wafers.
이러한 종래의 무결함 웨이퍼를 제조하기 위한 초크랄스키 로의 핫존 구조에 관한 연구는, 대부분 열실드(heat shield)와 같은 핫존 구조 자체에 관한 것일 뿐이며, 핫존 구조를 설계하는 기준을 제시하지는 못하였다.Most studies on the hot zone structure of Czochralski furnace for producing such a defect free wafer are mostly related to the hot zone structure itself, such as a heat shield, and did not provide a criterion for designing the hot zone structure.
설계 기준 없이 초크랄스키 로의 핫존 구조를 결정하고 결정 성장 실험을 통해 그 핫존 구조가 무결함 실리콘 단결정 성장에 적합한지를 판단하는 방법은 비효율적이며 실패 비용 또한 많이 드는 문제점이 있다.Determining the hot zone structure of Czochralski furnace without design criteria and determining whether the hot zone structure is suitable for growth of defect-free silicon single crystals through crystal growth experiments is inefficient and expensive.
종래의 연구 중 일부는 핫존 구조 결정방법에 관한 것이지만, 이들은 모두 온도장 분포 해석을 통해 얻어진 축 방향 온도구배 G를 해석하여 결정의 품질을 간접적으로 예측하는 방법이므로, 그 예측한 결정의 품질이 실제와는 차이를 보일 수 있다.Although some of the previous studies are related to the method of determining the hot zone structure, they are all indirectly predicting the crystal quality by analyzing the axial temperature gradient G obtained through the temperature field distribution analysis. May be different from.
본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로, 그 목적은 결정의 품질을 예측하여 무결함 실리콘 단결정의 성장이 가능한 핫존 구조를 결정하는 방법과, 그 핫존 구조를 가지는 초크랄스키 로에서 무결함 실리콘 단결정을 성장시키는 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to predict a crystal quality and to determine a hot zone structure capable of growing a defectless silicon single crystal, and a Czochralski furnace having the hot zone structure. To provide a method for growing a defective silicon single crystal.
도 1은 실리콘 결정상의 온도분포를 나타낸 그래프이다.1 is a graph showing a temperature distribution of a silicon crystal phase.
도 2는 기존의 핫존 구조에서 실리콘 결정의 인상속도가 변화할 때, 반경 방향으로의 위치 r에 따른 특성변수 Δ값의 변화를 나타낸 특성도이다.2 is a characteristic diagram illustrating a change in a characteristic variable Δ value according to a position r in the radial direction when the pulling speed of the silicon crystal is changed in the existing hot zone structure.
도 3은 본 발명의 실시예에 따라 무결함 실리콘 단결정 성장이 가능한 것으로 선택된 핫존 구조에서의 특성변수 Δ값의 변화에 대한 특성도이다.FIG. 3 is a characteristic diagram for a change in a characteristic variable Δ value in a hot zone structure selected to enable defect-free silicon single crystal growth according to an embodiment of the present invention.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명에 따른 무결함 실리콘단결정 성장방법은, 실리콘 단결정 내의 점결함 농도 분포를 해석하여 무결함 실리콘 단결정을 성장시키도록 초크랄스키 로의 핫존 구조를 결정하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the object as described above, the defect-free silicon single crystal growth method according to the present invention, the step of determining the hot zone structure of the Czochralski furnace to grow the defect-free silicon single crystal by analyzing the distribution of point defect concentration in the silicon single crystal It is characterized by including.
이 때, 무결함 실리콘 단결정을 성장시키도록 초크랄스키 로의 핫존 구조를 결정하는 단계는, 핫존 구조 및 실리콘 결정성장의 공정조건을 정하고, 정해진 핫존 구조 및 공정조건에 대해 결정성장 중의 열 전달 현상을 해석하는 전산모사를 수행하는 제 1 단계; 전산모사의 결과로부터 구한 실리콘 고상에서의 온도분포를 입력데이터로 사용하여, 실리콘 결정상에 존재하는 인터스티셜 농도인 CI와 베이컨시 농도인 CV의 분포를 결정하는 점결함 역학 해석을 수행하는 제 2 단계; 점결함 역학 해석의 결과로부터 실리콘 결정상에 존재하는 CI와 CV의 차로 정의되는 특성변수 Δ값을 구한 후, 반경방향으로의 위치인 r에 대한 특성변수 Δ값의 변화를 나타내는 특성도를 그리는 제 3 단계; 특성도에서 Δ값의 변화가 2×1013내지 5×1013atoms/㎤ 범위에 있는지를 판단하는 제 4 단계; 핫존 구조 및 공정조건을 변화시키고, 변화된 핫존 구조 및 공정조건에 대해 제 1 단계부터 제 4 단계까지를 수행하여 특성도에서 Δ값의 변화가 2×1013내지 5×1013atoms/㎤ 범위에 있는 핫존 구조를 무결함 실리콘 단결정 성장이 가능한 핫존 구조로 선택하는 제 5 단계를 포함하여 이루어지는 것이 바람직하다.At this time, the step of determining the hot zone structure of Czochralski furnace to grow the defect-free silicon single crystal, to determine the process conditions of the hot zone structure and silicon crystal growth, and to determine the heat transfer phenomenon during the crystal growth for the determined hot zone structure and process conditions A first step of performing computational simulation to interpret; Using the temperature distribution in the solid silicon phase obtained from the computer simulation results as input data, a point defect dynamic analysis is performed to determine the distribution of the interstitial concentrations C I and baconic concentration C V present in the silicon crystals. Two steps; From the results of the point defect dynamic analysis, the characteristic variable Δ value defined by the difference between C I and C V present on the silicon crystal is obtained, and a characteristic diagram representing the change in the characteristic variable Δ value for r in the radial direction is obtained. Three steps; A fourth step of judging whether the change in the Δ value in the characteristic diagram is in the range of 2 × 10 13 to 5 × 10 13 atoms / cm 3; The hot zone structure and process conditions were changed, and the change of Δ value in the characteristic diagram was carried out in the range of 2 × 10 13 to 5 × 10 13 atoms / cm 3 by performing the first to fourth steps on the changed hot zone structure and process conditions. And a fifth step of selecting the hot zone structure as a hot zone structure capable of growing a defect-free silicon single crystal.
이하, 본 발명에 따른 무결함 실리콘 단결정 성장방법에 대해 첨부된 도면을참조하여 상세히 설명한다.Hereinafter, a method of growing a defect-free silicon single crystal according to the present invention will be described in detail with reference to the accompanying drawings.
본 발명에서 말하는 무결함 웨이퍼는 점결함, 즉 베이컨시 또는 인터스티셜은 포함하고 있지만 씨오피(COP : crystal originated particle, 이하 COP라 칭한다), 오아이에스에프(OiSF : oxidation-induced stacking faults, 이하 OiSF라 칭한다), 엘디피(LDP : large dislocation loop, 이하 LDP라 칭한다)와 같은 결정결함은 없는 웨이퍼를 말하며, 이 때 COP, OiSF, LDP 결함에 대해 설명하면 다음과 같다.The defect-free wafer referred to in the present invention includes point defects, that is, bacon or interstitial, but COP (crystal originated particle, COP), OiSF (oxidation-induced stacking faults, OiSF) Refers to a wafer without crystal defects such as LDP (LDP: large dislocation loop, LDP), and COP, OiSF, and LDP defects will be described below.
COP는 웨이퍼의 중심에서 산화막 내압을 열화시키는 결함으로서, 입자 제거에 효과적인 세정공정인 SC1 공정에서 결정결함들이 식각되어 형성된 피트(pit)를 일컬으며, 다르게는 세코(Secco) 에칭 후 FPD로 나타날 수 있다. 이러한 COP는 1㎛ 이하의 직경을 가지며, 보통 광산란방식으로 검출한다.COP is a defect that deteriorates the internal pressure of the oxide film at the center of the wafer, and refers to a pit formed by etching crystal defects in the SC1 process, which is an effective cleaning process for removing particles, and may appear as FPD after Secco etching. have. This COP has a diameter of 1 μm or less and is usually detected by light scattering.
OiSF는 실리콘 웨이퍼에 대해 900℃∼1200℃ 정도의 산화막 형성공정을 수행할 때 실리콘 웨이퍼 표면에 발생하는 적층결함(stacking faults)으로서, 소자의 전기적 특성에 치명적인 영향을 주는 것으로 잘 알려져 있다. 이러한 OiSF를 관찰하는 방법은 900℃∼1200℃ 정도의 산화막 형성공정을 거친 시편을 선택식각 방법을 통해 식각한 후 광학 현미경으로 관찰하는 것이다.OiSF is a stacking fault that occurs on the surface of a silicon wafer when performing an oxide film forming process of about 900 ° C to 1200 ° C on a silicon wafer, and is known to have a fatal effect on the electrical characteristics of the device. The method of observing the OiSF is to observe the optical microscope after etching the specimen through the selective etching method after the oxide film forming process of about 900 ~ 1200 ℃.
LDP는 인터스티셜이 풍부한 영역에서 발견되는 것으로서, 전위루프 (dislocation loop)가 엉켜서 형성되는 결함이며, 세코 에칭에 의해 관찰되므로 세코 에치 피트라고도 불린다. 이러한 LDP는 10㎛ 이상의 크기를 가지며, 광학 현미경으로 관찰한다.LDP is found in interstitial rich regions, and is a defect formed by entangled dislocation loops, and is also referred to as saeco etch pits because it is observed by saeco etching. This LDP has a size of 10 μm or more and is observed with an optical microscope.
상기한 바와 같은 COP, OiSF, 그리고 LDP 결함이 없는 무결함 웨이퍼를 제조하는 핫존 구조를 결정하기 위해, 본 발명에서는 실리콘 단결정 내의 점결함 농도 분포를 해석하여 점결함 농도 분포가 균일하도록 핫존 구조물의 3차원적인 배열 및 핫존 구조물의 재질을 변경한다.In order to determine the hot zone structure for producing defect-free wafers free of COP, OiSF, and LDP defects as described above, the present invention analyzes the point defect concentration distribution in the silicon single crystal to make uniform the point defect concentration distribution. Change the material of the array and hotzone structure.
이 때, 실리콘 단결정 내의 점결함 농도 분포에 가장 큰 영향을 미치는 핫존 구조물의 3차원적인 배열로는, 열실드의 모양, 열실드 하면으로부터 실리콘 용융액 표면까지의 거리, 그리고 히터의 최상면으로부터 실리콘 용융액 표면까지의 거리 등이 있고, 핫존 구조물의 재질은 열전도도나 밀도 등이 다른 물질로 변경될 수 있으며, 이러한 변수들을 변경하여 점결함 농도 분포가 균일한 최적조건을 찾는 것이다.At this time, the three-dimensional arrangement of the hot zone structure which has the greatest influence on the point defect concentration distribution in the silicon single crystal includes the shape of the heat shield, the distance from the bottom of the heat shield to the surface of the silicon melt, and the top surface of the heater to the surface of the silicon melt. The temperature of the hot zone structure may be changed to other materials such as thermal conductivity or density, and by changing these variables, the optimum condition of uniform point defect concentration distribution is to be found.
이를 위해서는, 먼저, 초크랄스키 로 내의 핫존 구조 및 공정조건에 대해 결정성장 공정에서 발생하는 열전달 현상을 해석하는 전산모사를 수행한다.To this end, first, a computer simulation is performed to analyze the heat transfer phenomena occurring in the crystal growth process for the hot zone structure and process conditions in the Czochralski furnace.
본 발명에서는 결정 성장 중 발생되는 열전달 현상을 해석하는 전산모사 소프트웨어인 STHAMAS를 이용하여, 초크랄스키 로 내의 온도분포를 결정한다. 즉, 초크랄스키 로 내의 핫존 구조 및 공정조건을 정하고, 정해진 핫존 구조 및 공정조건에 대해 STHAMAS를 이용하여 결정성장 중의 열 전달 현상을 해석하는 전산모사를 수행한다. 이 때, 공정조건에는 인상속도, 히터파워, 도가니 회전 속도, 결정 회전 속도 등이 포함된다.In the present invention, the temperature distribution in the Czochralski furnace is determined using STHAMAS, a computer simulation software that analyzes heat transfer phenomena generated during crystal growth. In other words, computer simulation is performed to determine the hot zone structure and process conditions in the Czochralski furnace and to analyze the heat transfer phenomenon during crystal growth using STHAMAS for the determined hot zone structure and process conditions. At this time, the process conditions include a pulling speed, heater power, crucible rotation speed, crystal rotation speed and the like.
특히, 전산모사를 통해 얻은 열 전달 해석결과 중에서 실리콘 고상에서의 온도분포는 점결함 역학 해석의 입력데이터로 사용된다.In particular, in the heat transfer analysis results obtained through computer simulation, the temperature distribution in the solid silicon phase is used as input data for point defect dynamics analysis.
다음, 실리콘 결정상에 존재하는 점결함 농도인 CI(interstitial concentration)와 CV(vacancy concentration)의 분포를 결정하기 위한 점결함 역학 해석을 수행한다. 점결함 역학 해석방법에 대해서는 본 출원의 발명자가 발표한 논문(Jong Hoe Wang et al. Korean Journal of Chemical Engineering (2000) in preparation)에 나타나 있으며, 점결함 역학 해석방법의 적용은 2000년 3월 28일부터 31일 사이에 열린 일본 응용물리학회에서 본 출원의 발명자가 발표한 논문(Numerical analysis for the oxidation-induced stacking fault in Czochralski-grown silicon crystals)에 나타나 있다. 발표자료에서 볼 수 있듯이 점결함 역학의 해석 결과는 실제 실험결과와 잘 일치한다.Next, a point defect dynamic analysis is performed to determine the distribution of the point defect concentrations C I (interstitial concentration) and C V (vacancy concentration) present on the silicon crystal. The method for analyzing the point defect dynamics is described in the paper published by the inventor of the present application (Jong Hoe Wang et al. Korean Journal of Chemical Engineering (2000) in preparation). It is shown in a paper presented by the inventor of the present application (Numerical analysis for the oxidation-induced stacking fault in Czochralski-grown silicon crystals) held at the Japanese Society of Applied Physics held for 31 days. As can be seen in the presentation, the analysis of point defect mechanics is in good agreement with the actual experimental results.
논문에 나타난 바와 같이, 점결함 역학에서는 다음의 수학식 1과 같은 지배 방정식을 사용한다.As shown in the paper, the point defect dynamics uses the governing equation as shown in Equation 1 below.
상기한 바와 같은 지배 방정식 내의 T 값에, 전단계에서 구한 실리콘 고상에서의 온도분포를 입력하여 지배 방정식을 풀면, CI와 CV를 구할 수 있다.C I and C V can be obtained by inputting the temperature distribution in the silicon solid phase obtained in the previous step to the T value in the governing equation as described above.
다음, 점결함 역학 해석의 결과로부터 실리콘 결정상에 존재하는 CI와 CV의 차로 정의되는 특성변수인 Δ를 구한 후 반경 방향으로의 위치인 r에 대한 특성변수 Δ값의 변화를 나타내는 특성도를 작성한다.Next, from the results of the point defect dynamics analysis, the characteristic variable Δ defined by the difference between C I and C V present in the silicon crystal is obtained, and then the characteristic diagram showing the change in the characteristic variable Δ value for r in the radial direction is prepared. do.
앞에서 언급한 바와 같이 특성변수 Δ는 다음의 수학식 2와 같이 정의된다.As mentioned above, the characteristic variable Δ is defined as in Equation 2 below.
특히 특성변수 Δ는 성장 중인 잉곳의 숄더(shoulder) 영역에서의 값을 나타내게 된다. 고/액 계면으로부터 일정 거리 이상 떨어진 영역에서는 점결함 분포가 더 이상 크게 변화하지 않게 됨을 점결함 역학 해석을 통해 알 수 있으므로, 더 이상의 큰 변화가 없는 숄더 영역에서의 값을 그 핫존 구조에서의 특성값으로 사용한다.In particular, the characteristic variable Δ represents a value in the shoulder region of the growing ingot. In the area of the solid / liquid interface more than a certain distance away, the point defect distribution no longer changes much. use.
다음, 특성도에서 모든 r에 대한 Δ값이 2×1013내지 5×1013atoms/㎤ 범위 내에 있는지를 판단하여 이 범위 내에 있으면 무결함 웨이퍼의 제조가 가능한 핫존 구조로 판단한다. 이 때 경계값에 해당하는 2×1013atoms/㎤와 5×1013atoms/㎤ 값은 전산모사 결과를 실험 결과와 비교 분석하여 얻은 값이다.Next, in the characteristic diagram, it is determined whether the Δ values for all r are within the range of 2x10 13 to 5x10 13 atoms / cm 3, and if it is within this range, it is determined as a hot zone structure capable of producing a defect-free wafer. At this time, the 2 × 10 13 atoms / cm 3 and 5 × 10 13 atoms / cm 3 values corresponding to the boundary values are obtained by comparing and analyzing the computer simulation results with the experimental results.
이하, 본 발명의 실시예에 따른 무결함 실리콘 단결정 성장을 위한 초크랄스키 로의 핫존 구조 설계방법에 관하여 상세히 설명한다.Hereinafter, a method for designing a hot zone structure of Czochralski furnace for growing a defect-free silicon single crystal according to an embodiment of the present invention will be described in detail.
무결함 웨이퍼를 제조하는 가장 경제적이면서도 용이한 방법은 기존의 핫존 구조를 그대로 이용하는 것이다. 따라서, 먼저, 기존의 핫존 구조에서 무결함 웨이퍼의 성장 가능성을 조사하기 위해 여러 인상속도에서 잉곳을 성장한 후 COP, OiSF, LDP의 개수를 측정하여 결정특성을 분석하였다. 이 때 COP는 크기가 0.1 ㎛이상인 것을 관측하였으며, OiSF는 1100℃에서 60분 동안 습식 산화한 후의 결과이다.The most economical and easy way to produce a defect free wafer is to use the existing hot zone structure. Therefore, first, ingots were grown at various pulling speeds to investigate the growth potential of defect-free wafers in the existing hot zone structure, and the crystal properties were analyzed by measuring the number of COP, OiSF, and LDP. At this time, the size of COP was observed to be 0.1 μm or more, and OiSF was the result after wet oxidation at 1100 ° C. for 60 minutes.
결정특성 분석 결과가 표 1에 나타나 있다.The crystal characteristic analysis results are shown in Table 1.
표 1에 나타난 바와 같이, 기존의 핫존 구조를 이용하여 결정을 성장시키는 경우, 인상속도를 감소시키면 COP의 개수는 감소하지만 LDP의 개수가 증가하여 무결함 웨이퍼를 제조할 수 없다.As shown in Table 1, in the case of growing a crystal using the existing hot zone structure, decreasing the pulling rate decreases the number of COPs but increases the number of LDPs, thereby making it impossible to manufacture a defect-free wafer.
기존의 핫존 구조를 채용한 초크랄스키 로 내의 온도분포를 전산모사를 통해 결정하였으며, 그 초크랄스키 로에서 성장된 실리콘 결정상에서의 온도분포가 도 1의 (가)에 도시되어 있다.The temperature distribution in the Czochralski furnace employing the existing hot zone structure was determined by computer simulation, and the temperature distribution on the silicon crystals grown in the Czochralski furnace is shown in FIG.
즉, 도 1의 (가)는 기존의 핫존 구조를 가지는 초크랄스키 로에서 성장된 실리콘 결정상의 온도분포를 나타낸 것으로서, 등온선은 1685K에서부터 50K 간격으로 도시된 것이며, 두꺼운 선으로 표시된 등온선은 고/액 계면을 나타낸다.That is, Figure 1 (a) shows the temperature distribution of the silicon crystal phase grown in a Czochralski furnace having a conventional hot zone structure, the isotherm is shown at 1685K to 50K intervals, the isotherm represented by a thick line is high / The liquid interface is shown.
이러한 온도분포 결과를 이용하여 기존의 핫존 구조에 관한 점결함 역학 해석을 행하였으며, 점결함 역학 해석 결과 얻어진 CI와 CV로 정의되는 특성변수인 Δ를 구한 후 반경 방향으로의 위치 r에 대한 특성변수 Δ값의 변화를 나타내는 특성도를 작성한다.Using these temperature distribution results, point defect dynamics analysis of the existing hot zone structure was carried out. After obtaining the characteristic variables Δ defined by C I and C V obtained from the point defect dynamics analysis, the characteristic variables for the position r in the radial direction were obtained. The characteristic diagram which shows the change of (DELTA) value is created.
도 2는 기존의 핫존 구조에서 실리콘 결정의 인상속도를 변화시킨 A, B, C, D의 네 경우에 대해, 반경방향으로의 위치 r에 대한 특성변수 Δ값의 변화를 나타내는 특성도이다.FIG. 2 is a characteristic diagram showing the change of the characteristic variable Δ value with respect to the position r in the radial direction for four cases of A, B, C, and D in which the pulling speed of the silicon crystal is changed in the existing hot zone structure.
이 때, 인상속도가 낮은 순서대로 나열하면 A, B, C, D가 되며, 이것은 인상속도가 빠를수록 베이컨시가 풍부하게 되어 Δ값은 작아지기 때문이다.At this time, when the pulling speeds are arranged in descending order, A, B, C, and D become high, because the faster the pulling speed, the richer the vacancy and the Δ value becomes.
도 2에 도시된 바와 같이, A, B, C, D의 네 경우 중에, 모든 r에 대한 Δ값이 2×1013내지 5×1013atoms/㎤ 범위 내에 있는 경우는 없음을 알 수 있었다.As shown in FIG. 2, it was found that, among the four cases of A, B, C, and D, the Δ values for all r did not fall within the range of 2 × 10 13 to 5 × 10 13 atoms / cm 3.
즉, 반경방향으로의 위치에 대한 특성변수 Δ값의 변화를 나타내는 특성도 해석을 통해 기존의 핫존 구조를 이용하여 잉곳을 성장시키는 경우에 있어서는 인상속도를 변화시키더라도 무결함 웨이퍼의 제조가 불가능하다는 것을 알 수 있다.In other words, in the case of growing an ingot using the existing hot zone structure through the analysis of the characteristic showing the change of the characteristic variable Δ value with respect to the radial position, it is impossible to manufacture a defect-free wafer even if the pulling speed is changed. It can be seen that.
상기한 바와 같은 해석을 핫존 구조물의 3차원적인 배열 및 재질을 변경한 여러 핫존 구조에서 공정조건을 변화시키면서 수행하고, 그 결과 특성변수 Δ값의 변화가 2×1013내지 5×1013atoms/㎤ 범위 내에 있는 핫존 구조를 얻을 수 있었다.The analysis as described above is carried out while varying the process conditions in the three-dimensional arrangement of the hot zone structure and the various hot zone structures in which the material is changed, and as a result, the change in the characteristic variable Δ is 2 × 10 13 to 5 × 10 13 atoms / Hot zone structures in the cm 3 range were obtained.
도 3은 상기한 바와 같은 본 발명의 실시예에 따라 얻은 핫존 구조에서 반경방향으로의 위치 r에 대한 특성변수 Δ값의 변화를 도시한 특성도이다.3 is a characteristic diagram showing a change in the characteristic variable Δ value for the position r in the radial direction in the hot zone structure obtained according to the embodiment of the present invention as described above.
도 3에 도시된 특성도를 나타내는 핫존 구조를 채용한 초크랄스키 로에서 성장된 실리콘 결정상 온도분포가 도 1의 (나)에 도시되어 있다.The temperature distribution of the silicon crystal phase grown in the Czochralski furnace employing the hot zone structure showing the characteristic diagram shown in FIG. 3 is shown in FIG.
도 1의 (나)에 도시된 바와 같이, 실리콘 잉곳의 성장 시 초기에는 서서히 냉각시키고 그 이후에는 빠른 속도로 냉각시킴으로써 축방향으로의 온도제어가 가능함을 알 수 있다.As shown in (b) of FIG. 1, it can be seen that temperature control in the axial direction is possible by gradually cooling the silicon ingot at an initial stage and then rapidly cooling the silicon ingot.
이와 같은 이론적 해석을 통해 무결함 웨이퍼 제조가 가능하다고 판단된 핫존 구조를 이용하여 여러 인상속도에서 실리콘 단결정을 성장시킨 후 결정특성을 평가한 결과, 어떤 성장속도 영역에서 COP, OiSF 및 LDP가 없는 무결함 웨이퍼를 제조하였다.In this theoretical analysis, the crystal properties were evaluated after growing the silicon single crystal at various pulling speeds using the hot-zone structure determined to be the defect-free wafer fabrication.Therefore, there was no COP, OiSF, and LDP without any growth rate. A defective wafer was produced.
상기한 바와 같이, 본 발명에 따른 무결함 실리콘 단결정 성장을 위한 초크랄스키 로의 핫존 구조 결정방법을 이용하면 정해진 핫존 구조를 가지는 초크랄스키 로 내에서 결정성장 실험을 수행하지 않고도 그 핫존 구조가 무결함 웨이퍼 제조를 가능하게 하는지를 판단할 수 있으므로, 실패비용이 감소하는 효과가 있다.As described above, by using the method of determining the hot zone structure of Czochralski furnace for growing the defect-free silicon single crystal according to the present invention, the hot zone structure is free from crystal growth experiment without performing the crystal growth experiment in the Czochralski furnace having the determined hot zone structure. Since it is possible to determine whether to manufacture a defective wafer, there is an effect that the failure cost is reduced.
또한, 무결함 웨이퍼 제조를 가능하게 하는 핫존 구조를 설계할 수 있는 기준을 제시해주므로, 핫존 구조의 설계 및 제작으로부터 무결함 실리콘 웨이퍼를 제조하는 데까지 걸리는 공정시간을 단축시켜 생산성이 향상되는 효과가 있으며, 넓은 생산조건 하에서도 무결함 웨이퍼를 제조할 수 있는 핫존 구조를 설계하여 공정안정성을 확보하므로 수율이 향상되는 효과가 있다.In addition, by providing a standard for designing a hot-zone structure that enables defect-free wafer fabrication, productivity can be improved by shortening the process time from designing and manufacturing a hot-zone structure to manufacturing a defect-free silicon wafer. In addition, the yield is improved because the process stability is secured by designing a hot zone structure capable of manufacturing a defect-free wafer even under a wide range of production conditions.
또한, 본 발명에 따른 핫존 구조 결정방법에서는 점결함 농도 분포 해석을 통해 결정의 품질을 직접적으로 예측하므로, 온도장 분포 해석을 통해 얻어진 축 방향 온도구배 G를 해석하여 결정의 품질을 간접적으로 예측하였던 종래에 비해 예측한 결정의 품질이 훨씬 더 정확하여 원하는 무결함 실리콘 단결정 성장을 위한 핫존 구조의 정확성이 향상되는 효과가 있다.In addition, in the hot zone structure determination method according to the present invention, since the quality of the crystal is directly predicted through the analysis of the point defect concentration distribution, the quality of the crystal is indirectly predicted by analyzing the axial temperature gradient G obtained through the temperature field distribution analysis. Compared to this, the predicted crystal quality is much more accurate, which improves the accuracy of the hot zone structure for growing desired defect free silicon single crystal.
Claims (24)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0055759A KR100375516B1 (en) | 2000-09-22 | 2000-09-22 | Method for growing defect free silicon single crystal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0055759A KR100375516B1 (en) | 2000-09-22 | 2000-09-22 | Method for growing defect free silicon single crystal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020023043A KR20020023043A (en) | 2002-03-28 |
| KR100375516B1 true KR100375516B1 (en) | 2003-03-10 |
Family
ID=19689960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0055759A KR100375516B1 (en) | 2000-09-22 | 2000-09-22 | Method for growing defect free silicon single crystal |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100375516B1 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100426360B1 (en) * | 2001-12-14 | 2004-04-08 | 주식회사 실트론 | Manufacturing method of single crystal silicon ingot |
| KR100788018B1 (en) * | 2004-11-29 | 2007-12-21 | 주식회사 실트론 | Silicon single crystal ingot and silicon wafer manufactured therefrom |
| US7371283B2 (en) | 2004-11-23 | 2008-05-13 | Siltron Inc. | Method and apparatus of growing silicon single crystal and silicon wafer fabricated thereby |
| KR100714215B1 (en) * | 2004-11-23 | 2007-05-02 | 주식회사 실트론 | High quality silicon single crystal ingot and high quality silicon wafer manufactured from the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3951729A (en) * | 1973-01-16 | 1976-04-20 | Hitachi, Ltd. | Method for producing single crystals |
| US5485803A (en) * | 1993-01-06 | 1996-01-23 | Nippon Steel Corporation | Method of predicting crystal quality of semiconductor single crystal and apparatus thereof |
| KR19980070037A (en) * | 1997-02-13 | 1998-10-26 | 윤종용 | Optimization method of pulling rate of seed crystal during semiconductor ingot growth, semiconductor ingot growth method using the same, semiconductor ingot and semiconductor wafer and semiconductor device grown accordingly |
-
2000
- 2000-09-22 KR KR10-2000-0055759A patent/KR100375516B1/en active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3951729A (en) * | 1973-01-16 | 1976-04-20 | Hitachi, Ltd. | Method for producing single crystals |
| US5485803A (en) * | 1993-01-06 | 1996-01-23 | Nippon Steel Corporation | Method of predicting crystal quality of semiconductor single crystal and apparatus thereof |
| KR19980070037A (en) * | 1997-02-13 | 1998-10-26 | 윤종용 | Optimization method of pulling rate of seed crystal during semiconductor ingot growth, semiconductor ingot growth method using the same, semiconductor ingot and semiconductor wafer and semiconductor device grown accordingly |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020023043A (en) | 2002-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100582240B1 (en) | Silicon single crystal wafer and a method for producing it | |
| EP1270769B1 (en) | Method for producing silicon single crystal having no flaw | |
| US6174364B1 (en) | Method for producing silicon monocrystal and silicon monocrystal wafer | |
| US8920560B2 (en) | Method for manufacturing epitaxial wafer | |
| US8771415B2 (en) | Method of manufacturing silicon single crystal, silicon single crystal ingot, and silicon wafer | |
| KR101715645B1 (en) | Silicon single crystal wafer | |
| KR101997561B1 (en) | Method for manufacturing silicon monocrystal rod | |
| KR100932742B1 (en) | Silicon single crystal wafer, epitaxial wafer and silicon single crystal manufacturing method | |
| US6514335B1 (en) | High-quality silicon single crystal and method of producing the same | |
| JP6569613B2 (en) | Silicon wafer evaluation method and manufacturing method | |
| KR101001981B1 (en) | Silicon Wafer for Epitaxial Growth, Epitaxial Wafer, and Its Manufacturing Method | |
| KR20130005566A (en) | Method for evaluating a quality of wafer or single crystal ingot and method for controlling a quality of single crystal ingot | |
| KR100375516B1 (en) | Method for growing defect free silicon single crystal | |
| US6261362B1 (en) | Silicon epitaxial wafer manufacturing method | |
| JP6418085B2 (en) | Silicon single crystal inspection method and manufacturing method | |
| JP5282762B2 (en) | Method for producing silicon single crystal | |
| JP2000044388A (en) | Silicon single crystal wafer and its production | |
| JP4653948B2 (en) | Method for inspecting silicon single crystal for epitaxial wafer, method for producing silicon wafer for epitaxial wafer, and method for producing epitaxial wafer | |
| JP2010116271A (en) | Growing method of silicon single crystal and silicon single crystal ingot | |
| JP4683171B2 (en) | Semiconductor wafer evaluation method | |
| JP2002246396A (en) | Method of manufacturing epitaxial wafer | |
| JP2002134517A (en) | Method for heat-treating silicon wafer | |
| JP2001039797A (en) | Silicon wafer for laminating epitaxial layer and epitaxial wafer | |
| JP2007070132A (en) | Method for manufacturing single crystal silicon wafer, single crystal silicon wafer, and method for inspecting wafer | |
| JP2001185708A (en) | Method of manufacturing soi substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130111 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20131223 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20141223 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20151223 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20161227 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20171222 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20181226 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20191219 Year of fee payment: 18 |