KR100375177B1 - 반도체 장치의 검사방법 - Google Patents

반도체 장치의 검사방법 Download PDF

Info

Publication number
KR100375177B1
KR100375177B1 KR1019960014174A KR19960014174A KR100375177B1 KR 100375177 B1 KR100375177 B1 KR 100375177B1 KR 1019960014174 A KR1019960014174 A KR 1019960014174A KR 19960014174 A KR19960014174 A KR 19960014174A KR 100375177 B1 KR100375177 B1 KR 100375177B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
probe terminal
inspection electrode
inspection
contact
Prior art date
Application number
KR1019960014174A
Other languages
English (en)
Other versions
KR960043071A (ko
Inventor
요시로 나가타
신이치 오키
고이치 나가오
겐조 하타다
시게오키 모리
다카시 사토
구니오 사노
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤, 동경 엘렉트론 주식회사 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR960043071A publication Critical patent/KR960043071A/ko
Application granted granted Critical
Publication of KR100375177B1 publication Critical patent/KR100375177B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

반도체 웨이퍼 상에 형성된 반도체 칩의 검사용 전극 표면에 산화되기 어려운 금속으로 구성되는 도금층을 형성한다. 도금층이 형성된 검사용 전극에 컨택터의 범프를 반도체 칩에 대하여 수직 방향으로부터 접촉시킨다. 그 후, 컨택터의 범프에 전압을 인가하여 반도체 칩에 대하여 일괄하여 번인 등의 검사를 실시한다.

Description

반도체 장치의 검사방법
[발명의 배경]
본 발명은 반도체 웨이퍼 상에 형성된 복수의 반도체 칩 집적회로를 웨이퍼 상태에서 일괄하여 검사하는 반도체 장치의 검사방법에 관한 것이다.
최근, 반도체 집적회로장치(이후, 반도체 장치를 칭함)를 탑재한 전자기기의 소형화 및 저가격화의 진보는 괄목할만 하고, 이에 수반하여, 반도체 장치에 대한 소형화 및 저가격화의 요구가 강력해지고 있다.
통상, 반도체 장치는, 반도체 칩과 리드프레임이 본딩와이어에 의하여 전기적으로 접속된 후, 반도체 칩 및 리드프레임이 수지 또는 세라믹에 의하여 밀봉된 상태에서 공급되고, 프린트 기판에 실장된다. 그러나 전자기기의 소형화의 요구 때문에 반도체 장치를 반도체 웨이퍼로부터 절단해 낸 그대로의 상태(이후, 이 상태의 반도체 장치를 베어칩이라 칭함)에서 회로기판에 직접 실장하는 방법이 개발되고, 품질이 보증된 베어칩을 저단가로 공급하는 것이 요망되고 있다.
베어칩에 대하여 품질보증을 획득하기 위해서는, 반도체 장치에 대하여 웨이퍼 상태에서 번인 등의 검사를 실시할 필요가 있다. 그러나 반도체 웨이퍼 상에 형성된 복수의 베어칩에 대하여 1개 또는 여러 개씩 몇 번이라도 나누어 검사를 실시하는 것은 많은 시간을 필요로 하기 때문에, 시간적이나 가격적으로도 현실적이지는 않다. 그래서 다수 개, 예를들면 1000개 이상의 베어칩에 대하여 웨이퍼 상태에서 일괄하여 번인 등의 검사를 실시하는 것이 요구된다.
베어칩에 대하여 웨이퍼 상태에서 일괄하여 검사를 실시하기에는 반도체 웨이퍼 상에 형성된 다수개의 반도체 칩 검사용 전극에 전원전압이나 신호를 동시에 인가하고, 이 다수개의 반도체 칩을 동작시킬 필요가 있다. 이를 위해서는 매우 많은(통상, 수천 개 이상) 프로브 단자를 가지는 프로브 카드를 준비할 필요가 있지만, 이와 같이 하기에는 종래로부터 알려져 있는 니들침을 검사용 전극에 접촉시키는 니들형 프로브 카드에서는 핀 수의 면에서나 단가의 면에서도 대응할 수 없다.
그래서 플렉시블 기판 상에 반도체 칩의 검사용 전극과 접속되는 범프로 구성되는 프로브 단자가 설치된 박막형의 프로브 카드로 구성되는 컨택터가 제안되어 있다[닛토기보(日東技報 Vol. 28, No. 2(Oct. 1990 PP.57-62를 참조].
이하, 상기 종래의 컨택터를 이용하여 실시하는 반도체 장치의 검사방법에 대하여 설명한다.
컨택터와 반도체 웨이퍼의 얼라이먼트를 실시한 후, 컨택터를 반도체 웨이퍼에 내리 누르고, 컨택터의 프로브 단자를 반도체 칩의 검사용 전극에 접속시키며,그후, 프로브 단자에 전원전압이나 신호전압을 인가하여 반도체 장치의 검사를 실시한다.
그러나 반도체 칩의 검사용 전극은, 통상 알루미늄 또는 그 합금(Al/Si, Al/Si/Cu 등) 등에 의하여 형성되어 있기 때문에, 검사용 전극의 표면은 알루미너 등의 표면 자연산화막에 의하여 피복되어 있다. 그래서 컨택터의 프로브 단자와 검사용 전극의 양호한 전기적 접속을 얻기 위하여 컨택터를 반도체 웨이퍼에 대하여 누르고, 컨택터의 프로브 단자에 의하여 표면 자연산화막을 깨뜨릴 필요가 있다.
그러나 반도체 웨이퍼에 형성되는 반도체 칩의 수가 많아져 오면 컨택터에 형성되는 프로브 단자의 수가 증가하고, 프로브 단자 1개당 가해지는 누름력은 감소할수 밖에 없다. 이 때문에, 표면 산화막을 프로브 단자에 의하여 확실하게 깨뜨릴 수 없게 되고, 프로브 단자와 검사용 전극 사이의 접촉 저항이 커짐과 동시에 접촉저항에 불균형이 생긴다는 문제가 있다. 즉, 통상의 표면 산화막이 형성된 검사용 전극에서는 프로브 단자 1개당 10g의 하중에서는 표면 산화막이 깨지기 어려우므로, 표면 산화막을 확실하게 깨뜨리기에는 프로브 단자 1개당 20∼30g의 하중을 가하거나, 프로브 단자를 반도체 칩의 주면에 평행하게 이동시켜 스크러브(scrub) 하는 것이 필요하다.
그러나 진공 흡인력을 이용하여 컨택터를 반도체 웨이퍼에 내리 누르고, 컨택터의 프로브 단자와 반도체 칩의 검사용 전극을 접촉시키는 경우, 최대 하중은 대기압에서 1㎠당 1000g이다. 이 때문에, 프로브 단자의 수가 1㎠당 50개 이하로 적은 경우에는 프로브 단자 1개당 20∼30g의 하중을 확보할 수 있으나, 프로브 단자의 수가 증가하여 1㎠당 50개 이상이 되면 프로브 단자 1개당의 하중은 20g 이하가 된다. 이 때문에, 프로브 단자에 의하여 검사용 전극의 표면 산화막을 확실하게 깨뜨릴 수 없다는 문제가 있다. 특히, 프로브 단자의 수가 1000개 이상이 되면 상기의 문제는 현저하게 나타난다.
다만, 진공 흡인력 보다도 큰 하중을 컨택터에 부여하는 것은 가능하지만, 프로브 단자 1개당 20∼30g의 하중을 부여하면서 실시하는 검사를 장기간에 걸쳐 계속하면 프로브 단자의 선단부가 변형하여 버리고, 컨택터의 사용 수명이 저하한다는 문제도 있다.
또 프로브 단자를 반도체 칩의 주면에 평행하게 이동시켜 스크러브함으로써, 검사용 전극의 표면에 형성되어 있는 산화막을 깨뜨리는 것은 프로브 단자의 마모가 심하므로, 결국, 컨택터의 사용 수명이 저하한다는 문제가 있다.
[발명의 개요]
상기 문제를 감안하여, 본 발명은 다수 개, 예를들면 1000개 이상의 프로브 단자를 반도체 웨이퍼 상에 형성된 반도체 칩의 검사용 전극에 동시에 접속시키고, 반도체 칩의 검사를 웨이퍼 상태에서 실시하는 경우에 있어서, 프로브 단자 1개당 가해지는 하중이 작아도, 또 프로브 단자를 반도체 칩의 주면에 평행하게 이동시켜 스크러브 하지 않아도 프로브 단자와 반도체 칩의 검사용 전극이 전기적으로 확실하게 접속되도록 하는 것을 목적으로 한다.
본 발명에 관한 제 1 반도체 장치의 검사방법은, 반도체 웨이퍼 상에 형성된 반도체 칩의 주면상에 검사용 전극을 형성하는 제 1 공정과, 상기 반도체 칩의 검사용 전극 표면에 산화되기 어려운 금속으로 구성되는 도금층을 형성하는 제 2 공정과, 컨택터의 프로브 단자를 상기 도금층이 형성된 상기 검사용 전극에, 상기 프로브 단자가 상기 반도체 칩 주면에 평행한 방향으로 이동하지 않는 상태에서 접촉시키는 제 3 공정과, 상기 프로브 단자가 상기 검사용 전극에 접촉한 상태에서, 상기 프로브 단자에 전압을 인가하여 상기 반도체 칩에 대하여 검사를 실시하는 제 4 공정을 구비하고 있다.
제 1 반도체 장치의 검사방법에 의하면, 제 2 공정에서 반도체 칩의 검사용 전극 표면에 산화되기 어려운 금속으로 구성되는 도금층을 형성하기 때문에 검사용 전극 표면에 산화막이 형성되기 어려워지므로, 제 3 공정에서 프로브 단자를 반도체칩의 주면에 평행한 방향으로 이동시키지 않고, 또 프로브 단자에 작은 하중을 가하는 것만으로 모든 프로브 단자와 검사용 전극을 전기적으로 확실하게 접속시킬 수 있다. 따라서, 제 3 공정에서 프로브 단자를 반도체 칩의 주면에 평행하게 이동시켜 스크러브하거나 하지 않고, 또 프로브 단자에 작은 하중을 가하는 것만으로 모든 프로브 단자와 검사용 전극이 전기적으로 확실하게 접속하며, 프로브 단자와 검사용 전극의 접촉 저항이 감소하므로, 반도체 웨이퍼 상에 형성된 반도체 칩에 대하여 일괄하여 양호한 검사를 실시할 수 있다.
또 제 3 공정에서, 프로브 단자에 가하는 하중을 크게 하거나, 프로브 단자를 반도체 칩 주면에 평행하게 이동하여 스크러브할 필요가 없어지기 때문에, 프로브 단자의 선단부 변형 및 마모를 방지할 수 있으므로 컨택터의 사용수명이 연장된다.
본 발명에 관한 제 2 반도체 장치의 검사방법은, 반도체 웨이퍼 상에 형성된 반도체 칩의 주면상에 검사용 전극을 형성하는 제 1 공정과, 상기 반도체 칩의 검사용 전극 표면에, 표면에 요철을 가지는 무광택 도금층을 형성하는 제 2 공정과, 컨택터의 프로브 단자를 상기 무광택 도금층이 형성된 상기 검사용 전극에, 상기 프로브 단자가 상기 반도체 칩의 주면에 평행한 방향으로 이동하지 않는 상태에서 접촉시키는 제 3 공정과, 상기 프로브 단자가 상기 검사용 전극에 접촉한 상태에서, 상기 프로브 단자에 전압을 인가하여 상기 반도체 칩에 대하여 검사를 실시하는 제 4 공정을 구비하고 있다.
제 2 반도체 장치의 검사방법에 의하면, 제 2 공정에서, 반도체 칩의 검사용 전극 표면에, 표면에 요철을 가지는 무광택 도금층을 형성하기 때문에 제 3 공정에서 프로브 단자를 검사용 전극에 접촉시킬 때의 접촉 면적이 작아지므로, 프로브 단자를 반도체 칩의 주면에 평행한 방향으로 이동시켜 스크러브 하지 않고, 또 프로브 단자에 작은 하중을 가하는 것만으로 무광택 도금층 표면의 요철이 부서져 무광택 도금층 표면에 형성되어 있는 불도전성의 산화막이 깨진다. 따라서, 모든 프로브 단자와 검사용 전극이 전기적으로 확실하게 접속하고, 프로브 단자와 검사용 전극의 접촉저항이 감소하므로, 반도체 웨이퍼 상에 형성된 반도체 칩에 대하여 일괄하여 양호한 검사를 실시할 수 있다.
또 반도체 칩의 검사용 전극 표면에 요철을 설치하기 때문에 프로브 단자의 표면이 평탄하여도 즉, 프로브 단자 표면에 요철을 설치하지 않아도 프로브 단자에 가하는 하중을 크게하거나, 프로브 단자를 반도체 칩의 주면에 평행하게 이동하거나 하지 않고, 부도전성의 표면 산화막을 깨뜨릴 수 있기 때문에 프로브 단자의 선단부 변형 및 마모를 방지할 수 있으므로, 컨택터의 사용 수명이 크게 연장된다.
제 1 또는 제 2 반도체 장치의 검사방법에서, 상기 제 3 공정은 상온하에서 상기 프로브 단자를 상기 검사용 전극에 접촉시키는 공정을 포함할 수 있다. 즉, 상온하에서 프로브 단자를 검사용 전극에 접촉시키는 경우에도 모든 프로브 단자와 검사용 전극이 전기적으로 확실하게 접속된다.
제 1 또는 제 2 반도체 장치의 검사방법에서, 상기 제 3 공정은 상기 프로브 단자를 상기 검사용 전극에 감압력에 의하여 접촉시키는 공정을 포함하는 것이 바람직하다. 이와 같이 하면, 프로브 단자에 가해지는 하중이 커지지 않으므로, 프로브 단자 나아가서는 컨택터의 수명이 한층 연장된다.
제 1 또는 제 2 반도체 장치의 검사방법에서, 상기 제 4 공정에서의 상기 반도체 칩에 대하여 실시하는 검사는 번인인 것이 바람직하다. 이와 같이 하면, 반도체 칩에 대하여 일괄하여 양호한 번인을 실시할 수 있다.
제 1 또는 제 2 반도체 장치의 검사방법에서, 상기 프로브 단자의 선단면은 거의 평탄한 형상을 가지고 있는 것이 바람직하다. 이와 같이 하면, 프로브 단자의 변형 및 마모를 한층 방지할 수 있으므로, 컨택터의 사용 수명을 한층 연장시킬 수 있다.
[실시예]
(제 1 실시예)
이하, 본 발명의 제 1 실시예에 관한 반도체 장치의 검사방법에 대하여 제 1도 ∼ 제 3 도를 참조하면서 설명한다.
우선, 제 1 도 (a), (b) 및 제 2 도 (a)에 나타내는 바와 같이, 반도체 웨이퍼 A상에 형성된 반도체 칩(10)의 주면상에, 알루미늄 또는 동으로 구성되는 검사용 전극(1)을 형성한 후, 이 검사용 전극(11)이 노출하도록, 예를들면 Si3N4로 구성되는 표면보호막(12)을 형성한다.
이어서, 제 2 도 (b)에 나타내는 바와 같이, 검사용 전극(1)의 표면에 도전성이 우수하고 산화하기 어려운 금속으로 구성되는 도금층(13)을 형성한다. 즉, 주산(인산, 질산 및 초산의 혼합액)에 반도체 웨이퍼 A를 디핑하여 검사용 전극(11)의 표면 산화막을 제거한다. 그 후, 약간량의 H3BO3를 포함하는 NiSO4·6H2O와 NiCl2·6H2O의 혼합액으로 구성되는 무전해 도금액을 이용하여 검사용 전극(11) 표면에 Ni막을 형성한 후, KAu(CN)2를 포함하는 무전해 도금액을 이용하여 Ni 막 상에 Au막을 형성하면 Ni 막과 Au 막으로 구성되는 도금층(13)이 형성된다.
또 제 1 실시예에서는 도금층(13)은 Ni 막과 Au 막으로 구성되는 2층 구조를 가지고 있으나, 이것 대신에, Ni 막, Zn 막 또는 Au 막으로 구성되는 1층 구조라도 된다.
상술한 바와 같이, 검사용 전극(11) 표면에는 도금층(13)이 형성되어 있기 때문에, 검사용 전극(11)이 공기에 접촉하지 않으므로, 검사용 전극(11) 표면에는 산화막이 형성되기 어렵다.
이어서, 제 2 도 (c)에 나타내는 바와 같이, 표면에 도금층(13)이 형성된 검사용 전극(11)에 대하여, 폴리이미드시트로 구성된 컨택터(14)의 주면 상에 형성된, 거의 평탄한 선단면을 가지는 직경 10㎛ 정도 이상의 반구상 범프(15)를 접촉시킨다. 이 경우, 검사용 전극(11)에는 표면 산화막이 형성되어 있지 않으므로, 범프(15)를 반도체 칩(10)에 대하여 수직방향으로부터 접촉시키는 것만으로 범프(15)를 반도체 칩(10)의 주면과 평행한 방향으로 이동하여 스크러브하지 않아도 모든 범프(15)가 검사용 전극(11)과 낮은 접촉저항으로 전기적으로 확실하게 접속된다.
또 제 1 실시예에서는 프로브 단자로서, 반구상의 범프(15)를 이용하였으나, 이것 대신에, 사각주 형상, 원주 형상 또는 각뿔대 형상 등 거의 평탄한 선단부를 가지는 범프라도 된다.
제 3 도 (a), (b)는 반도체 칩(10)의 검사용 전극(11)에 컨택터(14)의 범프(15)를 접촉시키기 위한 반도체 웨이퍼 수납기의 일례를 나타내고 있고, 제 3 도 (b)는 제 3 도 (a)에서의 X-X선 단면도이다. 제 3 도 (a), (b)에서, 21은 반도체 웨이퍼 A를 유지하는 세라믹으로 구성되는 유지판, 24는 컨택터(14)를 유지판(21)에 고정하기 위한 세라믹링, 25는 유지판(21)과 컨택터(14) 사이에 개재하는 두께 0.5mm 정도의 이방성 도전고무시트로서, 이 이방성 도전고무시트(25)는 주면과 수직인 방향으로만 도통한다.
또 제 3 도 (a), (b)에서, 26은 세라믹으로 구성되는 배선기판, 27은 세라믹링(24)과 배선기판(26)을 고정하는 고정나사이고, 이 고정나사(27)에 의하여 컨택터(14)는 배선기판(26)에 고정된다. 또 29는 배선기판(26) 내에 형성된 배선, 30은 배선기판(26)의 테두리부에 형성된 외부 커넥터이고, 이로써, 컨택터(14)의범프(15)는 이방성 도전고무시트(25) 및 배선(29)을 통하여 외부 커넥터(30)에 접속된다.
또 제 3 (a), (b)에서, 31은 보호판(21)에 형성된 제 1 흡인구멍이고, 이 제 1 흡인공(31)으로부터 반도체 웨이퍼 A를 흡인함으로써 반도체 웨이퍼 A는 보호판(21)에 밀착한다. 또 32는 보호판(21)의 주연부 상에 설치되어 가압되면 탄성적으로 수축하는 링 형상의 시일재, 33은 보호판(21), 배선기판(26) 및 시일재(32)에 의하여 형성되는 밀봉공간을 감압하기 위한 제 2 흡인구멍, 34는 제 2 흡인구멍(33)을 개폐하는 개폐밸브이다. 제 2 흡인구멍(33)으로부터 밀봉공간을 감압하면 배선기판(26)과 유지판(21)이 접근하고, 컨택터(14)의 범프(15)가 반도체 웨이퍼 A상에 형성된 반도체 칩(10)의 검사용 전극(11)(제 3 도 (a), (b)에서는 도시를 생략하고 있음)에 확실하게 접촉하므로, 범프(15)와 검사용 전극(11)의 접촉저항이 감소한다.
또 제 1 실시예에서는 반도체 웨이퍼 A상의 모든 반도체 칩(10)에 대하여 일괄하여 번인 등의 검사를 실시하였으나, 이것 대신에 반도체 웨이퍼 A 상의 반도체 칩(10)에 대하여 여러번으로 나누어 검사를 실시하여도 좋고, 반도체 웨이퍼 A를 여러번 분할하여 분할된 반도체 웨이퍼 A 상의 반도체 칩(10)에 대하여 일괄하여 검사를 실시하여도 된다.
제 4 도는 본 발명을 평가하기 위하여 실시한 평가 테스트의 결과를 나타내는 도면이고, 횡축은 범프 1개당 가해지는 하중을 나타내고, 종축은 범프와 검사용 전극의 접촉저항을 나타내고 있다. 또 제 4 도에서, 파선은 검사용 전극 표면에 도금층이 실시되지 않는 종래예의 경우이고, 실선은 검사용 전극 표면에 Ni막과 Au막으로 구성되는 도금층이 실시된 제 1 실시예의 경우를 나타내고 있으며, 측정전류는 어느 경우도 1mA 이다. 제 4 도로부터 분명해진 바와 같이, 종래예에 의하면, 접촉저항이 큼과 동시에 범프 1개당 10g 이하의 하중에서는 접촉저항에 불균형이 있다. 이것에 대하여 제 1 실시예에 의하면, 범프 1개당 10g의 하중에서도 접촉저항이 작으면서 안정하고 있다.
(제 2 실시예)
이하, 본 발명의 제 2 실시예에 관한 반도체 장치의 검사방법에 대하여 제 5 도를 참조하면서 설명한다.
우선, 제 1 실시예와 마찬가지로, 반도체 칩(10)의 주면상에 알루미늄 또는 동으로 구성되는 검사용 전극(11)을 형성한 후, 이 검사용 전극(11)이 노출하도록, 예를들면 Si3N4로 구성되는 표면보호막(12)을 형성한다.
이어서, 무전해 도금액을 이용하여 제 5 도에 나타내는 바와 같이 검사용 전극(11) 표면에 수㎛∼수십㎛의 입경을 지닌 표면에 요철을 가지는 Ni로 구성되는 무광택 도금층(13')을 형성한다. 무광택 도금층(13')을 형성하는 방법으로서는, 일반적으로, 도금액 온도를 올려 반응속도를 빠르게 하는 등의 방법을 들 수 있다.
이어서, 제 1 실시예와 마찬가지로, 표면에 도금층(13')이 형성된 검사용 전극(11)에 대하여, 컨택터(14) 주면상에 형성된 반구상의 범프(15)를 접촉시킨다. 이 경우. 검사용 전극(11) 상의 무광택 도금층(13') 표면은 산화되어 있으나, 무팡택 도금층(13') 표면의 요철 때문에 범프(15)와 검사용 전극(15)의 접촉면적이 극단적으로 작아지므로, 수g 정도의 하중을 가하는 것만으로 무광택 도금층(13')의 표면산화막은 깨진다. 이 때문에, 범프(15)와 검사용 전극(11)은 낮은 접촉저항에서 전기적으로 접속된다.
제 1 도 (a)는 본 발명의 각 실시예에 관한 반도체 장치의 검사방법에 이용하는 반도체 웨이퍼의 평면도, 제 1 도 (b)는 상기 반도체 웨이퍼 상에 형성된 반도체칩의 평면도
제 2 도 (a)∼(c)는 본 발명의 제 1 실시예에 관한 반도체 장치 검사방법의 각 공정을 나타내는 단면도
제 3 도 (a)는 본 발명의 각 실시예에 관한 반도체 장치의 검사방법에 이용하는 반도체 웨이퍼 수납기의 평면도, 제 3 도 (b)는 제 3 도 (a)에서의 X-X선 단면도
제 4 도는 본 발명을 평가하기 위하여 실시한 평가테스트의 결과를 나타내는 도면
제 5 도는 본 발명의 제 2 실시예에 관한 반도체 장치의 검사방법을 나타내는 단면도
* 도면의 주요부분에 대한 부호의 설명 *
10 : 반도체 칩 11 : 검사용 전극
12 : 표면보호막 13 : 도금층
14 : 컨택터 15 : 범프
21 : 보호판 24 : 세라믹 링
25 : 이방성 도전고무시트 26 : 배선기판
27 : 고정나사 29 : 배선
30 : 외부커넥터 31 : 제 1 흡인구멍
32 : 시일재 33 : 제 2 흡인구멍
34 : 개폐밸브

Claims (10)

  1. 반도체 웨이퍼 상에 형성된 반도체 칩의 주면상에 검사용 전극을 형성하는 제 1 공정과,
    상기 반도체 칩의 검사용 전극 표면에 산화되기 어려운 금속으로 구성되는 도금층을 형성하는 제 2 공정과,
    컨택터의 프로브 단자를 상기 도금층이 형성된 상기 검사용 전극에, 상기 프로브 단자가 상기 반도체 칩의 주면에 평행한 방향으로 이동하지 않는 상태에서 접속시키는 제 3 공정과,
    상기 프로브 단자가 상기 검사용 전극에 접촉한 상태에서, 상기 프로브 단자의 전압을 인가하여 상기 반도체 칩에 대하여 검사를 실시하는 제 4 공정을 구비하고 있는 것을 특징으로 하는 반도체 장치의 검사방법.
  2. 제 1 항에 있어서,
    상기 제 3 공정은 상온하에서 상기 프로브 단자를 상기 검사용 전극에 접촉시키는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 검사방법.
  3. 제 1 항에 있어서,
    상기 제 3 공정은 상기 프로브 단자를 상기 검사용 전극에 감압력에 의하여 접촉시키는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 검사방법.
  4. 제 1 항에 있어서,
    상기 제 4 공정에서의 상기 반도체 칩에 대하여 실시하는 검사는 번인인 것을 특징으로 하는 반도체 장치의 검사방법.
  5. 제 1 항에 있어서,
    상기 프로브 단자의 선단면은 거의 평탄한 형상을 가지고 있는 것을 특징으로 하는 반도체 장치의 검사방법.
  6. 반도체 웨이퍼 상에 형성된 반도체 칩의 주면상에 검사용 전극을 형성하는 제 1 공정과,
    상기 반도체 칩의 검사용 전극의 표면에, 표면에 요철을 가지는 무광택 도금층을 형성하는 제 2 공정과,
    컨택터의 프로브 단자를 상기 무광택 도금층이 형성된 상기 검사용 전극에, 상기 프로브 단자가 상기 반도체 칩 주면에 평행한 방향으로 이동하지 않는 상태로 접촉시키는 제 3 공정과,
    상기 프로브 단자가 상기 검사용 전극에 접촉한 상태에서, 상기 프로브 단자에 전압을 인가하여 상기 반도체 칩에 대하여 검사를 실시하는 제 4 공정을 구비하고 있는 것을 특징으로 하는 반도체 장치의 검사방법.
  7. 제 6 항에 있어서,
    상기 제 3 공정은, 상온하에서 상기 프로브 단자를 상기 검사용 전극에 접촉시키는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 검사방법.
  8. 제 6 항에 있어서,
    상기 제 3 공정은, 상기 프로브 단자를 상기 검사용 전극에 감압력에 의하여 접촉시키는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 검사방법.
  9. 제 6 항에 있어서,
    상기 제 4 공정에서의 상기 반도체 칩에 대하여 실시하는 검사는 번인인 것을 특징으로 하는 반도체 장치의 검사방법.
  10. 제 6 항에 있어서,
    상기 프로브 단자의 선단면은 거의 평탄한 형상을 가지고 있는 것을 특징으로 하는 반도체 장치의 검사방법.
KR1019960014174A 1995-05-19 1996-05-02 반도체 장치의 검사방법 KR100375177B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP95-121008 1995-05-19
JP95-121,008 1995-05-19
JP12100895 1995-05-19

Publications (2)

Publication Number Publication Date
KR960043071A KR960043071A (ko) 1996-12-23
KR100375177B1 true KR100375177B1 (ko) 2003-05-09

Family

ID=14800516

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960014174A KR100375177B1 (ko) 1995-05-19 1996-05-02 반도체 장치의 검사방법

Country Status (5)

Country Link
US (1) US5665610A (ko)
EP (1) EP0743676B1 (ko)
KR (1) KR100375177B1 (ko)
DE (1) DE69620944T2 (ko)
TW (2) TW409333B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998011445A1 (en) * 1996-09-13 1998-03-19 International Business Machines Corporation Probe structure having a plurality of discrete insulated probe tips
US5912438A (en) * 1996-12-09 1999-06-15 Northern Telecom Limited Assembly of electronic components onto substrates
DE19739923C2 (de) 1997-09-11 2002-02-28 Fraunhofer Ges Forschung Verfahren und Vorrichtung zur gepulsten Hochstrombelastung integrierter Schaltungen und Strukturen
JP3730428B2 (ja) * 1998-12-22 2006-01-05 富士通株式会社 半導体装置試験用コンタクタの製造方法
JP2001056346A (ja) * 1999-08-19 2001-02-27 Fujitsu Ltd プローブカード及び複数の半導体装置が形成されたウエハの試験方法
US6938357B2 (en) * 2003-09-09 2005-09-06 Carter Day International, Inc. Forced air circulation for centrifugal pellet dryer
US7015580B2 (en) * 2003-11-25 2006-03-21 International Business Machines Corporation Roughened bonding pad and bonding wire surfaces for low pressure wire bonding
TWI360038B (en) * 2008-12-09 2012-03-11 Compal Electronics Inc Electronic device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3774088A (en) * 1972-12-29 1973-11-20 Ibm An integrated circuit test transistor structure and method of fabricating the same
EP0339871A3 (en) * 1988-04-29 1990-12-27 Advanced Micro Devices, Inc. Corrosion tolerant bonding pad and method of fabricating same
JP3381929B2 (ja) * 1990-12-27 2003-03-04 株式会社東芝 半導体装置
US5487999A (en) * 1991-06-04 1996-01-30 Micron Technology, Inc. Method for fabricating a penetration limited contact having a rough textured surface
US5585282A (en) * 1991-06-04 1996-12-17 Micron Technology, Inc. Process for forming a raised portion on a projecting contact for electrical testing of a semiconductor
US5346858A (en) * 1992-07-16 1994-09-13 Texas Instruments Incorporated Semiconductor non-corrosive metal overcoat
US5399505A (en) * 1993-07-23 1995-03-21 Motorola, Inc. Method and apparatus for performing wafer level testing of integrated circuit dice
US5508229A (en) * 1994-05-24 1996-04-16 National Semiconductor Corporation Method for forming solder bumps in semiconductor devices

Also Published As

Publication number Publication date
DE69620944T2 (de) 2002-08-29
EP0743676A2 (en) 1996-11-20
TW409333B (en) 2000-10-21
KR960043071A (ko) 1996-12-23
TW343368B (en) 1998-10-21
DE69620944D1 (de) 2002-06-06
EP0743676A3 (en) 1998-01-07
US5665610A (en) 1997-09-09
EP0743676B1 (en) 2002-05-02

Similar Documents

Publication Publication Date Title
KR100454546B1 (ko) 실리콘 핑거 콘택터를 구비한 콘택트 구조물과 이를이용한 토탈 스택-업 구조물
US7025600B2 (en) Semiconductor device having external contact terminals and method for using the same
US5506514A (en) Electrical interconnect using particle enhanced joining of metal surfaces
KR100314135B1 (ko) Ｂｇａ 패키지의 전기적 검사를 위한 소켓 및 이를 이용한검사방법
CN1612322B (zh) 半导体集成电路器件的制造方法
KR100353312B1 (ko) 검사용 돌기를 위한 클리너 및 집적 회로의 검사 장치 및 검사 방법
US20050099763A1 (en) Controlled compliance fine pitch electrical interconnect
US20040056673A1 (en) Test method for semiconductor components using conductive polymer contact system
US7545160B2 (en) Probe chip and probe card
KR20000023293A (ko) 접촉 구조체의 패키징 및 상호접속 장치
US6784556B2 (en) Design of interconnection pads with separated probing and wire bonding regions
KR100375177B1 (ko) 반도체 장치의 검사방법
KR20000057821A (ko) 컨택트 구조물의 패키징 및 상호 접속부
JPH0529406A (ja) 半導体検査装置
JP4084498B2 (ja) 検査用基板
JP3106102B2 (ja) 半導体装置の検査方法
US6433565B1 (en) Test fixture for flip chip ball grid array circuits
KR20010076322A (ko) 접촉 돌기를 구비한 접촉 구조물
KR200328984Y1 (ko) 고주파수용 테스트소켓
JP2003084040A (ja) 半導体検査装置の製造方法および半導体検査装置
US7274102B2 (en) Contacting device, testing method and corresponding production method
JP2008076402A (ja) 検査用基板
JPH065669A (ja) 半導体素子検査用配線基板とそれを用いた半導体素子検査方法
JP3042408B2 (ja) 半導体装置の測定方法及び測定治具
JP3978142B2 (ja) 検査用基板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130130

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 13

EXPY Expiration of term