KR100369343B1 - 일정하이레벨출력을갖는고속출력버퍼 - Google Patents

Abstract

본 발명은 소정의 입력데이터(

Description

일정 하이 레벨 출력을 갖는 고속 출력 버퍼{High Speed Output Buffer}

본 발명은 일정 하이 레벨 출력을 갖는 고속 출력 버퍼에 관한 것으로, 특히 씨모스(CMOS) 반도체 소자에 적용할 수 있는 고속 출력 버퍼에 관한 것이다.

제 1 도는 종래 기술에 따른 출력 버퍼의 회로도로서 , 도면에서 1은 선행논리회로부, 2는 풀업/풀다운부,는 입력 데이터(출력할 데이터), OE는 출력 인에이블 신호, Dout는 출력 패드를 각각 나타낸다.

종래에는 일반적으로 도면에 도시된 바와 같이 입력 데이터 ()를 입력받아, 출력 인에이블 신호(OE)에 따라 풀업 및 풀다운 제어 신호를 발생시키는 선행 논리회로부(1)와, 상기 선행 논리회로부(1)의 출력에 따라 풀업 및 풀다운 동작을 수행하여 출력 패드(Dout)를 충.방전시키는 풀업/풀다운부(2)로 구성된다.

그러나, 이러한 구성을 갖는 종래 출력 버퍼는 풀업 동작시 구동 전압(Vcc)에 가까운 전압을 출력하기 때문에, 출력 데이터가 "하이 "(high)에서 "로우"(low)로 천이해야 할 경우, 특히 스위칭 타임이 느린 PMOS 풀업 트랜지스터로 인하여 속도 지연이 발생하는 문제점을 내포하고 있다.

따라서, 본 발명은 상기 제반 문제점을 해결하기 위하여 안출된 것으로, "하이" 레벨의 데이터 출력시 출력 데이터의 전압 레벨을 구동 전압 이하의 일정 수준으로 유지하도록 함으로써 "하이"에서 "로우"로의 천이속도를 향상시키는, 즉 일정 하이 레벨 출력을 갖는 고속 출력 버퍼를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은, 소정의 입력 데이터를 완충하여 출력하는 출력 버퍼에 있어서, 상기 입력 데이터를 입력받아, 출력인에이블 신호에 따라 풀업 및 풀다운 제어 신호를 발생시키는 선행 논리수단; 최종 출력 전압을 소정의 기준 전압과 비교하여 그 결과를 출력하는 비교 수단; 상기 비교 수단의 출력 값과 상기 선행 논리 수단으로부터의 풀업 제어신호에 따라 풀업 구동 신호를 출력하는 수단; 및 상기 풀업 구동 신호 및 선행 논리 수단의 풀다운 제어 신호에 따라 풀업 또는 풀다운 동작을 수행하는 풀업/풀다운 수단을 구비하며, 상기 풀업 구동 신호를 출력하는 수단은 상기 최종 출력전압이 상기 기준 전압 이하인 경우에 풀업 구동 신호를 출력하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명 의 실시예를 상세히 설명하면 다음과 같다.

제 2 도는 본 발명의 일실시예에 따른 일정 하이 레벨 출력을 갖는 고속 출력 버퍼의 회로도로서, 본 실시예는 도면에 도시된 바와 같이 선행 논리회로부(11), 비교부(20), NAND 게이트(12), 및 풀업/풀다운부(13)를 구비한다.

선행 논리회로부(11)는 입력 데이터()를 입력받아, 출력 인에이블 신호(OE)에 따라 풀업 및 풀다운 제어 신호를 발생시키며, 비교부(20)는 최종 출력 전압(출력 패드(Dout)에 인가되는 전압)을 기준 전압(본 실시예에서 는 3V)과 비교하여 최종 출력 전압이 상기 기준 전압 이상일 경우에 "로우"를 출력한다.

NAND 게이트(12)는 상기 비교부(20)의 출력값과 선행 논리 회로부(11)로부터의 풀업 제어신호를 입력받아 풀업/풀다운부(13)의 풀업 PMOS 트랜지스터를 온/오프한다. 물론, 풀업/풀다운부(13)는 상기 NAND 게이트(12)의 출력 신호를 풀업 구동 신호로 하고, 상기 선행 논리회로부(11)의 풀다운 제어 신호를 풀다운 구동 신호로 하여 풀업 또는 풀다운 동작을 수행한다. 이러한 풀업/풀다운 동작에 따라 출력 패드(Dout)가 충·방전되는 것이다. 참고적으로, 상기 비교부(20)는 일반적인 차동 증폭기로 구현할 수 있다.

풀업/풀다운 구동부에서 풀업 구동부는 피모스 트랜지스터로, 풀다운 구동부는 엔모스 트랜지스터로 구성되어 있다.

상기와 같은 구성을 갖는 고속 출력 버퍼의 동작을 상세히 살펴보면 다음과 같다.

이전 출력 데이터가 로우인 경우, 입력 데이터로 로우가 들어오면 노드(

)는 "로우", 노드()는 "하이"가 되며, 이에 따라 노드()가 "로우"가 된다. 즉, 풀업/풀다운부(13)의 풀업 트랜지스터가 온되어 "로우"에서 "하이"로의 천이가 일어난다.

출력 패드(Dout)의 전압 레벨이 3V(기준 전압) 이상이 되면, 비교부(20)의 출력인 노드()는 "하이"가 되어, 노드()가 "하이"로 변한다.

그러면 풀업 트랜지스터가 오프되어 출력 패드(Dout)의 전압 레벨은 기준 전압 이상으로 상승하지 않는다. 그리하여 다음에 입력 데이터가 "하이"가 되더라도 출력 신호가 "하이"에서 "로우"로 천이되는 시간을 감소시킬 수 있다.

제 3 도는 종래 기술에 따른 출력 버퍼 및 본 발명의 일실시예에 따른 출력 버퍼의 출력 신호의 타이밍도로서, 도면을 보면 "하이" 출력시의 전압 레벨 감소가 "하이"에서 "로우"로의 천이 시간을 단축(S만큼)시킬 수 있음을 알 수 있다.

상기와 같이 이루어지는 본 발명은 출력 데이터의 "하이"에서 "로우"로의 천이 속도를 향상시 킬 수 있어 고속의 반도체 소자를 구현할 수 잇는 유리한 효과가 있다.

제 1 도는 종래 기술에 따른 출력 버퍼의 회로도,

제 2 도는 본 발명 의 일실시예에 따른 일정 하이 레벨 출력을 갖는 고속 출력 버퍼의 회로도,

제 3 도는 종래 기술에 따른 출력 버퍼 및 본 발명의 일실시예에 따른 출력 버퍼의 출력 신호의 타이밍도.

*도면의 주요 부분에 대한 부호의 설명

11 : 선행 논리 회로부

12 : NAND 게이트

13 : 풀업/풀다운부

20 : 비교부

Claims (3)

1. 소정의 입력 데이터를 완충하여 출력하는 출력 버퍼에 있어서,

   상기 입력 데이터를 입력받아, 출력 인에이블 신호에 따라 풀업 및 풀다운 제어 신호를 발생시키는 선행 논리 수단;

   최종 출력 전압을 소정의 기준 전압과 비교하여 최종 출력 전압이 상기 기준 전압보다 큰 경우에 그 결과를 출력하는 비교 수단;

   상기 비교 수단의 출력 값과 상기 선행 논리 수단으로부터의 풀업 제어신호에 따라 풀업 구동 신호를 출력하는 수단; 및

   상기 풀업 구동 신호 및 선행 논리 수단의 풀다운 제어 신호에 따라 풀업 또는 풀다운 동작을 수행하는 풀업/풀다운 수단

   을 구비하며, 상기 풀업 구동 신호를 출력하는 수단은 상기 최종 출력 전압이 상기 기준 전압 이하인 경우에 풀업 구동 신호를 출력하는 것을 특징으로 하는 일정 하이 레벨 출력을 갖는 고속 출력 버퍼.
2. 제 1 항에 있어서, 상기 비교수단은

   상기 최종 출력 전압을 소정의 기준 전압과 비교하여 최종 출력 전압이 상기 기준 전압 이상일 경우에 로우를 출력하며,

   상기 풀업 구동 신호를 출력하는 수단은

   상기 비교 수단의 출력값 및 상기 선행 논리 수단으로부터의 풀업 제어신호를 입력받는 NAND 게이트인 것을 특징으로 하는 일정 하이 레벨 출력을 갖는 고속 출력 버퍼.
3. 제 1 항에 있어서,

   상기 풀업/풀다운 수단은 전원전압과 접지단에 직렬로 연결된 피모스 트랜지스터와 엔모스 트랜지스터로 구성되고, 상기 피모스 트랜지스터는 상기 풀업구동신호를 게이트측에 입력받고, 드레인측에서 상기 최종 출력전압을 출력하는 것을 특징으로 하는 일정 하이 레벨 출력을 갖는 고속출력 버퍼.