KR100365407B1 - 리셋 신호 발생 회로를 내장한 액정 디스플레이 제어기 - Google Patents

Abstract

본 발명은 액정 디스플레이 구동 회로에 있어서, 리셋 신호를 발생시킬 수 있는 리셋 신호 발생 회로를 내부에 포함하는 액정 디스플레이 제어기에 관한 것이다.

본 발명은 리셋 신호를 발생시키는 리셋 신호 발생 회로를 내부에 포함하는 액정 디스플레이 제어기에 있어서, 프레임 신호와 수직 동기 신호를 입력으로 하여 제어기의 동작 상태를 판별하는 판별부와; 수직 동기 신호에 따라 상기 판별부의 출력 신호를 출력부로 전달하는 전달부와; 데이터 인에이블 신호를 입력으로 하여 상기 전달부의 출력 신호에 따라 리셋 신호를 발생하는 출력부로 이루어지는 리셋 신호 발생 회로를 포함한다.

Description

리셋 신호 발생 회로를 내장한 액정 디스플레이 제어기{Liquid Crystal Display controller with reset signal generator}

본 발명은 액정 디스플레이(Liquid Crystal Display)의 제어기(Controller)에 관한 것으로서, 상기 제어기가 오동작을 하는 경우 자동으로 상기 제어기를 초기화시키기 위한 리셋(Reset) 신호를 발생할 수 있는 리셋 신호 발생 회로를 내부에 포함하는 액정 디스플레이 제어기에 관한 것이다.

박막 트랜지스터-액정 디스플레이(Thin Film Transistor-Liquid Crystal Display)에서 사용되는 타이밍(Timing) 제어기는 일반적으로 외부에서 리셋 신호를 제공받는다. 그런데, 외부에서 인가받는 리셋 신호를 발생하는 회로는 저항과 커패시터(Capacitor)를 이용하거나, 또는 리셋용 집적 회로(Integration Circuit: IC)를 사용하여 상승 시간(Rising Time)을 줄인 방식이 주로 사용되었다.

그러나, 상기와 같이 외부에서 리셋 신호를 인가하기 위한 리셋 회로는 리셋 신호를 발생시키기 위한 소자가 많고, 회로가 차지하는 면적이 크기 때문에 액정 디스플레이 모듈의 제작에 있어서 효율이 떨어진다.

또한, 외부의 전원에 따라 상기 리셋 회로에서 오동작이 발생할 수 있다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 제어기 내부에 설치되어서 제어기의 상태를 판별하고 오동작이 발생하는 경우에 상기 제어기를 초기화시키기 위한 리셋 신호를 발생하는 리셋 신호 발생 회로를 내부에 포함하는 액정 디스플레이 제어기를 제공하는데 그 목적이 있다.

도 1은 본 발명의 실시예에 따른 리셋 신호 발생 회로,

도 2는 본 발명의 실시예에 따른 리셋 신호 발생 회로에 있어서, 입력 신호에 대한 출력 신호의 파형도.

도 3은 본 발명의 실시예에 따른 리셋 신호 발생 회로를 내장한 액정 디스플레이 제어기의 블록도.

(도면의 주요 부분에 대한 부호의 명칭)

100: 프레임 신호 발생 모듈 200: 리셋 신호 발생 회로

300: 리셋 신호 수신 모듈

10: 판별부 20: 전달부

30: 출력부 11, 21, 31: D 플립 플롭

XOR: 배타적 OR 게이트 NA: NAND 게이트

상기 목적을 달성하기 위하여, 본 발명은 액정 디스플레이 제어기에 있어서, 프레임 신호와 수직 동기 신호를 입력으로 하여 제어기의 동작 상태를 판별하는 판별부와; 수직 동기 신호에 따라 상기 판별부의 출력 신호를 출력부로 전달하는 전달부와; 데이터 인에이블 신호를 입력으로 하여 상기 전달부의 출력 신호에 따라 리셋 신호를 발생하는 출력부로 이루어지는 리셋 신호 발생 회로를 포함하는 것을 특징으로 한다.

상기 판별부는 프레임 신호가 매 프레임마다 극성이 반전되는지를 체크하기 위하여 1 프레임의 주기를 갖는 수직 동기 신호를 이용함으로써 제어기의 동작 상태를 판별하는 것을 특징으로 한다.

상기 출력부는 프레임 신호가 2 프레임 이상 동일한 극성을 가지는 경우에 제어기를 리셋시키기 위한 리셋 신호를 발생하는 것을 특징으로 한다.

상기 리셋 신호 발생 회로에서 발생되는 리셋 신호는 PCB(Printed Circuit Board) 기판을 통하여 제어기 외부를 경유하여 제어기 내부의 리셋 신호 수신 모듈(Module)로 제공되거나, 또는 제어기 외부를 경유하지 않고 제어기 내부의 리셋 신호 수신 모듈에 직접 인가되는 것을 특징으로 한다.

이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.

도 1은 본 발명의 실시예에 따른 액정 디스플레이 제어기의 내부에 포함되는 리셋 신호 발생 회로를 도시한 것이다. 도 1을 참조하면, 액정 디스플레이 제어기에 내장되는 리셋 신호 발생 회로는 수직 동기 신호(Vertical Synchronizing Signal: Vsync)를 이용하여 프레임 신호(FRAME)를 체크함으로써, 제어기의 동작 상태를 판별하기 위한 판별부(10)와, 수직 동기 신호(Vsync)에 따라 상기 판별부(10)의 출력 신호(na1)를 출력부(30)로 전달하기 위한 전달부(20)와, 상기 전달부(20)의 출력 신호(na1)를 입력으로 하여 데이터 인에이블 신호(DE)에 따라 리셋 신호(Reset)를 발생하는 출력부(30)로 이루어진다.

본 발명에 따른 액정 디스플레이 제어기는 프레임마다 반전되는 프레임 신호(FRAME)를 체크하여 제어기의 동작 상태를 판별하는데, 상기 프레임 신호(FRAME)를 체크하기 위하여 1 프레임의 주기를 갖는 수직 동기 신호(Vsync)를 이용한다. 프레임 신호(FRAME)가 2 프레임 이상 동일한 극성을 가질 때는 액정 디스플레이 제어기가 오동작이 발생한 것으로 판단하여, 전달 수단(20)의 출력 신호(na1)가 로우 상태에서 하이 상태로 천이하게 되고, 출력부(30)에서는 리셋 신호(Reset)가 로우 상태로 천이되어 상기 제어기를 초기화시키게 된다.

상기 판별부(10)는 프레임 신호(FRAME)를 입력으로 받고, 수직 동기 신호(Vsync)를 클럭(Clock) 신호로 제공받는 제 1 D 플립 플롭(Flip Flop: 11)과, 프레임 신호(FRAME)와 상기 제 1 D 플립 플롭(11)의 반전 출력 신호(Qb)를 입력으로 하는 배타적 OR 게이트(XOR)로 이루어진다. 상기에서 제 1 D 플립 플롭(11)은 클럭 신호(Vsync)가 하이 상태에서 로우 상태로 천이할 때, 동작하는 네가티브 에지 트리거(Negative Edge Triggered) D 플립 플롭이다.

배타적 OR 게이트(XOR)는 프레임 신호(FRAME)와 제 1 D 플립 플롭(11)의 반전 출력 신호(Qb)를 비교하여 상기 두 입력 신호(FRAME, Qb)의 극성이 다른 경우에 하이 상태의 신호를 출력한다. 제 1 D 플립 플롭(11)에서는 수직 동기 신호(Vsync)가 하이 상태에서 로우 상태로 천이하는 하강 에지에서, 입력 신호인 프레임신호(FRAME)를 반전시켜서 출력 신호(Qb)를 배타적 OR 게이트(XOR)로 제공한다.

따라서, 상기 배타적 OR 게이트(XOR)는 현재의 프레임 신호(FRAME)와 이전의 프레임에서 인가된 신호의 반전 신호(Qb)를 비교한다. 만약, 현재 프레임에서의 프레임 신호(FRAME)과 이전 프레임에서의 프레임 신호(FRAME)가 극성이 다르면, 제 1 D 플립 플롭(11)에 의해서 배타적 OR 게이트(XOR)에는 같은 극성의 신호가 입력된다. 반대로, 현재 프레임의 프레임 신호와 이전 프레임의 프레임 신호(FRAME)가 극성이 동일하면, 다른 극성의 신호가 입력된다. 결국, 입력 신호인 프레임 신호(FRAME)가 2 프레임 이상 동일한 극성을 가지는 경우에는 배타적 OR 게이트(XOR)에서는 하이 상태의 출력 신호를 전달부(20)를 통하여 출력부(30)로 제공한다.

상기 전달부(20)는 판별부(10)의 배타적 OR 게이트(XOR)의 출력 신호를 입력으로 하고, 수직 동기 신호(Vsync)를 클럭 신호로 하여 비반전 출력 단자(Q)를 통하여 출력 신호(na1)를 발생하는 제 2 D 플립 플롭(21)으로 이루어진다. 상기 제 2 D 플립 플롭(21)은 클럭 신호(Vsync)가 하이 상태에서 로우 상태로 천이하는 하강 에지에서 입력 신호를 출력하는 네가티브 에지 트리거 D 플립 플롭이다.

상기 제 2 D 플립 플롭(21)은 판별부(10)에서 제공되는 입력 신호를 저장하고 있다고 수직 동기 신호(Vsync)가 하이 상태에서 로우 상태로 천이하는 하강 에지에서 상기 입력 신호를 출력부(30)로 전달한다.

전달부(20)가 필요한 이유는 다음과 같다. 수직 동기 신호(Vsync)가 인가되는 경우에는 프레임 신호(FRAME)의 상태에 상관없이 배타적 OR 게이트(XOR)에 인가되는 입력 신호가 서로 다른 값을 가지게 되어 상기 배타적 OR 게이트(XOR)의 출력 신호는 하이 상태의 신호가 출력된다. 상기와 같이 수직 동기 신호(Vsync)가 하이 상태에서 로우 상태로 천이하는 하강 에지에서 발생하는 하이 상태의 출력 신호는 수직 동기 신호(Vsync)가 천이하는 과정에서 발생하는 출력 신호이다. 따라서, 상기의 판별부(10)의 출력 신호는 수직 동기 신호(Vsync)가 다시 하강할 때 까지 출력부(30)로 전달되지 않고, 제 2 D 플립 플롭(21)에 저장되어야 한다.

프레임이 바뀌어서 상기 판별부(10)의 프레임 신호(FRAME)가 하이 상태에서 로우 상태로 천이하거나, 로우 상태에서 하이 상태로 천이하는 경우에는 그에 따라 배타적 OR 게이트(XOR)의 출력 신호도 천이하게 된다. 상기와 같이 프레임이 바뀐 상태에서 배타적 OR 게이트(XOR)에서 출력되는 신호가 프레임 신호(FRAME)에 따라 제어기의 동작 상태를 나타내는 신호가 되는 것이다.

따라서, 전달부(20)는 프레임이 바뀌어서 프레임 신호(FRAME)의 변화에 따라 나타나는 배타적 OR 게이트(XOR)의 출력 신호, 즉 제어기의 동작 상태를 나타내는 신호를 출력부(30)로 전달하기 위하여 수직 동기 신호(Vsync)를 클럭 신호로 하는 제 2 D 플립 플롭(21)을 포함한다.

상기 출력부(30)는 전달부(20)의 비반전 출력 신호(na1)를 입력으로 하고, 데이터 인에이블 신호(DE)를 클럭 신호로 하는 제 3 D 플립 플롭(31)과, 상기 전달부(20)의 비반전 출력 신호(na1)와 제 3 D 플릅 플롭(31)의 반전 출력 신호(na2)를 입력으로 하여 리셋 신호(Reset)를 발생하는 NAND 게이트(NA)로 이루어진다. 상기에서 제 3 D 플립 플롭(31)은 클럭 신호(DE)가 로우 상태에서 하이 상태로 천이하는 경우에 입력 신호(na1)를 출력하는 포지티브 에지 트리거(Positive Edge Triggered) D 플립 플롭으로 구성된다.

상기 NAND 게이트(NA)는 두 입력 신호(na1, na2)가 모두 하이 상태로 인가되는 경우에 로우 상태로 천이하는 리셋 신호(Reset)를 발생한다. 그리고, 상기 제 3 D 플립 플롭(31)은 데이터 인에이블 신호(DE)가 로우 상태에서 하이 상태로 천이하는 경우에 입력 신호(na1)를 반전시켜서 출력 신호(na2)를 발생한다. 따라서, 상기 NAND 게이트(NA)에서 로우 상태로 천이하는 출력 신호가 발생되는 경우는 전달부(20)에서 로우 상태의 신호(na1)가 출력부에 인가되고, 데이터 인에이블 신호(DE)가 하이 상태로 천이하는 상승 에지에서 제 3 D 플립 플롭(31)의 반전 출력 신호(Qb)가 하이 상태로 발생된 후에 상기 전달부(20)의 출력 신호(na1)가 하이 상태로 천이하는 경우이다.

결국, 프레임 신호(FRAME)가 2 프레임 이상 동일한 극성을 가지는 경우에 상기 전달부(20)에서 출력되는 신호가 로우 상태에서 하이 상태로 천이하게 되면 출력부(30)의 리셋 신호(Reset)는 하이 상태에서 로우 상태로 천이한다.

그리고 나서, 로우 상태에서 하이 상태로 천이하는 데이터 인에이블 신호(DE)가 제 3 D 플립 플롭(31)의 클럭 신호로 인가되면, NAND 게이트를 통한 출력 신호(Reset)는 하이 상태로 천이하여 제어기를 초기화시키게 된다.

도 2에는 프레임 신호(FRAME)와 수직 동기 신호(Vsync)에 따른 출력 신호의 파형을 도시하였다. 도 2를 참조하여, 본 발명의 리셋 신호 발생 회로의 동작을 살펴보면 다음과 같다.

LCD 제어기의 동작 상태는 프레임 신호(FRAME)를 이용하여 판단하는데, 프레임 신호(FRAME)가 각 프레임 마다 극성이 반전되는 경우에 상기 제어기는 리셋된 것으로 판단하고, 프레임 신호(FRAME)가 2 프레임 이상 극성이 동일한 경우에는 제어기가 리셋되지 않은 것으로 판단하여 상기 제어기를 리셋시키기 위한 리셋 신호(Reset)를 발생하게 된다.

초기에 프레임 신호(FRAME)가 로우 상태라고 가정하면, 배타적 OR 게이트(XOR)의 한 쪽 입력에는 로우 상태의 신호가 인가되고, 제 1 D 플립 플롭(11)은 로우 상태의 프레임 신호(FRAME)를 저장한다. 프레임 신호(FRAME)가 로우 상태일 때, 수직 동기 신호(Vsync)가 하이 상태에서 로우 상태로 천이(1)하면, 반전 출력 신호(Qb)는 하이 상태의 신호를 출력한다. 따라서, 배타적 OR 게이트(XOR)는 하이 상태의 출력 신호를 발생하지만, 하이 상태의 출력 신호는 수직 동기 신호(Vsync)가 다시 하강하기 전까지 제 2 D 플립 플롭(21)에 저장되어 출력부(30)로 전달되지 않는다.

수직 동기 신호(Vsync)가 두 번째로 하이 상태에서 로우 상태로 천이(2)하는 경우에도 프레임 신호(FRAME)가 로우 상태이면, 전달부(20)에서는 하이 상태의 출력 신호(na1)를 출력부로 전달한다. NAND 게이트(NA)는 제 2 D 플립 플롭(21)의 출력 신호(na1)와 제 3 D 플립 플롭(31)의 반전 출력 신호(na2)가 모두 하이 상태인 동안 로우 상태의 리셋 신호(Reset)를 발생한다.

이 때, 데이터 인에이블 신호(DE)가 하이 상태로 천이하면 제 3 D 플립 플롭(31)은 로우 상태의 반전 신호(na2)가 출력되어 리셋 신호(Reset)는 다시 하이상태로 천이하게 되는데, LCD 제어기에서는 상기 출력 신호(Reset)를 리셋 신호로 이용하여, 제어기를 초기화시킨다.

반면에, 프레임 신호(FRAME)가 매 프레임마다 극성이 반전되는 경우에는 전달부(20)에서 로우 상태의 신호를 출력부(30)로 전달하게 되어 리셋 신호(Reset)는 하이 상태를 유지하게 된다.

도 3에는 상기 도 1의 리셋 신호 발생 회로를 내부에 포함한 LCD 제어기의 블록도를 도시하였다. 도 3a 및 도 3b를 참조하면, 프레임마다 극성이 반전되는 프레임 신호(FRAME)를 발생하는 프레임 신호 발생 모듈(100)과, 리셋 신호(Reset)를 입력받는 리셋 신호 수신 모듈(300)을 포함하는 LCD 제어기는 프레임 신호(FRAME)와 수직 동기 신호(Vsync), 데이터 인에이블 신호(DE)를 제공받아 리셋 신호(Reset)를 발생하는 리셋 신호 발생 회로(200)를 더 포함한다.

상기 리셋 신호 발생부(200)에서 출력되는 리셋 신호(Reset)는 도 3a 처럼 제어기 외부의 PCB 배선을 통하여 내부의 리셋 신호 수신 모듈(300)로 입력될 수도 있고, 도 3b에 도시된 것처럼 제어기 내부를 통하여 직접 리셋 신호 수신 모듈(300)로 입력될 수도 있다.

이상에서 자세히 설명된 바와 같이 본 발명의 리셋 신호 발생 회로를 포함하는 액정 디스플레이 제어기에 따르면, LCD 제어기의 내부에 리셋 신호를 발생하는 회로를 포함함으로써, 외부에서 리셋 신호를 제공받는 경우보다 사용하는 부품 수 및 면적을 줄임으로써, 제작 비용을 절감할 수 있다.

또한, 외부 리셋 회로에서 리셋 신호를 제공받는 경우에는 외부 전원에 따라 나타날 수 있는 리셋 회로의 오동작을 방지함으로써, LCD의 안정적인 동작을 확보할 수 있다.

이하, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (7)

1. 제어기에서 오동작이 발생하는 경우에 자동으로 상기 제어기를 리셋시키기 위한 리셋 신호 발생 회로를 포함하는 제어기에 있어서,

   프레임마다 극성이 바뀌는 프레임 신호를 발생하는 프레임 발생 모듈과,

   리셋 신호를 수신하기 위한 리셋 신호 수신 모듈과,

   외부로부터 인가되는 수직 동기 신호를 이용하여 프레임 신호를 판별하여, 상기 프레임 신호가 2 프레임 이상 극성이 동일한 경우에 제어기에서 오동작이 발생한 것으로 판단하여 제어기를 초기화시키기 위한 리셋 신호를 발생하는 리셋 신호 발생 회로를 포함하는 것을 특징으로 하는 액정 디스플레이 제어기.
2. 제 1 항에 있어서, 상기 리셋 신호 발생 회로는

   외부로부터 인가되는 수직 동기 신호를 이용하여 프레임 신호를 판별함으로써 제어기의 동작 상태를 감지하기 위한 판별부와,

   상기 판별부의 출력 신호를 입력으로 하고, 수직 동기 신호를 클럭 신호로 하여 상기 판별부의 출력 신호를 전달하기 위한 전달부와,

   데이터 인에이블 신호를 클럭 신호로 하고, 상기 전달부의 출력 신호를 입력으로 하여 리셋 신호를 발생하기 위한 출력부를 포함하는 것을 특징으로 하는 액정 디스플레이 제어기.
3. 제 2 항에 있어서, 상기 판별부는

   프레임 신호를 입력으로 하고, 수직 동기 신호를 클럭 신호로 제공받는 D 플립 플롭과,

   프레임 신호와 상기 D 플립 플롭의 반전 출력 신호를 입력으로 하여 출력 신호를 전달부로 제공하는 배타적 OR 게이트로 이루어지는 것을 특징으로 하는 액정 디스플레이 제어기.
4. 제 2 항에 있어서, 상기 전달부는

   판별부의 출력 신호를 입력으로 하고, 수직 동기 신호를 클럭 신호로 제공받아 비반전 출력 신호를 출력부로 제공하는 D 플립 플롭으로 이루어지는 것을 특징으로 하는 액정 디스플레이 제어기.
5. 제 2 항에 있어서, 상기 출력부는

   전달부의 출력 신호를 입력으로 하고, 데이터 인에이블 신호를 클럭 신호로 제공받는 D 플립 플롭과,

   상기 전달부의 출력 신호와 상기 D 플립 플롭의 반전 출력 신호를 입력으로 하여 리셋 신호를 발생하기 위한 NAND 게이트로 이루어지는 것을 특징으로 하는 액정 디스플레이 제어기.
6. 제 1 항에 있어서, 상기 리셋 신호는

   액정 디스플레이 제어기의 외부를 경유하여 제어기 내부의 리셋 신호 수신 모듈로 인가되는 것을 특징으로 하는 액정 디스플레이 제어기.
7. 제 1 항에 있어서, 상기 리셋 신호는

   액정 디스플레이 제어기 내부를 통하여 직접 리셋 신호 수신 모듈로 인가되는 것을 특징으로 하는 액정 디스플레이 제어기.