KR100360612B1 - 범용 스위치 및 스위칭 방법 - Google Patents
범용 스위치 및 스위칭 방법 Download PDFInfo
- Publication number
- KR100360612B1 KR100360612B1 KR1020007002078A KR20007002078A KR100360612B1 KR 100360612 B1 KR100360612 B1 KR 100360612B1 KR 1020007002078 A KR1020007002078 A KR 1020007002078A KR 20007002078 A KR20007002078 A KR 20007002078A KR 100360612 B1 KR100360612 B1 KR 100360612B1
- Authority
- KR
- South Korea
- Prior art keywords
- word
- switch
- bit
- center switch
- bsw
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
- H04W88/18—Service support devices; Network management devices
- H04W88/181—Transcoding devices; Rate adaptation devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/06—Time-space-time switching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0407—Selecting arrangements for multiplex systems for time-division multiplexing using a stored programme control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13036—Serial/parallel conversion, parallel bit transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1305—Software aspects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13103—Memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13213—Counting, timing circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13292—Time division multiplexing, TDM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1332—Logic circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1334—Configuration within the switch
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
본 발명은 워드 중심 스위치 및 비트 중심 스위치가 접속되어, 타임 슬롯에 나타나는 데이터를 포함하는 공통 입력 신호가 상기 양 스위치에 제공되는 범용 스위치에 관한 것이다. 범용 스위치는 다수의 나가는 타임 슬롯중의 각각의 것에 대해서, 워드 중심 스위치를 통하는 제 1 접속 경로 및 비트 중심 스위치를 통하는 제 2 접속 경로중의 적어도 하나를 설정하는 수단, 각각의 나가는 타임 슬롯에 대해서, 접속 경로중의 설정된 하나로부터 데이터를 선택하는 수단을 더 포함한다. 바람직하게는, 각각의 나가는 타임 슬롯에 대해서, 상기 접속 경로중의 하나만이 설정되고, 선택 수단이 설정된 접속 경로로부터 데이터를 선택한다.
Description
전기 통신용 공중 송신망은 일반적으로 64 kbit/s의 비트 전송 속도로 동작하여, 이러한 비트 속도에 적합한 송신 링크 상에서 디지털 신호를 송신한다. 신호 데이터는 통상 타임 슬롯에 나타나고, 종래의 망에 있어서 각 타임 슬롯은 특정 채널로 지정된다.
그러나, 공중 송신망에 접속되는 많은 오퍼레이터 교환기(operator exchangers)는 64 kbit/s 보다 매우 낮은 비트 전송 속도를 필요로 한다. 이러한 낮은 비트 전송 속도, 소위 하위 속도(subrates)의 예는 8 또는 16 kbit/s이다. 도 1을 참조하면, 예를 들어, 디지털 이동 전화 통신에 있어서, 음성 정보는 통상적으로 음성 부호기에 의해서 이동국(MOBILE) 및 기지국(BS) 사이의 무선 링크를 통해 낮은 비트 전송률이 얻어지는 방식으로 부호화된다. GSM 시스템에 있어서, 예를 들어, 이동국(MOBILE) 및 기지국(BS) 사이의 트래픽(traffic)은 통상적으로 16 kbit/s 보다 작은 비교적 낮은 비트 전송 속도로 송신된다(GSM 전체 속도(fullrate)는 13.0 kbit/s, GSM 절반 속도(halfrate)는 5.6 kbit/s). 일반적으로, 몇몇 기지국(BS)은 기지국(BS) 및 대응하는 이동국(MOBILE) 사이의 트래픽을 처리하는 기지국 제어기(BSC)에 접속되어 있다. 기지국 제어기(BSC) 및 이동 서비스 교환 센터(MSC) 사이의 트래픽은 종종 64 kbit/s의 더 높은 전송 속도로 동작하는 통상의 공중 송신망을 이용한다. 기지국 제어기(BSC)가 직접 16 kbit/s 보다 낮은 비트 속도의 GSM 트래픽을 64 kbit/s 송신망으로 스위칭하는 경우에, 많은 대역폭 용량이 낭비된다. 이어서, 각 채널은 지정된 타임 슬롯의 비트 위치중 4분의 1 또는 8분의 1만을 점유한다. 그러나, 이러한 트래픽을 워드 레벨 대신에 비트 레벨상에서 스위칭하는 회로에 의해, 몇몇 하위 속도 채널을 공중 송신망을 통해 일련으로 전송되는 새롭고 완전하게 팩된(packed) 타임 슬롯으로 팩킹함(packing)으로써, 통상의 공중 송신망에 의해 제공된 대역폭 용량을 충분히 이용할 수 있다.
종래의 기술에 따라, 비트 레벨 회로 스위칭은 통상적으로 하부 속도 스위치라고 불리는 외부 비트 중심 스위치를 비트 중심 스위치로부터 워드 중심 스위치로 역으로 접속하는 통상의 워드 중심 스위치와 직렬로 접속시킴으로써 제공된다. 도 2는 워드 중심 스위치(WSW) 및 비트 중심 스위치(BSW)의 종래 배치를 예시하는 개략도이다. 워드 중심 스위치(WSW) 및 비트 중심 스위치(BSW)는 데이터를 수신하는 입력 단자 및 데이터를 출력하는 출력 단자를 갖는다. 워드 중심 스위치(WSW)는 전체 워드만이 처리될 수 있다는 것을 특징으로 한다.
워드 중심 스위치(WSW)가 제 1 입력 단자(IN1)에서 하위 속도 트래픽을 수신한다고 가정한다. 하위 속도 트래픽은 타임 슬롯에 나타나며, 그 타임 슬롯에서는 비트 위치중의 일부분만이 점유된다. 하위 속도 트래픽은 워드 중심 스위치(WSW)를 통해 워드 레벨로 스위칭되어, 제 1 출력 단자(OUT1)로 출력된다. 워드 중심 스위치(WSW)의 제 1 출력 단자(OUT1)는 비트 중심 스위치(BSW)의 입력 단자(IN)에 접속된다. 비트 중심 스위치(BSW)에 있어서, 비트 레벨 스위칭이 실행되어서, 다수의 하위 속도 트래픽 채널이 팩되는 새로운 워드를 형성한다. 통상의 과정은 완전하게 팩되는 워드를 형성한다. 이러한 새로운 워드는 비트 중심 스위치(BSW)로부터 출력 단자(OUT)로 출력된다. 비트 중심 스위치(BSW)의 출력 단자(OUT)는 워드 중심 스위치(WSW)의 제 2 입력 단자(IN2)에 접속되어 있어, 수신된 워드는 워드 중심 스위치(SWS)를 통해 워드 레벨로 스위칭되어, 단자 회로등을 통해 제 2 출력 단자(OUT2)로부터 공중 송신망으로 출력된다.
상기 종래 기술의 배치는 공중 송신망의 대역폭 용량 이용을 개선시킬 수 있게 하지만, 여전히 다수의 결점을 갖는다. 우선, 첫번째는 두 개의 상이한 스위치가 하위 속도 접속을 설정하기 위해 동작되어야 하고, 두번째는, 하위 속도 트래픽은 먼저 통상적인 워드 중심 스위치를 통해 스위칭되어, 비트 중심 스위치를 통해 워드 중심 스위치로 되돌아가고, 다시 한번 워드 중심 스위치를 통해 스위칭된다는 것이다. 이것은 자연스럽게 트래픽의 실질적인 지연을 초래한다. 또한, 비트 중심 스위치에 접속되는 통상적인 스위치의 입/출력 단자는 표준 속도의 트래픽용으로 사용될 수 없다.
미국 특허 제 5,453,985호는, PCM 워드를 워드 레벨 및 비트 레벨 모두로 스위칭하는 PCM 전송 시스템을 위한 범용 디지털 스위치를 개시한다. 이 범용 스위치는 워드 중심 스위치 및 비트 중심 스위치를 포함하며, 비트 중심 스위치는 비트 중심 스위치로부터 워드 중심 스위치로 역으로 접속하는 워드 중심 스위치와 직렬 접속된다.
미국 특허 제 4,718,058호는, 서로 직렬 접속된 다수의 스위칭 단을 갖는 복잡한 다중-단 스위칭망을 개시한다. 다중-단 스위치망에 있어서 입/출력단은 비트 레벨로 스위치하도록 배치된다.
본 발명은, 일반적으로 범용 스위치 및 스위칭 방법에 관한 것으로, 보다 상세하게는 워드 중심 스위치(word oriented switch) 및 비트 중심 스위치(bit oriented switch)를 포함하는 범용 스위치에 관한 것이다.
도 1은 공중 송신망을 통해 이동 서비스 교환 센터에 접속되는 기지국 제어기와 통신하는 이동 유닛의 개략도,
도 2는 종래 기술에 따르는 비트 중심 스위치에 접속되는 워드 중심 스위치의 개략도,
도 3은 본 발명에 따르는 범용 스위치의 전체 구조의 예를 예시하는 개략도,
도 4는 상이한 들어오는 타임 슬롯의 다수의 하위 속도 채널이 비트 중심 스위치의 나가는 타임 슬롯의 새로운 워드로 어떻게 팩되는지의 예를 도시하는 개략도,
도 5는 본 발명의 제 1 실시예에 따르는 범용 스위치의 실시예의 개략도,
도 6은 본 발명의 제 2 실시예에 따르는 범용 스위치의 실시예의 개략도,
도 7은 본 발명에 따르는 스위칭 방법의 흐름도,
도 8은 본 발명에 따르는 모듈 범용 스위치의 스위치 구조의 실시예의 개략도,
도 9는 본 발명에 따르는 모듈 스위치 구조의 실시예의 보다 상세한 개략도,
도 10은 트래픽이 도 9의 스위치 구조를 통해 비트 레벨로 스위치되는지의 예를 예시하는 개략도.
본 발명은 종래 기술의 장치의 이들 및 다른 결점을 극복한다.
본 발명의 전반적인 목적은 워드 중심 스위칭 뿐만 아니라 비트 중심 하위 속도 스위칭을 지원하는 범용 스위치를 제공하는 것이다. 또한, 범용 스위치를 통한 하위 속도 접속의 설정이 단순한 경우에, 하위 속도 트래픽에 대한 트래픽 지연은 최소로 감소된다는 것이 장점이다.
본 발명의 또 다른 목적은 표준 속도 및 하위 속도 스위칭을 지원하고, 스위칭 용량에 관해서 기준화가 가능한(scaleable) 범용 스위치를 제공하는 것이다. 특히, 모듈 장치가 비용 및 융통성에 있어서 장점을 갖기 때문에, 모듈 형태의 이러한 범용 스위치를 제공하는 것이 바람직하다. 또한, 32K 또는 그 이상과 같은 비교적 높은 하위 속도 스위칭 용량을 이러한 모듈 스위치와 실현하는 것이 용이해야 한다.
본 발명의 또 다른 목적은 표준 속도 및 하위 속도의 스위칭을 지원하는 범용 스위치의 스위칭 방법 및 하위 속도 접속의 설정이 단순하고 하위 속도 트래픽에 대한 지연이 최소화되는 스위칭 방법을 제공하는 것이다.
이들 목적은 수반된 청구범위에 의해 정의되는 바와 같이 본 발명에 의해 충족된다.
일반적인 본 발명의 개념에 따라, 워드 중심 스위치 및 비트 중심 스위치가 접속되어, 공통 입력 신호가 상기 스위치 양측에 제공되는 범용 스위치를 제공하는 것이다. 공통 입력 신호는 타임 슬롯에 나타나는 데이터를 포함한다. 범용 스위치는 트래픽용으로 사용된 다수의 나가는(outgoing) 타임 슬롯중의 각각의 하나에 대해, 워드 중심 스위치를 통하는 제 1 접속 경로 및 비트 중심 스위치를 통하는 제 2 접속 경로중의 적어도 하나를 설정하는 수단 및 각각의 나가는 타임 슬롯에 대해 접속 경로중의 설정된 하나의 경로로부터 데이터를 선택하는 수단을 더 포함한다.
본 발명의 바람직한 실시예에서, 각각의 나가는 타임 슬롯에 대해, 설정 수단은 제 1 접속 경로 및 제 2 접속 경로중의 하나만을 설정하고, 선택 수단은 설정된 접속 경로로부터 데이터를 선택한다.
이와 같은 방식으로, 이중 모드 범용 스위치가 제공되는데, 워드 중심 스위칭은 제 1 동작 모드에서 실행되고, 비트 중심 스위칭은 제 2 동작 모드에서 실행된다.
본 발명에 따르는 해결 방법의 주요 장점은 종래 기술의 장치와 비교하여 하위 속도 트래픽에 대한 트래픽 지연이 감소된다는 것이다.
따라서, 범용 스위치를 통해 하위 속도 접속을 설정하기 위해, 워드 중심 스위치를 통하지 않고 비트 중심 스위치만을 통해 접속 경로를 설정하면 충분하다. 이러한 방식으로, 하위 속도 접속에 대한 설정이 또한 단순화된다.
본 발명에 의해 제공되는 다른 장점은 본 발명의 실시예의 아래의 설명에 의해 이해될 것이다.
본 발명의 특징으로 생각되는 새로운 양상은 첨부된 청구범위에 설명되어 있다. 그러나, 본 발명 자체 뿐 아니라 본 발명의 다른 특징 및 장점은 첨부한 도면과 관련하여 해석할 경우, 아래의 특정 실시예의 상세한 설명을 참조하여 최상으로 이해될 수 있을 것이다.
개시물 전반적으로, 용어 "스위치"는 통신 스위치로서 이해해야 한다.
도 3은 본 발명에 따르는 범용 스위치의 전체 구조의 예를 예시하는 개략도이다. 범용 스위치는, 워드 중심 스위치(WSW), 비트 중심 스위치(BSW), 제어 가능한 선택기(SEL) 및 관련 제어 시스템(CS)을 포함한다. 일반적으로 범용 스위치로 들어오는 데이터(DATA IN)는 종래의 방법의 프레임에 배치되는 타임 슬롯에 나타난다. 들어오는 데이터(DATA IN)는 통상 표준 속도 트래픽 및 하위 속도 트래픽 형태이다. 하위 속도 트래픽에 대해, 타임 슬롯의 비트 위치의 일부분만이 점유되도록 각각의 타임 슬롯은 특정 하위 속도 채널에 대해 통상적으로 저장된다.범용 스위치는 들어오는 데이터(DATA IN)중의 적어도 일부분이 워드 중심 스위치(WSW) 및 비트 중심 스위치(BSW) 모두에 공통 입력 신호로 제공되도록 구성되어 있다. 소정의 수의 나가는 타임 슬롯중의 각각의 하나에 대해, 워드 중심 스위치(WSW)를 통하는 제 1 위치 접속 경로(CP1) 및 비트 중심 스위치(BSW)를 통하는 제 2 위치 접속 경로가 정의된다.
소정의 나가는 타임 슬롯중의 각각의 하나에 대해, 일반적으로 제어 시스템(CS)은 제 1 접속 경로(CP1) 및 제 2 접속 경로(CP2)중의 적어도 하나를 설정하고, 바람직하게는, 제어 시스템(CS)에 의해 제어되는 선택기(SEL)는 나가는 데이터(DATA OUT)로서 접속 경로중의 설정된 하나로부터 데이터를 선택한다.
물론, 타임 슬롯이 트래픽에 대해 사용되지 않는 경우에, 접속 경로를 설정할 필요가 없다.
바람직하게는, 나가는 타임 슬롯 각각에 대해 접속 경로(CP1 및 CP2)중의 하나만이 설정되고, 이어서 나가는 데이터(DATA OUT)는 설정된 접속 경로로부터 선택된다. 스위치(WSW 및 BSW)에 제공되는 타임 슬롯의 데이터가 하위 속도 트래픽 형태일 때, 제어 시스템(CS)은 하위 속도 채널이 비트 레벨로 스위치되어 새로운 타임 슬롯으로 팩되는 비트 중심 스위치(BSW)를 통해 제 2 접속 경로(CP2)를 설정하고, 선택기(SEL)는 비트 중심 스위치(BSW)로부터 데이터를 선택하기 위해 제어된다. 스위치(WSW 및 BSW)에 제공되는 타임 슬롯의 데이터가 표준 속도의 트래픽 형태일 때, 제어 시스템(CS)은 표준 속도 트래픽 채널이 워드 레벨로 스위칭되는 워드 중심 스위치(WSW)를 통해 제 1 접속 경로(CP1)를 설정하고, 선택기(SEL)는 워드 중심 스위치(WSW)로부터 데이터를 선택하기 위해 제어된다. 워드 중심 스위칭용 하드웨어가 통상적으로 대응하는 비트 중심 스위칭용 하드웨어와 비교하여 실질적으로 보다 작은 전력을 소비하므로, 가능하면 언제나 워드 중심 스위치(WSW)를 통해 데이터를 스위칭하는 것이 유리하다.
이러한 방식으로, 이중 모드 범용 스위치를 제공한다. 표준 속도 트래픽용 워드 중심 스위칭은 제 1 접속 경로(CP1)가 설정되어 선택기(SEL)가 워드 중심 스위치(WSW)로부터 데이터를 선택하는 제 1 동작 모드에서 실행된다. 하위 속도 트래픽용 비트 중심 스위칭은 제 2 접속 경로가 설정되어 선택기(SEL)가 비트 중심 스위치(BSW)로부터 데이터를 선택하는 제 2 동작 모드에서 실행된다.
따라서, 비트 중심 스위치(BSW)를 통해 접속 경로가 설정되고 그로부터 데이터를 선택함으로써 범용 스위치에서 하위 속도 접속을 설정하기에 충분하다.
그러나, 각각의 타임 슬롯에 대해, 제 1 접속 경로(CP1)뿐만 아니라 제 2 접속 경로(CP2)를 설정하고, 설정된 접속 경로중의 소정의 하나로부터 데이터를 선택하는 것이 물론 가능하다.
어떤 의미에서, 워드 중심 스위치(WSW) 및 비트 중심 스위치(BSW)는 서로 병렬이다고 말할 수 있다.
통상적으로, 워드 중심 스위치(WSW)는 워드 형태의 데이터를 포함하는 공통 입력 신호를 수신하는 입력단자, 공통 입력 신호의 워드를 워드 레벨로 선택적으로 스위칭하는 수단 및 워드를 출력하는 스위칭 수단에 접속되는 출력 단자를 갖는다. 공통 입력 신호는 또한 비트 중심 스위치(BSW)의 입력 단자로 분배된다. 바람직하게는 비트 중심 스위치는 새로운 워드를 형성하기 위해 공통 입력 신호의 워드의 비트를 선택적으로 스위칭하는 수단 및 새로운 워드를 출력하는 제 2 스위칭 수단에 접속되는 출력 단자를 포함한다. 선택기(SEL)는 각각의 나가는 타임 슬롯에 대해, 워드 중심 스위치를 통해 스위치되는 워드 또는 비트 중심 스위치로부터의 새로운 워드를 선택하고 선택된 워드를 출력하는 워드 중심 스위치(WSW)의 출력 단자및 비트 중심 스위치(BSW)의 출력 단자에 접속된다.
도 4는 상이한 들어오는 타임 슬롯의 다수의 하위 속도 채널이 비트 중심 스위치(BSW)의 나가는 타임 슬롯의 새로운 워드로 어떻게 팩되는지의 예를 도시하는 개략도이다. 통신 망의 구성 요소로부터의 5개의 들어오는 타임 슬롯(TS1IN 내지 TS5IN)이 비트 중심 스위치(BSW)에 도달한다. 이러한 특정 예에서, 들어오는 타임 슬롯(TS1IN 내지 TS5IN)중의 각각의 하나는 하나의 하위 속도 채널에 저장된다. 타임 슬롯(TS2IN, TS3IN, TS4IN)의 하위 속도 채널중의 각각의 하나는 대응하는 타임 슬롯의 비트 위치중의 두개만을 점유하고, 타임 슬롯(TS1IN 및 TS5IN)의 각각의 하위 속도 채널은 비트 위치중의 하나의 비트만을 점유한다. 비트 중심 스위치(BSW)에서, 들어오는 타임 슬롯(TS1IN 내지 TS5IN)의 하위 속도 채널은 결합되어, 나가는 타임 슬롯(TS1OUT)에 새로운 워드(이러한 예에서는 00111101)를 형성한다. 나가는 타임 슬롯(TS1OUT)은 나가는 타임 슬롯의 비트 위치를 최대로 이용하기 위해 완전하게 팩된다.
하위 속도 채널의 패킹이 전술되어 있지만, 본 발명이 또한 하위 속도 채널의 패킹 해제(unpacking)에 이용 가능하다는 것을 이해해야 한다. 하위 속도 채널을 패킹 해제하는 원리는 도 1을 다시 한번 참조함으로써 이해될 수 있다. 이제, 이동 서비스 교환 센터(MSC)로부터 기지국 제어기(BSC)로 및 기지국 제어기(BSC)로부터 기지국(BS)을 통해 다수의 이동 유닛(MOBILE)으로의 트래픽을 고려한다. 타임 슬롯이 다수의 하위 속도 채널을 포함하고, 하위 속도 채널이 상이한 이동 유닛 (MOBILE)에 제한되는 것으로 가정하면, 하위 속도 채널은 대응하는 기지국(BS) 및 이동국(MOBILE)으로 전송되기 이전에, 기지국 제어기(BSC)에서 팩 해제되어야 한다. 따라서, 기지국 제어기(BSC)로 들어오는 데이터는 타임 슬롯의 하위 속도 채널을 여러 상이한 타임 슬롯으로 스위치하기 위해 비트 중심 스위치에서 비트 레벨로 처리되어야 한다. 그러나, 아래에서, 비트 중심 스위칭의 설명은 하위 속도로부터 표준 속도로의 방향과 관련된다.
일반적으로, 비트 중심 스위치(BSW)는 나가는 타임 슬롯에서 출력되는 새로운 워드를 형성하기 위해 수신된 워드의 선택된 비트의 워드 및/또는 비트 위치의 제어된 변화를 실행한다는 것을 또한 이해해야 한다. 결과적으로, 동일한 워드내에서 하나 이상의 선택된 비트의 비트 위치를 변화시키거나 워드에서 선택된 비트의 워드 및 비트 위치를 변화시키는 것이 가능하다. 타임 슬롯의 워드중의 적어도 하나의 비트를 점유하는 트래픽 채널은 새로운 워드의 필요한 공간에 동적으로 할당될 수 있어서, 워드의 하나의 비트 위치로부터 8개 이상의 비트 위치까지의 어디든 점유하는 트래픽 채널을 정의하는 것이 가능하다.
본 발명의 보다 양호한 이해를 위해, 본 발명에 따르는 범용 스위치의 실시예가 더욱 상세히 설명된다.
도 5는 본 발명의 제 1 실시예에 따르는 범용 스위치의 개략도이다. 범용 스위치는 워드 중심 스위치(WSW), 비트 중심 스위치(BSW) 및 제어 가능한 선택기(SEL)를 포함한다. 물론, 당업자가 이해하는 바와 같이, 전체 범용 스위치는 또한 제어 시스템(도시 생략)과 클럭 및 동기 신호 발생 시스템(도시 생략)과 같은 보조 장치를 포함한다.
이러한 특정 예에서, 워드 중심 스위치(WSW)는 타임-스페이스 스위치(time-space switch)이다. 그러나, 다른 유형의 스위치를 사용하는 것이 가능하기 때문에, 이러한 예가 본 발명의 범위를 제한하려 하는 것이 아님을 이해해야 한다.
도 5의 워드 중심 스위치(WSW)는 기본적으로 사용자(user) 정보 형태의 데이터가 저장되는 음성 기억장치(SS)의 행렬을 포함한다. 워드 중심 스위치(WSW)는 음성 기억장치(SS)와 연결되는 멀티플렉서(8/1 MUX) 및 제어 기억장치(CS)를 더 포함한다. 워드 중심 스위치(WSW)는 다수의 입력 라인에 접속되는 다수의 입력 단자(IN) 및 다수의 출력 라인에 접속되는 다수의 출력 단자(OUT)를 갖는다. 데이터 신호의 사용자 정보가 입력 단자(IN) 및 음성 기억장치(SS)에 제공된다. 음성 기억장치 행렬의 소정의 행(row)의 각각의 음성 기억장치(SS)는 동일한 입력 단자에 접속되어서, 상기 행에서의 모든 음성 기억장치(SS)는 동일한 세트의 데이터를 수신한다.
또한, 음성 기억장치(SS)의 각각의 열(column)은 열의 음성 기억장치(SS)중의 각각의 하나로부터의 데이터의 판독을 제어하는 각각의 제어 기억장치(CS)와 연결된다. 음성 기억장치(SS)로부터의 데이터의 판독은 워드 중심 타임-스페이스 스위치(WSW)에 타임-스위칭 기능을 제공한다.
음성 기억장치(SS)의 각각의 열은 또한 각각의 제어 가능한 멀티플렉서(8/1 MUX)와 연결되어서, 열의 각각의 음성 기억장치(SS)는 멀티플렉서(8/1 MUX)에 접속된다. 도 5에서, 도면의 판독을 단순화하고 용이하게 하기 위해, 단일 라인이 열의 모든 음성 기억장치(SS)를 공통 멀티플렉서(8/1 MUX)와 상호 접속하도록 도시되어 있다. 그러나, 열의 각각의 음성 기억장치(SS)로부터 멀티플렉서(MUX)로 다른 접속이 있다는 것을 이해해야 한다. 멀티플렉서(8/1 MUX)는 대응하는 제어 기억장치(CS)에 접속되어 그 제어 기억장치(CS)에 의해 제어되고, 멀티플렉스(8/1 MUX)는 데이터가 제어 기억장치(CS)에 저장된 제어 정보에 응답하여 판독되어야 하는지를 열의 어떤 음성 기억장치(SS)로부터 결정한다. 출력 단자(OUT)는 멀티플렉서(MUX) 및 외부 출력 라인 사이의 인터페이스로서 작용한다. 제어 가능한 멀티플렉서(8/1 MUX)는 워드 중심 타임-스페이스 스위치(WSW)에 스페이스-스위칭 기능을 제공한다.
예로서, 워드 중심 타임-스페이스 스위치(WSW)는 음성 기억장치(SS)의 8×8 행렬의 8개 입력 라인 및 8개 출력 라인을 갖고, 각각의 입력 라인은 8192개 타임 슬롯을 처리하며, 각각의 음성 기억장치(SS)는 8192개 위치를 갖는다고 가정하면, 그 결과는 통상의 64K 타임-스페이스 스위치 유닛이 될 것이다.
개시물 전반적으로, 1K 스위치가 언급될 때, 이것은 실질적으로 1024개의 다중 위치(MUP)의 스위치 유닛을 의미한다. 동일한 방식으로, 64K 스위치는 65536개의 다중 위치의 스위치 유닛을 의미한다.
도 5의 예에서, 비트 중심 스위치(BSW)는 또한 타임-스페이스 스위치이다. 비트 중심 스위치(BSW)는 전체 하드웨어 구성에 대해, 워드 중심 스위치(WSW)와 유사하다. 비트 중심 스위치(BSW)는 음성 기억장치(SS)의 행렬, 연결된 멀티플렉스(8/1 MUX) 및 제어 기억장치(CS)를 포함한다. 비트 중심 스위치(BSW)에는 입력 단자(IN) 및 출력 단자(OUT)가 또한 설치된다. 비트 중심 스위치(BSW)는 또한 입력 단자(IN)에 의해 수신되는 타임 슬롯의 워드를 비트 레벨로 분리하는 비트 중심 스위치(BSW)의 입력 단자(IN)에 접속되는 워드 대 비트 분리기(word-to-bits disassembler)를 포함하여서, 각각의 워드는 다수의 다른 비트(BIT0 내지 BIT7)로 분리된다. 각각의 분리된 워드에 있어서, 음성 기억장치 행렬의 각각의 행은 워드의 비트중의 소정의 하나를 수신하여, 비트는 행의 모든 음성 기억장치에 저장된다.
비트 중심 스위치(BSW)내의 음성 기억장치(SS)는 바람직하게는 단일 비트가 기억 위치에 저장되더라도, 워드 중심 스위치(WSW)의 음성 기억장치와 동일하다. 이러한 방식으로, 워드 중심 스위치(WSW) 및 비트 중심 스위치(BSW)에 대해 유사하거나 동일한 하드웨어 및 유지 루틴 뿐만 아니라 동일한 하드웨어를 사용하는 것이 가능하다. 그러나, 대안으로서, 비트 중심 스위치(BSW)의 음성 기억장치(SS)는 기억위치의 전체 워드 대신에 비트를 저장하도록 준비될 수 있다.
상기 언급한 바와 같이, 워드 중심 스위치(WSW) 및 비트 중심 스위치(BSW)에 대해 동일한 하드웨어를 사용하는 것이 바람직하다. 그러나, 워드 중심 및 비트 중심 스위칭에 대해 동일한 하드웨어를 사용함에 있어서, 각각의 워드가 8비트를 포함한다고 가정하면, 워드 중심 스위치는 비트 중심 스위치에 대해 시간당 단일 비트에 비교하여 동시에 8비트를 스위치하기 때문에 스위칭에 있어서 8배 더 효과적이다는 것이 명확하다. 워드 중심 스위치(WSW)에서, 각각의 제어 기억 위치는 동시에 8비트를 선택한다. 비트 중심 스위치(BSW)의 경우에서, 각각의 제어 기억위치는 단일 비트만을 선택한다. 그 결과로서, 워드 중심 스위치(WSW)의 스위칭 용량은 비트 중심 스위치(BSW) 용량의 8배이다. 워드 중심 스위치(WSW)가 64K의 용량을 갖고, 각각의 워드가 8비트를 포함할 수 있다고 가정하면, 비트 중심 스위치(BSW)는 8K의 용량을 가진다.
비트 중심 스위치(BSW)에서, 연결된 제어 기억장치(CS)에 의해 제어되는 멀티플렉서(8/1 MUXs)는 음성 기억장치(SS)로부터 선택된 비트를 출력하도록 동작한다. 비트 중심 스위치(BSW)의 멀티플렉서(8/1 MUX)의 선택된 출력 비트는 비트 대 워드 변환기(B/W CONV)에서 출력 단자(OUT)로 출력되는 새로운 워드로 결합된다.
동작에 있어서, 데이터 신호가 워드 중심 스위치(WSW)의 입력 단자에 제공된다. 워드 중심 스위치(WSW)의 소정의 입력 단자로의 데이터 신호는 또한 비트 중심 스위치(BSW)의 입력 단자로 분배되어서, 비트 중심 스위치(BSW)의 입력 단자에는 워드 중심 스위치(WSW)의 이러한 소정의 입력 단자와 같이 동일한 들어오는 타임 슬롯이 연속적으로 공급된다.
본 발명의 바람직한 실시예에 따라, 제어 시스템(도 5에 도시되지 않음)은 타임 슬롯의 트래픽의 유형(표준 속도/하위 속도)에 따라 워드 중심 스위치(WSW) 또는 비트 중심 스위치(BSW)를 통해 접속 경로를 설정한다. 선택기(SEL)는 설정된 접속 경로로부터 데이터를 선택하고, 선택기(SEL)의 출력 단자에서 나가는 데이터로서 선택된 데이터를 전송하도록 제어된다.
그러나, 워드 중심 스위치(WSW)의 나머지 입력 단자로의 다른 데이터 신호의 데이터가 워드 중심 스위치(WSW)의 표준으로서 워드 레벨로 스위치된다는 것은 명확하다.
일반적으로, 제어 시스템은 상기 스위치에 적절한 제어 기억장치를 세팅함으로써 접속 경로를 설정하여, 스위치에 저장된 데이터의 판독을 제어하고, 스위치의 소정의 입력 다중 위치 및 소정의 출력 다중 위치 사이에 회로를 생성시킨다. 일반적으로, 제어 기억장치의 설정은 제어 기억장치(CS)에 제어 정보를 기록하는 것을 포함한다. 이러한 제어 정보는 스위치의 음성 기억장치(SS)로부터의 데이터 판독을 제어한다.
바람직하게는, 제어 가능한 선택기(SEL)는 연결된 제어 기억장치(CS)에 의해 제어되는 2/1 멀티플렉서(MUX)를 포함한다. 멀티플렉서(2/1 MUX)는 워드 중심 스위치(WSW)의 소정의 출력 단자 및 비트 중심 스위치(BSW)의 출력 단자에 접속된다. 선택기의 2/1 MUX와 연결된 제어 기억장치(CS)는 2/1 MUX의 선택 동작을 제어하는 특정 제어 정보를 유지한다.
비트 중심 스위치(BSW)를 통하는 접속 경로가 설정되어, 선택기(SEL)의 2/1 MUX가 비트 중심 스위치(BSW)의 출력 단자로부터 데이터를 전송하도록 설정되는 경우에, 하위 속도 스위칭은 범용 스위치에 의해 지원된다. 반면에, 워드 중심 스위치(WSW)를 통하는 접속 경로가 설정되어, 2/1 MUX가 워드 중심 스위치(WSW)의 소정의 출력 단자로부터 데이터를 전송하도록 설정되는 경우에, 표준 워드 중심 스위칭이 범용 스위치에 의해 지원된다. 이러한 방식으로, 하위 속도 스위칭 뿐만아니라 표준 스위칭이 범용 스위치에 의해 지원된다.
도 6은 본 발명의 제 2 실시예에 따르는 범용 스위치의 실시예의 개략도이다. 도 6의 범용 스위치는 도 5의 범용 스위치와 유사하다. 그러나, 도 6에서 알 수 있는 바와 같이, 2/1 멀티플렉서의 형태의 선택기는 워드 중심 스위치(WSW)로 통합된다. 멀티플렉서(2/1 MUX)는 워드 중심 스위치(WSW)의 멀티플렉서(8/1 MUXs)중의 소정의 하나의 출력단 및 비트 중심 스위치(BSW)의 출력 단자에 접속된다. 멀티플렉서(2/1 MUX)는 바람직하게는, 소정의 8/1 멀티플렉서(MUX)와 접속된 제어 기억장치(CS)에 저장된 추가의 제어 정보에 의해 제어된다. 또한, 워드 중심 스위치(WSW) 및 비트 중심 스위치(BSW)에 공통인 데이터 신호는 워드 중심 스위치(WSW) 내부의 접속점으로부터 비트 중심 스위치(BSW)로 분배된다.
도 7은 본 발명에 따르는 스위칭 방법의 흐름도이다. 도 7의 흐름도는 워드 중심 스위치 및 비트 중심 스위치를 포함하는 범용 스위치의 타임 슬롯에 나타나는 데이터를 스위칭하는 방법에 관한 것이다. 방법은 타임 슬롯에 기초하여 실행된다. 단계 101에서는, 타임 슬롯에 나타나는 데이터를 포함하는 공통 입력 신호가 워드 중심 스위치 및 비트 중심 스위치에 제공한다. 단계 102에서, 워드 중심 스위치를 통하는 제 1 접속 경로 및 비트 중심 스위치를 통하는 제 2 접속 경로중의 적어도 하나가 나가는 타임 슬롯에 대해 설정된다. 다음으로, 단계 103에서, 데이터가 접속 경로중의 설정된 하나로부터 나가는 타임 슬롯에 대해 선택된다. 바람직하게는, 접속 경로중의 하나만 설정되어서 데이터는 설정된 접속 경로로부터 선택된다.
본 발명의 바람직한 실시예에서, 워드 중심 스위치 및 비트 중심 스위치는 타임-스페이스 스위치이다. 타임-스페이스(TS) 스위치는 본래 정밀하게 블록킹 해제(non-blocking)되어 있는데, 이것은 물론 유리한 점이다. 출력단의 소정의 다중 위치로부터 입력단의 소정의 다중 위치까지는 하나의 경로만 있고, 이러한 경로는 다중 위치 사이의 접속용으로 항상 사용 가능하기 때문에, 타임-스페이스 스위치의 또 다른 장점은 단순한 경로 선택에 있다.
그러나, 타임 스페이스 스위치의 음성 기억장치, 제어 기억장치 및 멀티플렉서들 사이의 내부 접속의 매우 큰 량 및 복잡성으로 인해, 일반적으로 타임-스페이스 스위치는 불가분적(indivisible)이고 비모듈적(nonmodular)인 것으로 고려된다. 최신 기술의 TS-스위치가 기술을 최대로 사용하여, 가능한한 많은 구성 요소 및 케이블 접속을 동일한 랙(rack)에 압착(squeezing)하는 216K까지 도달한다하더라도, 통상의 큰 워드 중심 TS-스위치는 128K의 용량을 갖는다. 최신 기술의 비트 중심 TS 스위치는 16 내지 26K의 최대 용량을 갖는다. 많은 전기 통신 어플리케이션에서, 통상의 TS-스위치 구조로는 불충분한, 더 높은 워드 및 비트 스위칭 용량이 필요하다.
본 발명에 따라, 도 5 및 도 6에 예시한 스위치와 같은 이중 모드 스위치 모듈에 기초하는 모듈 범용 타임-스페이스 스위치가 제공된다.
전체 범용 스위치 모듈을 제조하는 일반적인 개념은 TS-스위치 코어의 스페이스 스위치 기능의 일부분이 분리되어 스위치 어댑터 보드의 그룹에 배치되고, TS-스위치 코어 자체는 스위치 어댑터 보드와 연결되는 스위치 유닛 또는 더 작고 독립적인 타임-스페이스 스위치의 모듈로 분리되는 것에 있다. 스위치 어댑터 보드의 각각의 그룹은 모듈로의 데이터 입력을 위한 소정의 행의 스위치 모듈 및 모듈로부터의 데이터 출력을 위한 소정 열의 스위치 모듈과 함께 작용한다. 이러한 방식으로, 타임-스페이스 스위치 구조를 상이한 하위 렉(subracks) 사이의 적당한 수의 상호 접속을 갖는 다수의 하위 렉으로 실시하는 것이 가능하여서, 정확한 모듈의 TS-스위치 구조를 얻는다. 스위치의 모듈 방식(modularity)은 비교적 작은 빌딩 블록(building block)이 기술적인 복잡성이 적절하지 않은 레벨까지 증가하지 않도록 처리되는 것을 의미한다.
모듈 스위치는 비용 및 적응성(flexibility)과 관련하여 장점을 갖는다. 예로서, 비교적 낮은 비용으로 단일의 스위치 모듈 또는 매우 적은 모듈을 갖는 작은 스위치를 개시하는 것이 가능하다. 다음 단계에서 더 많은 용량에 대한 필요성이 증가하는 경우에, 적당한 수의 다른 스위치 모듈이 용이하게 부가되어 전체 스위치를 더 크게 만든다. 이러한 방식으로, 효과적인 비용으로서 실제 용량 요구사항에 근접하게 대응한다. 또한, 제 1 빌딩 블록, 즉, 이중 모드 스위치 모듈 및 스위치 어댑터 보드가 동일하기 때문에, 유사하거나 동일한 소프트웨어 및 유지 경로가 모든 크기의 스위치에 대해 활용될 수 있다.
아래에서, 스위치 보드는 또한 스위치 어댑터 유닛으로서 참조된다. 전체 그룹의 스위치 어댑터 보드를 단일 회로 보드 상에 배치하는 것이 가능하기 때문에, 용어 "스위치 어댑터 유닛"이 용어 "스위치 어댑터 보드"보다는 더 적절하다. 그러나, 각각의 스위치 어댑터 유닛이 단일 회로 보드상에 제공될 때, 용어 "스위치 어댑터 보드"도 물론 적절하다.
도 8은 본 발명에 따르는 모듈 범용 스위치의 스위치 구조의 실시예의 개략도이다. 스위치 구조(200)는 스위치 모듈(SM0-0 내지 SM7-7)의 행렬(201) 및 그룹(SAB0-7, SAB8-15,..., SAB56-63)에 배치된 다수의 스위치 어댑터 보드(202)를 포함한다. 스위치 어댑터 보드의 각각의 그룹은 스위치 모듈(SM)로 데이터를 입력하는 행렬(201)의 스위치 모듈(SM)의 소정의 행과 연결된다. 스위치 어댑터 보드의 각각의 그룹은 또한 열의 스위치 모듈(SM)로부터 선택된 데이터를 출력하기 위한 행렬(201)의 스위치 모듈(SM)의 소정의 열과 접속된다. 스위치 어댑터 보드(SAB)는 일반적으로 스위치 구조(200)의 입력 인터페이스 뿐만 아니라 출력 인터페이스로서 작용한다.
물론, 당업자가 이해할 수 있듯이, 전체 범용 스위치는 모듈 스위치 구조를 포함할 뿐만 아니라, 제어 유닛(도시 생략) 및 클록 및 동기 신호 발생 시스템(도시 생략)과 같은 보조 장치를 포함한다.
도 8에는 스위치 모듈(SM0-0 내지 SM7-7)이 개략적으로 나와 있지만, 각각의 스위치 모듈(SM)이 워드 중심 타임-스페이스 스위치 유닛, 비트 중심 타임-스페이스 스위치 유닛 및 제어 가능한 선택기로 구성되어서, 표준 속도 스위칭 뿐만 아니라 하위 속도 스위칭이 지원된다는 것을 알 수 있다. 스위치 모듈의 상세한 구성의 예가 도 9를 참조하여 아래에 설명된다.
도 8에는 스위치 모듈의 각각의 소정의 열을 갖는 스위치 어댑터 보드의 각각의 그룹의 결합이 나타나 있고, 여기에서 스위치 어댑터 보드의 각각의 그룹은 스위치 모듈(SM)의 대응하는 열과 함께 실선에 의해 둘러싸여 있다. 도 8의 굵은 선은 도면의 판독을 용이하게 하도록 제공된다. 스위치 모듈의 각각의 소정의 행과 스위치 어댑터 보드의 각각의 그룹의 결합은 매우 일직선이어서 도 8에 나타내지 않았다.
도 9는 2×2 행렬의 스위치 모듈을 갖는 본 발명에 따르는 모듈 스위치 구조의 실시예의 더욱 상세한 개략도이다. 스위치 구조(210)는 2×2 행렬로서 배열 가능한 4개의 스위치 모듈(SM0-0 내지 SM1-1) 및 16개의 스위치 어댑터 보드(SAB0 내지 SAB15)를 포함한다. 단순화를 위해, 스위치 어댑터 보드(SAB0, SAB1,SAB8및 SAB15)만을 예시한다. 스위치 어댑터 보드(SAB0 내지 SAB15)는 각각의 그룹에서 8개의 보드를 갖는 두 개의 그룹으로 배치된다; 제 1 그룹에는 SAB0-SAB7, 제 2 그룹에는 SAB8-SAB15. 각각의 스위치 모듈(SM)은 워드 중심 스위치(WSW), 비트 중심 스위치(BSW) 및 제어 가능한 선택기(SEL)를 포함한다. 이러한 예에서, 워드 중심 스위치(WSW)는 바람직하게는, 도 5에 예시한 워드 중심 스위치와 유사한 64K TS-스위치 유닛이고, 비트 중심 스위치(BSW)는 바람직하게는, 도 5에 예시한 비트 중심 스위치와 유사한 8K TS-스위치 유닛이다.
어댑터 보드(SAB0-7)의 제 1 그룹은 스위치 모듈(SM0-0 및 SM0-1)의 제 1 행과 접속되고, 상기 그룹의 각각의 스위치 어댑터 보드(SAB)는 데이터를 스위치 어댑터 보드(SAB)로부터 입력 단자 위치와 연결되는 음성 기억장치로 전송하는 스위치 모듈(SM0-0 및 SM0-1)의 워드 중심 스위치(WSW)의 각각의 소정의 입력 단자 위치에 연결된다. 대응하게는, 어댑터 보드(SAB8-15)의 제 2 그룹은 스위치 모듈(SM1-0 및 SM1-1)의 제 2 행과 연결된다. 제 2 그룹(SAB8-15)의 각각의 스위치 어댑터 보드(SAB)는 데이터를 상기 입력 단자 위치와 연결되는 음성 기억장치로 전송하는 스위치 모듈(SM1-0 및 SM1-1)의 워드 중심 스위치(WSW)의 각각의 소정의 입력 단자 위치와 연결된다.
이러한 특정 예에서, 각각의 스위치 어댑터 보드(SAB)는 시간-멀티플렉스된 데이터의 신호 스트림(signal stream)을 수신하는 입력 인터페이스를 포함한다. 입력 인터페이스는 소정의 입력 단자 위치에서 워드 스위치 입력 단자(IN)에 차례로 접속되는 분배점(distribution point)에 접속되어, 스위치 모듈의 연결된 행의 각각의 워드 중심 스위치(WSW)에서, 상기 위치에서 입력 단자(IN)에 접속되는 모든 음성 기억장치가 멀티플렉스된 데이터를 수신하도록 멀티플렉스된 데이터를 분배한다.
도 9를 참조하면, 스위치 어댑터 보드(SAB0)의 분배점은 스위치 모듈(SM0-0)의 워드 중심 스위치(WSW)의 제 1 입력 단자 뿐만 아니라 스위치 모듈(SM0-1)의 워드 중심 스위치(WSW)의 제 1 입력 단자에 접속되는 것을 알 수 있다. SAB1의 분배점은 SM0-0 및 SM0-1의 워드 중심 스위치(WSW)의 제 2 입력 단자에 접속된다. SAB8의 분배점은 SM1-0 및 SM1-1의 워드 중심 스위치(WSW)의 제 1 입력 단자에 접속되고, SAB15의 분배점은 SM1-0 및 SM1-1의 워드 중심 스위치의 최종 입력 단자에 접속된다.
각각의 스위치 모듈(SM)에서, 비트 중심 스위치(BSW)는 연결된 워드 중심 스위치(WSW)의 입력 단자(IN)중의 소정의 하나와 동일한 입력 신호를 수신하도록 접속된다. 선택기(SEL)는 비트 중심 스위치(BSW)의 출력 단자 및 워드 중심 스위치(WSW)의 상기 출력 단자로부터의 워드 또는 비트 중심 스위치(BSW)에 의해 형성되는 워드를 선택하는 연결된 워드 중심 스위치(WSW)의 출력 단자중의 소정의 하나에 접속된다. 각각의 나가는 타임 슬롯에 대해, 전체 범용 스위치의 제어 시스템(도시 생략)은 바람직하게는, 워드 중심 스위치(WSW)를 통하거나 비트 중심 스위치(BSW)를 통해 접속 경로를 설정한다. 나가는 타임 슬롯으로 할당되어야할 데이터가 표준 속도의 트래픽과 연결되는 경우에, 제어 시스템은 워드 중심 스위치를 통해 접속 경로를 설정한다. 반면에, 나가는 타임 슬롯으로 할당되어야할 데이터가 하위 속도 트패픽과 연결되는 경우에, 제어 시스템은 비트 중심 스위치(BSW)를 통해 접속 경로를 설정한다.
또한, 각각의 비트 중심 스위치(BSW)는 현재 설정된 접속과 연결되지 않은 출력 비트의 값을 논리 0로 설정하는 장비를 포함한다. 바람직하게는, 비트 중심 스위치(BSW)의 제어 기억장치(CS)는 각각의 데이터 비트에 대해서, 대응하는 데이터 비트가 트래픽용으로 사용되는지를 즉, 데이터 비트가 활성 또는 비활성인지를 나타내는 동작중 비트(busy bit)를 포함한다. 일반적으로, 동작중 비트는 대응하는 데이터 비트가 활성인 경우에 "1"이고, 데이터 비트가 비활성인 경우에 "0"이다. 예로서, 도 6의 비트 중심 스위치(BSW)에는 추가적으로 다수의 AND-게이트가 제공될 수 있고, 상기 AND-게이트 각각은 각각의 8/1 MUX 및 대응하는 제어 기억장치(CS)와 연결된다. 이어서, 각각의 AND-게이트는 연결된 8/1 MUX의 출력 및 제어 기억장치(CS)로부터의 대응하는 동작중 비트를 수신하도록 접속되고, AND-게이트의 출력은 B/W-변환기에 접속된다. 이러한 방식으로, 현재 설정된 접속과 연결되지 않은 출력 비트 값, 즉 비활성 비트는 논리 0으로 설정된다. 이에 대한 이유는 아래에서 설명할 것이다.
스위치 어댑터 보드의 각각의 그룹은 또한 행렬의 스위치 모듈(SM)의 소정 의 열과 접속된다. 스위치 어댑터 보드(SAB0-7)의 제 1 그룹은 스위치 모듈(SM0-0 및 SM1-0)의 제 1 열과 접속되고, 상기 그룹의 각각의 스위치 어댑터 보드(SAB)는 데이터를 출력 단자(OUT) 또는 적절한 경우에, 상기 위치에서 선택기(SEL)의 출력 단자로부터 패치(fetching)하는 스위치 모듈(SM0-0 및 SM1-0)의 워드 중심 스위치의 각각의 소정의 출력 단자 위치와 연결된다. 대응하게는, 어댑터 보드(SAB8-15)의 제 2 그룹은 스위치 모듈(SM0-1 및 SM1-1)의 제 2 열과 연결된다. 각각의 스위치 어댑터 보드는 연결된 제어 기억장치(CS) 및 제어 가능한 멀티플렉서(2/1 MUX) 형태의 스페이스-스위칭 기능 유닛을 더 포함한다. 스페이스-스위칭 기능 멀티플렉서(2/1 MUX)는 소정의 출력 단자 위치에서, 선택기(SEL)에 접속되지 않은 워드 중심 스위치(WSW)의 출력 단자(OUT) 또는 그곳으로부터 데이터를 수신하는 선택기(SEL)의 출력 단자(OUT)에 접속된다. 제어 기억장치(CS)는 멀티플렉서(2/1 MUX)를 제어하는 제어 정보를 유지한다.
스위치 어댑터 보드의 각각의 그룹내의 소정의 스위치 어댑터 보드{그룹(SAB0-7)의 SAB0 및 그룹(SAB8-15)의 SAB8}는 스위치 모듈(SM)의 연결된 열의 선택기(SEL)로부터 선택된 워드를 수신하기 위해 접속된다. 이러한 소정의 스위치 어댑터 보드(SAB0 및 SAB8)는 비트 레벨로 스위칭되어야 할 트래픽에 대해 입/출력 인터페이스로서 작용한다.
스위치 어댑터 보드의 각각의 그룹의 소정의 스위치 어댑터 보드에는 선택된 워드에 대해 비트-와이즈 OR-연산(bit-wise OR-operation)을 실행하는 OR-게이트가 더 설치된다. 스위치 어댑터 보드의 스페이스-스위칭 기능 멀티프렉서(2/1 MUX)는 연결된 열의 스위치 모듈(SM)로부터 데이터를 수신하고, 동일한 데이터는 OR-게이트로 분배된다.
바람직하게는, 소정의 스위치 어댑터 보드는 또한 스위치 어댑터 보드의 스페이스-스위칭 기능 멀티플렉서(2/1 MUX)의 출력 단자 및 출력으로서 스페이스-스위칭 기능 멀티플렉서(2/1 MUX)로부터의 워드 또는 OR-게이트로부터 워드를 선택하는 OR-게이트의 출력 단자에 접속되는 추가의 멀티플렉서(2/1 MUX)를 포함한다.
하위 속도 스위칭에 있어서, 연결된 비트 중심 스위치(BSW)로부터의 워드가 대응하는 선택기(SEL)에 의해 소정의 스위치 어댑터 보드로 전송될 때, OR-게이트로부터의 OR-연산 결과는 스위치 어댑터 보드의 추가의 멀티플렉서(2/1 MUX)에 의해 스위치 어댑터 보드 출력으로서 전송된다. 설정된 접속과 연결되지 않은 출력 비트가 "0"으로 설정되기 때문에, 관련된 출력 비트는 OR-게이트를 통과한다. 이러한 방식으로, 모듈 스위치 구조에 대한 하위 속도 스위칭이 성공적으로 실시된다.
각각의 스위치 모듈에 있어서, 워드 중심 스위치(WSW)의 입력 단자(IN) 및 비트 중심 스위치(BSW)의 입력 단자(IN)는 스위치 모듈(SM)의 입력 인터페이스로서 작용한다. 제어 가능한 선택기(SEL)의 입력 단자중의 하나에 접속된 것을 제외하고, 워드 중심 스위치(WSW)의 출력 단자(OUT) 및 제어 가능한 선택기(SEL)의 출력단자는 스위치 모듈(SM)의 출력 인터페이스로서 작용한다.
스위치 어댑터 보드는 일반적으로 전체 범용 스위치의 출력 인터페이스를 구성한다. 특히, 스위치 어댑터 보드(SAB1-7 및 SAB9-15)의 스페이스-스위칭 기능 멀티플렉서(2/1 MUX)의 출력 단자 및 소정의 스위치 어댑터 보드(SAB0 및 SAB8)의 추가의 멀티플렉서(2/1 MUX)의 출력 단자는 범용 스위치의 출력 단자로서 작용한다.
선택기(SEL)가 도 9의 워드 중심 스위치(WSW)에 통합된 것으로서 예시되지 않았지만, 이러한 통합된 해결 방법도 가능하다는 것을 이해해야 한다. 이러한 경우에서, 스위치 모듈은 도 6에 예시된 범용 스위치로 구성된다.
도 9의 모듈 스위치 구조 동작의 보다 양호한 이해를 위해, 트래픽이 어떻게 스위치 구조에서 비트 레벨로 스위치되는지의 실시예가 도 10을 참조하여 아래에 설명된다.
도 10은 트래픽이 어떻게 도 9의 스위치 구조를 통해 비트 레벨로 스위치되는지의 예를 예시하는 개략도이다. 스위치 모듈(SM0-0)은 하위 속도 트래픽 데이터를 포함하는 타임 슬롯(TS1 및 TS2)을 2회 수신한다. 바람직하게는, 이러한 타임 슬롯은 스위치 어댑터 보드(SAB0)로부터 스위치 모듈로 공급된다. 타임 슬롯의 데이터는 현재 트래픽용으로 사용되지 않은 비트가 "0"으로 설정되는 제 1의 새로운 워드를 형성하기 위해 스위치 모듈(SM0-0)의 비트 중심 스위치(BSW)를 통해 스위치된다. 이러한 새로운 워드는 도 9 및 도 10에 예시된 바와 같이 선택기(SEL)로부터 스위치 어댑터 보드(SAB0)로 전송된다. 스위치 모듈(SM1-0)은 하위 속도 트래픽 데이터를 포함하는 타임 슬롯(TS3 및 TS4)을 2회 수신한다. 바람직하게는, 이러한 타임 슬롯은 스위치 어댑터 보드(SAB8)로부터 스위치 모듈로 공급된다. 타임 슬롯의 데이터는 현재 트래픽용으로 사용되지 않은 비트가 "0"으로 설정되는 제 2의 새로운 워드를 형성하기 위해 스위치 모듈(SM1-0)의 비트 중심 스위치(BSW)를 통해 스위치된다. 새로운 워드는 스위치 모듈(SM1-0)의 선택기(SEL)로부터 스위치 어댑터 보드(SAB0)로 전송된다.
스위치 어댑터 보드(SAB0)에 있어서, 스위치 모듈(SM0-0 및 SM1-0)의 선택기(SEL)로부터의 새로운 워드는 OR-게이트(도 9)로 공급되어, 비트-와이즈 OR-연산은 스위치 어댑터 보드의 출력 워드를 발생시키기 위해 실행된다. 적절하게 동작하는 경우에, 전체 제어 시스템(도시되지 않음)은 스위치 모듈(SM0-0 및 SM1-0)의 비트 중심 스위치(BSW)에서 새로운 워드의 형성을 제어하여, 제 1 워드에서 엑티브하게 "0"으로 설정되는 비트는 트래픽 데이터에 의해 점유된 제 2 워드의 위치에 대응하는 위치에 배치되고, 그 역도 가능하다. 이러한 방식으로, 현재 설정된 접속과 연결된 관련 출력 비트는 스위치 어댑터 보드(SAB0)로부터 출력으로서 전송된다. 이러한 원리가 도 10에 예시되어 있다.
본 발명의 대안의 실시예에 있어서, 현재 설정된 접속과 연결된 관련 출력 비트는 현재 설정된 접속과 연결되지 않은 출력 비트, 즉, 소위 비활성 비트의 값을 AND-게이트 대신에 비트 중심 스위치(BSW)의 OR-게이트 및 반전된 작용 비트를 사용하여 논리 "1"로 설정함으로써 스위치 어댑터 보드(SAB0)로부터의 출력으로서 전송된다. 또한, 소정의 스위치 어댑터 보드(SAB0)의 OR-게이트는 관련 출력 비트를 전송하는 AND-게이트에 의해 대체된다.
이중 모드 스위치 모듈(SM) 및 스위치 어댑터 보드(SAB)에 기초하여 상이한 크기의 스위치 구조를 설계하는 원리가 간단하게 설명된다. 예로서, 각각의 스위치 모듈(SM)이 64K 워드 중심 스위치 및 8K 비트 중심 스위치를 포함한다고 가정하자. 이어서, 128K 워드 중심 스위칭 용량 및 16K 비트 중심 스위치 용량을 갖는 범용 스위치를 얻기 위해, 2×2 행렬로 배열 가능한 4개의 이중 모드 스위치 모듈(SM) 및 스위치 어댑터(SAB0-7 및 SAB8-15)의 2개의 그룹이 사용되어야 한다. 192K 워드 중심 스위칭 용량 및 24K 비트 중심 스위칭 용량을 갖는 범용 스위치에 대해서는, 3×3 행렬로 배열 가능한 9개의 이중 모드 스위치 모듈(SM) 및 스위치 어댑터(SAB0-7, SAB8-15, SAB16-23)의 3개의 그룹이 사용되어야 한다. 본 발명에 따르는 모듈 스위치의 개념은 보다 큰 스위치를 가능하게 한다. 또한, 2중 모드 스위치 모듈(SM) 및 스위치 어댑터 보드(SAB)를 사용함으로써, 512K 워드 스위칭 용량 및 64K 비트 스위칭 용량 또는 그 이상까지의 범용 스위치가 용이하게 얻어진다. 아래의 표 1은 각각의 스위치 모듈이 64K의 전체 워드 스위칭 용량 및 8K의 비트 스위칭 용량을 갖는다는 가정 하에, 전체 스위치 크기, 하위 속도 용량 및 필요한 이중 모드 스위치 모듈(SM) 및 스위치 어댑터 보드(SAB)의 수 사이의 관계를 예시한다.
스위치 크기(K) | 서브레이트 용량(K) | 이중모드 스위치모듈 수 | 스위치 어댑터 보드 수 |
64 | 8 | 1 | 8 |
128 | 16 | 4 | 16 |
192 | 24 | 9 | 24 |
256 | 32 | 16 | 32 |
320 | 40 | 25 | 40 |
384 | 48 | 36 | 48 |
448 | 56 | 49 | 56 |
512 | 64 | 64 | 64 |
전술한 실시예는 단지 예로서 제공되었고, 본 발명이 이에 제한되지 않음을 이해해야 한다. 물론, 본 발명의 사상으로부터 벗어나지 않고 설명된 것 이외의 특정 형태로 본 발명을 실시하는 것이 가능하다. 또한, 본 명세서에서 개시되고 청구된 기본 원리를 유지하는 변경물 및 개선 방법이 본 발명의 범위 및 사상 내에 존재한다.
Claims (18)
- 워드 중심 스위치(WSW) 및 비트 중심 스위치(BSW)를 포함하는 범용 스위치에 있어서,타임 슬롯에 나타나는 데이터를 포함하는 공통 입력 신호를 상기 워드 중심 스위치(WSW) 및 상기 비트 중심 스위치(BSW)에 제공하는 수단;소정의 수의 나가는(outgoing) 타임 슬롯중의 각각의 것에 대해서, 상기 워드 중심 스위치(WSW)를 통하는 제 1 접속 경로(CP1) 및 상기 비트 중심 스위치(BSW)를 통하는 제 2 접속 경로(CP2)중의 적어도 하나를 설정하는 수단; 및상기 나가는 타임 슬롯중의 각각의 것에 대해서, 상기 제 1 접속 경로(CP1) 및 상기 제 2 접속 경로(CP2)중의 설정된 것으로부터 데이터를 선택하는 수단(SEL)을 더 포함하는 것을 특징으로 하는 워드 중심 스위치(WSW) 및 비트 중심 스위치(BSW)를 포함하는 범용 스위치.
- 제 1 항에 있어서,상기 나가는 타임 슬롯중의 각각의 것에 대해서, 상기 설정 수단은 상기 제 1 접속 경로(CP1) 및 상기 제 2 접속 경로(CP2)중의 하나만을 설정하도록 작용하고, 상기 선택 수단(SEL)은 상기 설정된 접속 경로로부터 데이터를 선택하도록 작용하는 것을 특징으로 하는 범용 스위치.
- 제 1 항에 있어서,상기 나가는 타임 슬롯중의 각각의 것에 대해서, 상기 설정 수단은 상기 제 1 접속 경로(CP1) 뿐만 아니라 상기 제 2 접속 경로(CP2)를 설정하도록 작용하고, 상기 선택 수단(SEL)은 상기 설정된 제 1 접속 경로(CP1) 및 상기 설정된 제 2 접속 경로(CP2)중의 하나로부터 데이터를 선택하도록 작용하는 것을 특징으로 하는 범용 스위치.
- 제 1 항에 있어서,상기 워드 중심 스위치(WSW) 및 상기 비트 중심 스위치(BSW)는 타임-스페이스(time-space) 스위치인 것을 특징으로 하는 범용 스위치.
- 제 1 항에 있어서,상기 워드 중심 스위치(WSW)는 워드 형태의 데이터를 포함하는 상기 공통 입력 신호를 수신하는 제 1 입력 단자, 상기 공통 입력 신호의 워드를 워드 레벨로 선택적으로 스위칭하는 제 1 수단 및 상기 제 1 스위칭 수단에 접속되어 상기 워드를 출력하는 제 1 출력 단자를 갖고;상기 비트 중심 스위치(BSW)는 상기 공통 입력 신호를 수신하는 제 2 입력 단자, 상기 공통 입력 신호의 워드의 비트를 새로운 워드를 형성하도록 선택적으로 스위칭하는 제 2 수단 및 상기 제 2 스위칭 수단에 접속되어 상기 새로운 워드를 출력하는 제 2 출력 단자를 갖고;상기 선택 수단(SEL)은 상기 제 1 출력 단자 및 상기 제 2 출력 단자에 접속되어 상기 제 1 스위칭 수단에 의해 스위치되는 워드 또는 상기 제 2 스위칭 수단에 의해 형성되는 새로운 워드를 선택하고, 상기 선택된 워드를 출력하는 것을 특징으로 하는 범용 스위치.
- 제 5 항에 있어서,비트를 스위칭하는 상기 제 2 수단은 동작시에, 수신된 워드에서 선택된 비트의 비트 위치 및/또는 워드의 제어된 변경을 실행하여 상기 새로운 워드를 형성하는 것을 특징으로 하는 범용 스위치.
- 제 1 항에 있어서,상기 워드 중심 스위치(WSW)는 워드 형태의 데이터를 포함하는 상기 공통 입력 신호를 수신하는 제 1 입력 단자, 상기 공통 입력 신호의 워드를 워드 레벨로 선택적으로 스위칭하는 제 1 수단 및 상기 제 1 스위칭 수단에 접속되어 상기 워드를 출력하는 제 1 출력 단자를 갖고;상기 비트 중심 스위치(BSW)는 상기 공통 입력 신호를 수신하는 제 2 입력 단자, 새로운 워드를 형성하도록 상기 공통 입력 신호의 워드의 비트를 선택적으로 스위칭하는 제 2 수단 및 상기 제 2 스위칭 수단에 접속되어 상기 새로운 워드를 출력하는 제 2 출력 단자를 갖고;상기 선택 수단(SEL, 2/1 MUX)은 상기 워드 중심 스위치(WSW)에 통합되고, 상기 워드 중심 스위치(WSW)의 제 1 스위칭 수단에 의해 스위치된 워드 또는 상기 비트 중심 스위치(BSW)의 제 2 스위칭 수단에 의해 형성된 새로운 워드를 선택하고, 상기 선택된 워드를 출력하기 위해 작용 가능한 것을 특징으로 하는 범용 스위치.
- 제 1 항, 제 5 항 또는 제 7 항에 있어서,상기 선택 수단(SEL)은 상기 범용 스위치의 제어 시스템(CS)에 의해 제어되는 제어 가능한 선택기(2/1 MUX)인 것을 특징으로 하는 범용 스위치.
- 제 1 항에 있어서,상기 워드 중심 스위치(WSW)는,워드 형태의 데이터를 포함하는 입력 신호를 수신하는 입력 단자로서, 상기 공통 입력 신호를 수신하는 상기 입력 단자중의 소정의 하나를 포함하는 다수의 입력 단자(IN);수신된 워드를 저장하고, 행 및 열을 갖는 음성 기억장치 행렬로 배열 가능한 다수의 음성 기억장치(SS)로서, 상기 각각의 입력 단자(IN)가 상기 음성 기억장치 행렬의 소정의 행의 음성 기억장치(SS)에 접속되어서 상기 입력 단자(IN)에 수신되는 각각의 워드는 상기 소정의 행의 상기 음성 기억 장치(SS)중의 각각의 하나에 저장되는, 다수의 음성 기억장치(SS);상기 음성 기억장치 행렬의 각각의 열의 음성 기억장치(SS)와 각각 연결되는 다수의 제 1 멀티플렉서(MUX); 및각각의 것이 상기 음성 기억장치 행렬의 각각의 열 및 동일한 음성 기억장치 열과 연결되는 상기 제 1 멀티플렉서(MUX)와 연결되고, 음성 기억장치 열의 음성 기억장치(SS)중의 각각의 것으로부터의 워드 판독을 제어하는 제어 정보와, 상기 음성 기억장치 열의 음성 기억장치(SS)내의 어떤 음성 기억장치로부터 워드가 출력 워드로서 상기 제 1 멀티플렉서(MUX)에 의해 검색되어야 하는지를 제어하는 제어 정보를 유지하는, 다수의 제어 기억장치(CS)를 포함하는 것을 특징으로 하는 범용 스위치.
- 제 9 항에 있어서,상기 비트 중심 스위치(BSW)는 상기 공통 입력 신호를 수신하는 제 2 입력 단자, 새로운 워드를 형성하기 위해 상기 공통 입력 신호의 워드의 비트를 선택적으로 스위칭하는 제 2 수단 및 상기 제 2 스위칭 수단에 접속되는 제 2 출력 단자를 갖고;상기 선택 수단(SEL)은 상기 제 1 멀티플렉서(MUX)중의 소정의 것의 출력 단자 및 상기 비트 중심 스위치(BSW)의 제 2 출력 단자에 접속되는 제 2 멀티플렉서(2/1 MUX)를 포함하며, 상기 제 2 멀티플렉서(2/1 MUX)는 상기 소정의 제 1 멀티플렉서(MUX)와 연결되는 제 1 제어 기억장치(CS)에 저장된 추가의 제어 정보에 의해 제어되는 것을 특징으로 하는 범용 스위치.
- 제 1 항에 있어서,상기 비트 중심 스위치(BSW)는,워드 형태의 데이터를 포함하는 상기 공통 입력 신호를 수신하는 입력 단자(IN);각각의 워드를 다수의 비트(BIT0-BIT7)로 분할하기 위해, 상기 수신된 워드를 비트 레벨로 분리하는 상기 입력 단자에 접속되는 워드 대 비트 분리기;상기 분리된 비트를 저장하고, 열 및 행을 갖는 음성 기억장치 행렬로서 배열 가능한 다수의 음성 기억장치(SS)로서, 상기 음성 기억장치 행렬의 각각의 행은 각각의 분리된 워드에 대해서, 상기 워드의 비트중의 소정의 것에 응답하여서 상기 비트가 상기 행의 모든 음성 기억장치(SS)에 저장되는, 다수의 음성 기억장치(SS);상기 음성 기억 장치 행렬의 각각의 열의 음성 기억장치(SS)와 각각 연결되는 다수의 멀티플렉서(MUX);각각의 것이 상기 음성 기억장치 행렬의 각각의 열 및 대응하는 멀티플렉서(MUX)와 각각 연결되고, 음성 기억장치 열의 상기 음성 기억장치(SS)중의 각각의 것으로부터의 워드 판독을 제어하는 제어 정보와, 상기 음성 기억장치 열의 어떤 음성 기억장치(SS)로부터 비트가 출력 비트로서 상기 멀티플렉서(MUX)에 의해 검색되어야 하는지를 제어하는 제어 정보를 유지하는, 다수의 제어 기억장치(CS), 및상기 멀티플렉서(MUX)의 출력 비트를 새로운 워드로 결합하는 비트 대 워드 변환기(B/W CONV)를 포함하는 것을 특징으로 하는 범용 스위치.
- 제 1 항에 있어서,상기 범용 스위치는,클록 신호 및 동기 신호를 상기 범용 스위치에 제공하는 클록 신호 및 동기 신호 발생 시스템; 및상기 범용 스위치의 스위칭 동작을 제어하는 제어 시스템(CS)을 더 포함하는 통신 스위치인 것을 특징으로 하는 범용 스위치.
- 범용 통신 스위치에 있어서,열 및 행을 갖는 행렬로서 배열 가능한 다수의 스위치 모듈(SM);그룹으로 배열 가능한 다수의 스위치 어댑터 유닛(SAB)으로서, 상기 스위치 어댑터 유닛의 상기 그룹중의 각각의 하나는 워드를 상기 스위치 모듈의 상기 행으로 입력하는 상기 행렬의 소정의 행의 스위치 모듈 및 상기 스위치 모듈의 상기 열로부터 워드를 출력하는 상기 행렬의 소정의 열의 스위치 모듈과 연결되는, 다수의 스위치 어댑터 유닛(SAB)을 포함하며,상기 스위치 모듈(SM)중의 각각의 것은,워드를 수신하는 다수의 제 1 입력단자, 상기 워드를 워드 레벨로 선택적으로 스위칭하는 제 1 수단 및 상기 워드를 출력하는 다수의 제 1 출력단자를 갖는 워드 중심 스위치(WSW);상기 제1 입력 단자중의 소정의 하나와 동일한 워드를 수신하는 제 2 입력 단자, 새로운 워드를 형성하기 위해 상기 동일한 워드의 비트를 선택적으로 스위칭하는 제 2 수단 및 상기 새로운 워드를 출력하는 제 2 출력 단자를 갖는 비트 중심 스위치(BSW);상기 워드 중심 스위치(WSW)의 상기 제 1 출력 단자중의 소정의 하나로부터의 워드 또는 상기 비트 중심 스위치(BSW)에 의해 형성된 새로운 워드를 선택하고, 상기 선택된 워드를 출력하는 제 3 출력 단자를 갖는 제 1 제어 가능한 선택기(SEL)를 포함하는데,상기 워드 중심 스위치(WSW)의 제 1 입력 단자 및 상기 비트 중심 스위치(BSW)의 제 2 입력 단자는 스위치 모듈(SM)의 입력 인터페이스로서 작용하고, 상기 제 1 제어 가능한 선택기(SEL)에 접속되지 않은 워드 중심 스위치(WSW)의 제 1 출력 단자 및 상기 제 1 선택기(SEL)의 제 3 출력단자는 스위치 모듈(SM)의 출력 인터페이스로서 작용하며;스위치 어댑터 유닛의 각각의 그룹에 대해서, 소정의 스위치 어댑터 유닛(SAB)은 스위치 어댑터 유닛의 그룹과 연결된 스위치 모듈 열의 제 1 선택기(SEL)로부터 상기 선택된 워드를 수신하도록 접속되고, 현재 설정된 접속과 연결된 선택된 워드의 비트를 전송하는 수단을 갖는 것을 특징으로 하는 범용 통신 스위치.
- 제 13 항에 있어서,상기 워드 중심 스위치(WSW) 및 상기 비트 중심 스위치(BSW)는 타임-스페이스 스위치이고, 각각의 스위치 어댑터 유닛(SAB)은 연결된 스위치 모듈(SM)로부터 워드를 출력하는 과정에서 작용하는 스페이스-스위칭 기능 유닛을 갖는 것을 특징으로 하는 범용 통신 스위치.
- 제 14 항에 있어서,상기 비트 중심 스위치(BSW)는 현재 비-설정된 접속과 연결된, 상기 새로운 워드의 출력 비트, 소위 비활성 비트의 값을 논리 0으로 설정하는 수단을 포함하고, 상기 전송 수단은 상기 선택된 워드의 활성 비트를 전송하도록 상기 선택된 워드에 대해 비트-와이즈(bit-wise) OR-연산을 실행하는 수단(OR)을 포함하며, 상기 소정의 스위치 어댑터 유닛(SAB)은 상기 소정의 스위치 어댑터 유닛의 스페이스-스위칭 기능 유닛으로부터의 워드 또는 비트-와이즈 OR-연산을 실행하는 상기 수단(OR)으로부터의 워드를 선택하는 제 2 제어 가능한 선택기를 더 포함하는 것을 특징으로 하는 범용 통신 스위치.
- 제 14 항에 있어서,상기 비트 중심 스위치(BSW)는 현재 비-설정된 접속과 연결된, 상기 새로운 워드의 출력 비트, 소위 비활성 비트의 값을 논리값 1로 설정하는 수단을 포함하고, 상기 전송 수단은 상기 선택된 워드의 활성 비트를 전송하도록 상기 선택된 워드에 대해 비트-와이즈 AND-연산을 수행하는 수단을 포함하며, 상기 소정의 스위치 어댑터 유닛(SAB)은 상기 소정의 스위치 어댑터 유닛의 스페이스-스위칭 기능 유닛으로부터의 워드 또는 상기 비트-와이즈 AND-연산을 실행하는 수단으로부터 워드를 선택하는 제 2 제어 가능한 선택기를 더 포함하는 것을 특징으로 하는 범용 통신 스위치.
- 워드 중심 스위치(WSW) 및 비트 중심 스위치(BSW)를 포함하는 범용 스위치에 있어서의 스위칭 방법에 있어서,타임 슬롯에 나타나는 데이터를 포함하는 공통 입력 신호를 상기 워드 중심 스위치(WSW) 및 상기 비트 중심 스위치(BSW)에 제공하는 단계,나가는 타임 슬롯에 대해서, 상기 워드 중심 스위치(WSW)를 통하는 제 1 접속 경로(CP1) 및 상기 비트 중심 스위치(BSW)를 통하는 제 2 접속 경로(CP2)중의 적어도 하나를 설정하는 단계, 및상기 나가는 타임 슬롯에 대해서, 상기 제 1 접속 경로(CP1) 및 상기 제 2 접속 경로(CP2)중의 설정된 하나로부터 데이터를 선택하는 단계를 포함하는 것을 특징으로 하는 범용 스위치에 있어서의 스위칭 방법.
- 제 17 항에 있어서,상기 제 1 접속 경로(CP1) 및 상기 제 2 접속 경로(CP2)중의 하나만이 설정되는 것을 특징으로 하는 범용 스위치에 있어서의 스위칭 방법.
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9703105A SE511924C2 (sv) | 1997-08-28 | 1997-08-28 | En modulär tidsrumsväljare |
SE9703105-8 | 1997-08-28 | ||
SE9704278-2 | 1997-11-21 | ||
SE9704278A SE511919C2 (sv) | 1997-08-28 | 1997-11-21 | En allmän väljare och ett kopplingsförfarande |
PCT/SE1998/001450 WO1999012384A2 (en) | 1997-08-28 | 1998-08-10 | A general switch in which data is provided to both a word oriented switch and a bit oriented switch |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010023435A KR20010023435A (ko) | 2001-03-26 |
KR100360612B1 true KR100360612B1 (ko) | 2002-11-13 |
Family
ID=26663059
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020007002078A KR100360612B1 (ko) | 1997-08-28 | 1998-08-10 | 범용 스위치 및 스위칭 방법 |
Country Status (11)
Country | Link |
---|---|
US (1) | US6442160B1 (ko) |
EP (1) | EP1059015B1 (ko) |
JP (1) | JP4121699B2 (ko) |
KR (1) | KR100360612B1 (ko) |
CN (1) | CN1115942C (ko) |
AU (1) | AU8566498A (ko) |
BR (1) | BR9811409B1 (ko) |
CA (1) | CA2298675C (ko) |
DE (1) | DE69841976D1 (ko) |
SE (1) | SE511919C2 (ko) |
WO (1) | WO1999012384A2 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7181760B1 (en) * | 2000-07-26 | 2007-02-20 | Motorola, Inc | High availability mechanism in a cable environment |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL189591C (nl) * | 1984-02-24 | 1993-05-17 | Nederland Ptt | Digitaal schakelnetwerk voor het doorschakelen van tijdmultiplexkanalen die per kanaal van bitsnelheid kunnen verschillen. |
JPH04137993A (ja) * | 1990-09-28 | 1992-05-12 | Fujitsu Ltd | サブレート時間スイッチ |
SE469812B (sv) | 1992-02-10 | 1993-09-13 | Ericsson Telefon Ab L M | Bitorienterad digital kopplare och generell digital kopplare för PCM-transmissionssystem |
US5351236A (en) * | 1992-10-20 | 1994-09-27 | At&T Bell Laboratories | Multirate, sonet-ready, switching arrangement |
JP2570141B2 (ja) * | 1993-11-09 | 1997-01-08 | 日本電気株式会社 | 移動体通信交換システム |
FI97843C (fi) * | 1995-03-20 | 1997-02-25 | Nokia Telecommunications Oy | Menetelmä reittivarmistussignaalien kytkemiseksi digitaalisessa ristikytkimessä |
IT1277206B1 (it) * | 1995-10-20 | 1997-11-05 | Italtel Spa | Sistema di commutazione di segnali pcm impiegante una matrice con controllo automatico delle connessioni |
US5784369A (en) * | 1996-01-26 | 1998-07-21 | Telefonaktiebolaget Lm Ericsson | Methods and system for switching time-division-multiplexed digital signals of different rates |
-
1997
- 1997-11-21 SE SE9704278A patent/SE511919C2/sv not_active IP Right Cessation
-
1998
- 1998-08-10 KR KR1020007002078A patent/KR100360612B1/ko not_active IP Right Cessation
- 1998-08-10 JP JP2000509251A patent/JP4121699B2/ja not_active Expired - Fee Related
- 1998-08-10 BR BRPI9811409-3A patent/BR9811409B1/pt not_active IP Right Cessation
- 1998-08-10 EP EP98936790A patent/EP1059015B1/en not_active Expired - Lifetime
- 1998-08-10 WO PCT/SE1998/001450 patent/WO1999012384A2/en active IP Right Grant
- 1998-08-10 CA CA002298675A patent/CA2298675C/en not_active Expired - Lifetime
- 1998-08-10 CN CN98808648A patent/CN1115942C/zh not_active Expired - Fee Related
- 1998-08-10 DE DE69841976T patent/DE69841976D1/de not_active Expired - Lifetime
- 1998-08-10 AU AU85664/98A patent/AU8566498A/en not_active Abandoned
- 1998-08-27 US US09/141,179 patent/US6442160B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
AU8566498A (en) | 1999-03-22 |
JP4121699B2 (ja) | 2008-07-23 |
BR9811409A (pt) | 2000-08-22 |
EP1059015B1 (en) | 2010-10-27 |
BR9811409B1 (pt) | 2012-05-15 |
DE69841976D1 (ko) | 2010-12-09 |
SE9704278L (sv) | 1999-03-01 |
CA2298675A1 (en) | 1999-03-11 |
WO1999012384A3 (en) | 1999-06-24 |
SE511919C2 (sv) | 1999-12-13 |
JP2001515332A (ja) | 2001-09-18 |
KR20010023435A (ko) | 2001-03-26 |
EP1059015A2 (en) | 2000-12-13 |
WO1999012384A2 (en) | 1999-03-11 |
CN1115942C (zh) | 2003-07-23 |
CN1269118A (zh) | 2000-10-04 |
SE9704278D0 (sv) | 1997-11-21 |
CA2298675C (en) | 2007-06-26 |
US6442160B1 (en) | 2002-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4257119A (en) | PCM switching system for wide and narrow band signals | |
KR19990082037A (ko) | 상이한 속도의 디지털 티디엠신호들을 스위칭시키기 위한 방법및 시스템 | |
US4355384A (en) | Non-blocking expandable switching matrix for a telecommunication system | |
US4494229A (en) | Interconnecting apparatus for a distributed switching telephone system | |
US4025725A (en) | Telecommunication switching network having a multistage reversed trunking scheme and switching on a four wire basis | |
KR100360612B1 (ko) | 범용 스위치 및 스위칭 방법 | |
US4045617A (en) | Telecommunication switching network having a multistage reversed trunking arrangement | |
US6366579B1 (en) | Modular time-space switch | |
US3812294A (en) | Bilateral time division multiplex switching system | |
SE469812B (sv) | Bitorienterad digital kopplare och generell digital kopplare för PCM-transmissionssystem | |
US6160807A (en) | Timeslot interchange network | |
GB1560192A (en) | Continuously expandable switching network | |
US5079769A (en) | Flexible multiplexer | |
CA1083696A (en) | Time division switching network | |
CA1154132A (en) | Interconnecting apparatus for a distributed switching telephone system | |
US5079761A (en) | Circuit arrangement for a centrally-controlled, time-division multiplex telephone switching system having a central switching matrix network and decentralized terminal groups | |
US4406005A (en) | Dual rail time control unit for a T-S-T-digital switching system | |
HU181887B (en) | Digital connected multiple subsriber's system of distributed control | |
US6526290B1 (en) | Automatic conditional cross-connection | |
US4392223A (en) | Dual rail time and control unit for a T-S-T-digital switching system | |
US4399533A (en) | Dual rail time and control unit for a T-S-T-digital switching system | |
KR830001426B1 (ko) | 연속 확장 가능한 스위칭 회로망 | |
KR100356651B1 (ko) | 제어시스템으로부터 통신스위치의 제어저장소자로 제어정보를 제공하는 장치 및 방법 | |
CA2243366C (en) | Method and system for switching digital tdm signals of different rates | |
MXPA00001397A (en) | A modular time-space switch |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121010 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20131011 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20141010 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20151008 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |