KR100345446B1 - Balun circuit using coupled inductor - Google Patents
Balun circuit using coupled inductor Download PDFInfo
- Publication number
- KR100345446B1 KR100345446B1 KR1019990060412A KR19990060412A KR100345446B1 KR 100345446 B1 KR100345446 B1 KR 100345446B1 KR 1019990060412 A KR1019990060412 A KR 1019990060412A KR 19990060412 A KR19990060412 A KR 19990060412A KR 100345446 B1 KR100345446 B1 KR 100345446B1
- Authority
- KR
- South Korea
- Prior art keywords
- coupled inductor
- signal
- voltage
- inductor
- coupled
- Prior art date
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 30
- 239000003990 capacitor Substances 0.000 claims abstract description 18
- 230000004044 response Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 claims 4
- 238000010586 diagram Methods 0.000 description 11
- 230000004907 flux Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/32—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Networks Using Active Elements (AREA)
Abstract
본 발명은 결합된 인덕터(coupled inductor)를 이용하여 고주파에서의 정확한 D2S 및 S2D를 보장하고, 상기 결합된 인덕터와 병렬로 커패시터를 접속함으로써 병렬공진에 의해 원하는 주파수에서 보다 큰 임피던스를 얻어 D2S 및 S2D 변환 시의 구동 손실을 제거할 수 있는 단일신호 및 차동신호 간의 상호변환회로를 제공하기 위하여, 단일신호 및 차동신호 간 상호변환회로에 있어서, 중앙의 연결점에 전원전압이 연결된 좌우의 권수가 같은 제1 결합된 인덕터; 상기 제1 결합된 인덕터의 양단이, 각각의 게이트와 연결된 차동쌍 공통소스형 구조의 제1 및 제2 N형 트랜지스터를 포함하여, 상기 제1 결합된 인덕터의 일측에 인가된 신호전압에 응답된 역전압을 상기 제1 결합된 인덕터의 타측에 생성하고, 상기 제1 및 제2 N형 트랜지스터를 통해 쌍전류가 생성되도록 구성함을 특징으로 하며, 반도체 회로 등에 이용됨.The present invention uses a coupled inductor to ensure accurate D2S and S2D at high frequencies, and by connecting a capacitor in parallel with the coupled inductor to obtain a larger impedance at the desired frequency by parallel resonant D2S and S2D In order to provide an interconversion circuit between a single signal and a differential signal that can eliminate drive loss during conversion, in the interconversion circuit between a single signal and a differential signal, the number of turns on the left and right in which the power voltage is connected to the central connection point is the same. One coupled inductor; Both ends of the first coupled inductor include first and second N-type transistors of a differential pair common source type structure connected to respective gates to respond to a signal voltage applied to one side of the first coupled inductor. A reverse voltage is generated on the other side of the first coupled inductor, and a pair of currents are generated through the first and second N-type transistors.
Description
본 발명은 반도체 회로에 관한 것으로, 특히 단일신호(single signal)를 차동신호(differential signal)로 변환하거나, 차동신호를 단일신호로 변환하는 상호변환회로(BALanced-to-UNbalanced, BALUN circuit)에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor circuits, and more particularly, to a BALUNION-to-UNbalanced (BALUN circuit), which converts a single signal into a differential signal or converts a differential signal into a single signal. will be.
일반적으로, 집적회로(Integrated Circuit)의 내부 회로에서는 차동쌍(differential pair)을 이용하는 차동신호 처리를 기본으로 한다. 그 이유는, 차동신호 처리가 단일신호 처리에 비해 전원이나 신호의 동상모드를 제거하는 장점이 있으며, 특히 전원의 흔들림이나 고조파 성분에 의해 신호보다 더 큰 잡음이 존재할 수 있는 고주파에서 강한 특성을 가지기 때문이다. 반면, 집적회로의 외부에서는 필터와 같이 단일신호로 동작되도록 구현된 부분이 상당히 많아, 내부 회로에서 사용되는 차동신호를 단일신호로 변환(Differential Signal-to-Single Signal, 이하, D2S라 함)하거나 단일신호를 차동신호로 변환(Single Signal-to-Differential Signal, 이하, S2D라 함)하는 회로가 반드시 필요하게 된다.In general, internal circuits of an integrated circuit are based on differential signal processing using a differential pair. The reason is that the differential signal processing has the advantage of eliminating the in-phase mode of the power supply or the signal compared to the single signal processing, and especially has a strong characteristic at high frequencies where there may be greater noise than the signal due to the power supply shaking or harmonics. Because. On the other hand, many parts of the integrated circuit are implemented to operate as a single signal, such as a filter, so that the differential signal used in the internal circuit is converted into a single signal (hereinafter referred to as a differential signal-to-single signal). A circuit for converting a single signal into a differential signal (hereinafter referred to as S2D) is essential.
도 1a는 종래 기술에 따른 단일신호 및 차동신호 간의 상호변환회로도로서, 전류거울(current mirror) 구조의 D2S 변환부(100)와, 공통소스(common source) 차동쌍 구조의 S2D 변환부(120)로 구성된다.FIG. 1A is a diagram of an inter-conversion circuit between a single signal and a differential signal according to the prior art, and includes a D2S converter 100 having a current mirror structure and an S2D converter 120 having a common source differential pair structure. It consists of.
도 1a에 도시된 바와 같이, 상호변환회로의 D2S 변환부(100)는 전압전원(Vdd)에 연결된 2개의 P형 트랜지스터(P1, P2)로 구성된 전류거울 구조로 구현된다. 일반적으로 P형 트랜지스터가 N형 트랜지스터에 비해 이득이 작고 주파수 특성이 좋지 않아 고주파 신호처리에는 부적합하기 때문에, 차동쌍을 N형 트랜지스터(N1, N2)로 구현하는 경우, P형 트랜지스터(P1, P2)로 구성된 전류거울을 이용하여 D2S 변환부(100)를 구현하면 고주파 신호 처리 시 특성이 저하되는 문제가 있었다.As shown in FIG. 1A, the D2S converter 100 of the interconversion circuit is implemented with a current mirror structure including two P-type transistors P 1 and P 2 connected to a voltage power source Vdd. In general, P-type transistors have a smaller gain and poor frequency characteristics than N-type transistors, and thus are not suitable for high-frequency signal processing. Therefore, when a differential pair is implemented with N-type transistors N 1 and N 2 , the P-type transistor P When the D2S converter 100 is implemented using a current mirror composed of 1 and P 2 , there is a problem in that characteristics are degraded during high frequency signal processing.
그리고, 상호변환회로의 S2D 변환부(120)는 도면에 도시된 바와 같이, N형 트랜지스터(N1, N2)의 차동쌍으로 구현되는데, 이때 직류전류원 역할을 하는 N형 트랜지스터(NCS)의 출력 임피던스가 아주 큰 이상적인 전류원일수록 정확히 동작한다. 그러나, 고주파 동작에서는 일반적으로 큰 직류전류이므로 출력저항이 작아지고, 기생 커패시터에 의한 리액턴스가 줄어들기 때문에 상기와 같이 구성된 S2D 변환부(120)를 통해서는 정확한 차동신호를 얻기가 어렵다.In addition, the S2D converter 120 of the interconversion circuit is implemented as a differential pair of N-type transistors N 1 and N 2 , as shown in the drawing, in which case an N-type transistor N CS serving as a DC current source. The ideal current source with a very large output impedance will work correctly. However, in high frequency operation, a large DC current generally decreases the output resistance and reduces the reactance caused by the parasitic capacitor. Therefore, it is difficult to obtain an accurate differential signal through the S2D converter 120 configured as described above.
한편, 도 1b는 상기 도 1a의 회로에 대한 신호 파형도로서, 도면에 도시된 바와 같이, D2S 변환부(100)를 통해 단일신호로 변환된 부하전압(vout)과 중간전압(vob)의 크기가 근본적으로 다르기 때문에, P형 트랜지스터(P1, P2)의 전류거울에 의한 D2S 변환과 N형 트랜지스터(N1, N2)의 차동쌍에 의한 S2D 변환 시 트랜지스터(P1, P2, N1, N2)의 출력 임피던스에 의해 오차가 발생할 수 있는 문제점이 있었다.Meanwhile, FIG. 1B is a signal waveform diagram of the circuit of FIG. 1A, and as shown in the drawing, a load voltage v out and an intermediate voltage v ob converted into a single signal through the D2S converter 100. because of the size fundamentally different to, P-type transistors (P 1, P 2) the current mirror D2S transform and the N-type transistor of the (N 1, N 2) transistors (P 1, when the S2D conversion by the differential pair of P 2 , N 1 , N 2 ) There was a problem that an error may occur due to the output impedance.
본 발명은, 상기한 바와 같은 문제점을 해결하기 위하여 제안된 것으로, 결합된 인덕터(coupled inductor)를 이용하여 고주파에서의 정확한 D2S 및 S2D를 보장할 수 있는 단일신호 및 차동신호 간의 상호변환회로를 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems, and provides a mutual conversion circuit between a single signal and a differential signal that can guarantee accurate D2S and S2D at high frequency by using a coupled inductor. Its purpose is to.
또한, 본 발명은 상기 결합된 인덕터와 병렬로 커패시터를 접속함으로써 병렬공진에 의해 원하는 주파수에서 보다 큰 임피던스를 얻어 D2S 및 S2D 변환 시의 구동 손실을 제거할 수 있는 단일신호 및 차동신호 간의 상호변환회로를 제공하는데 그 목적이 있다.In addition, the present invention is a mutual conversion circuit between a single signal and a differential signal to obtain a larger impedance at a desired frequency by parallel resonance to eliminate the drive loss during the D2S and S2D conversion by connecting a capacitor in parallel with the coupled inductor The purpose is to provide.
도 1a는 종래 기술에 따른 단일신호 및 차동신호 간의 상호변환회로도.1A is a cross-conversion circuit diagram between a single signal and a differential signal according to the prior art;
도 1b는 상기 도 1a의 회로에 대한 신호 파형도.1B is a signal waveform diagram for the circuit of FIG. 1A.
도 2a 및 도 2b는 결합된 인덕터를 이용한 본 발명의 S2D 및 D2S 변환을 개념적으로 설명하기 위한 도면.2A and 2B are conceptual views for explaining the S2D and D2S conversion of the present invention using a coupled inductor.
도 2c는 상기 도 2a 및 도 2b에 대한 신호 파형도.FIG. 2C is a signal waveform diagram of FIGS. 2A and 2B.
도 3a 및 도 3b는 본 발명의 실시예에 따른 단일신호 및 차동신호 간의 상호변환회로도.3A and 3B are diagrams of an interconversion circuit between a single signal and a differential signal according to an embodiment of the invention.
도 3c는 상기 도 3a 및 도 3b의 회로에 대한 신호 파형도.3C is a signal waveform diagram for the circuit of FIGS. 3A and 3B.
* 도면의 주요 부분에 대한 설명* Description of the main parts of the drawing
200 : D2S 변환부200: D2S conversion unit
220, 240 : S2D 변환부220, 240: S2D conversion unit
상기 목적을 달성하기 위한 본 발명의 장치는, 단일신호 및 차동신호 간 상호변환회로에 있어서, 중앙의 연결점에 전원전압이 연결된 좌우의 권수가 같은 제1 결합된 인덕터; 상기 제1 결합된 인덕터의 양단이, 각각의 게이트와 연결된 차동쌍 공통소스형 구조의 제1 및 제2 N형 트랜지스터를 포함하여, 상기 제1 결합된 인덕터의 일측에 인가된 신호전압에 응답된 역전압을 상기 제1 결합된 인덕터의 타측에 생성하고, 상기 제1 및 제2 N형 트랜지스터를 통해 쌍전류가 생성되도록 구성함을 특징으로 한다.또한, 본 발명의 다른 장치는, 단일신호 및 차동신호 간 상호변환회로에 있어서, 중앙의 연결점에 전압전원이 연결된 좌우의 권수가 같은 제1 결합된 인덕터; 및 상기 제1 결합된 인덕터의 일측에 연결된 부하수단을 포함하여, 상기 제1 결합된 인덕터는, 상기 제1 결합된 인덕터의 양단에 인가된 쌍전류에 응답하여 상기 부하수단이 연결된 상기 제1 결합된 인덕터의 일측에 절대합전류를 생성하고, 생성된 절대합전류를 상기 부하수단으로 공급하여 부하전압을 생성하는 것을 특징으로 한다.또한, 본 발명의 또다른 장치는, 단일신호 및 차동신호 간 상호변환회로에 있어서, 중앙의 연결점에 전원전압이 연결된 좌우의 권수가 같은 제1 결합된 인덕터; 상기 제1 결합된 인덕터의 양단과 연결된 제1 및 제2 N형 트랜지스터; 중앙의 연결점에 전압전원이 연결된 좌우의 권수가 같은 제2 결합된 인덕터; 및 상기 제2 결합된 인덕터의 일측에 연결된 부하수단을 포함하여, 상기 제1 결합된 인덕터의 일측에 인가된 신호전압에 응답된 역전압을 상기 제1 결합된 인덕터의 타측에 생성하고, 상기 제1 및 제2 N형 트랜지스터를 통해 쌍전류가 생성되도록 구성하여 단일신호의 차동신호로의 변환을 수행하고, 상기 제2 결합된 인덕터는, 상기 제2 결합된 인덕터의 양단에 인가된 쌍전류에 응답하여 상기 부하수단이 연결된 상기 제2 결합된 인덕터의 일측에 절대합전류를 생성하고, 생성된 절대합전류를 상기 부하수단으로 공급하여 부하전압을 생성하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided an apparatus for converting a signal between a single signal and a differential signal, comprising: a first coupled inductor having the same number of turns on the left and right sides of a power supply voltage connected to a central connection point; Both ends of the first coupled inductor include first and second N-type transistors of a differential pair common source type structure connected to respective gates to respond to a signal voltage applied to one side of the first coupled inductor. A reverse voltage is generated on the other side of the first coupled inductor, and a pair of currents are generated through the first and second N-type transistors. A mutual conversion circuit between differential signals, comprising: a first coupled inductor having the same number of turns on the left and right sides of which a voltage power source is connected to a central connection point; And load means connected to one side of the first coupled inductor, wherein the first coupled inductor comprises the first coupling to which the load means is connected in response to a pair of currents applied across both ends of the first coupled inductor. The absolute sum current is generated at one side of the inductor, and the generated absolute sum current is supplied to the load means to generate a load voltage. An interconversion circuit comprising: a first coupled inductor having the same number of turns on the left and right sides of a power supply voltage connected to a central connection point; First and second N-type transistors connected to both ends of the first coupled inductor; A second coupled inductor having the same number of turns on the left and right sides of which a voltage power source is connected to a central connection point; And load means connected to one side of the second coupled inductor to generate a reverse voltage in response to a signal voltage applied to one side of the first coupled inductor on the other side of the first coupled inductor. The first and second N-type transistors are configured to generate a pair current so as to convert a single signal into a differential signal, and the second coupled inductor is connected to the pair current applied across the second coupled inductor. In response, the absolute sum current is generated at one side of the second coupled inductor to which the load means is connected, and the generated absolute sum current is supplied to the load means to generate a load voltage.
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.The above objects, features and advantages will become more apparent from the following detailed description taken in conjunction with the accompanying drawings. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
먼저, 인덕터의 특성에 대해 살펴보면, 인덕터는 주파수가 증가할수록 임피던스(wL)가 증가하므로, 작은 값의 인덕턴스에 의해서도 고주파에서 큰 임피던스를 얻을 수 있다. 더불어, 인덕터에 커패시터를 병렬접속할 경우 병렬공진에 의해 원하는 주파수에서 더욱 큰 임피던스를 얻을 수 있다.First, the characteristics of the inductor, since the impedance (w L ) increases as the inductor frequency increases, it is possible to obtain a large impedance at a high frequency even by a small inductance value. In addition, when a capacitor is connected in parallel to the inductor, parallel resonance allows a larger impedance to be obtained at a desired frequency.
도 2a 및 도 2b는 결합된 인덕터를 이용한 본 발명의 S2D 및 D2S 변환을 개념적으로 설명하기 위한 도면이고, 도 2c는 상기 도 2a 및 도 2b에 대한 신호 파형을 도시한 도면이다.2A and 2B are diagrams for conceptually explaining the S2D and D2S conversion of the present invention using a coupled inductor, and FIG. 2C is a diagram illustrating the signal waveforms of FIGS. 2A and 2B.
도 2a 및 도 2b에 도시된 바와 같이, S2D 및 D2S 변환을 위해 결합된 인덕터(L)와 커패시터(C)를 병렬접속하면 등가적으로 자화(magnetizing) 인덕턴스(L)가 없는 트랜스포머(transformer)의 특성을 가지게 되어, 누설자속이 없는 완전결합(k=1)된 경우 이상적인 트랜스포머와 등가를 이루게 된다. 이때, 결합된 인덕터(L)는 좌우의 권수가 같은, 즉 같은 인덕턴스를 갖도록 접속하여 자속이 상호 쇄교하도록 구성된 것으로, 인덕터의 중앙에 연결점(도면에서는 접지전원이 연결됨)을 가지는 형태이다.As shown in Figs. 2A and 2B, the parallel connection of the coupled inductor L and the capacitor C for S2D and D2S conversion results in a transformer without equivalent magnetizing inductance L. This feature is equivalent to an ideal transformer when fully coupled (k = 1) with no leakage flux. In this case, the coupled inductor L is configured to connect the magnetic fluxes mutually by connecting the windings on the left and right to have the same inductance, that is, the same inductance, and has a connection point (the ground power supply is connected in the drawing) in the center of the inductor.
일반적으로, S2D 변환은 신호전압(vi)의 반대 위상의 역전압(vo)을 만들어 내는 것이고, D2S 변환은 쌍전류(ii+, ii-)의 절대합전류(io)를 만드는 것이다. 따라서, 도 2b에서 S2D 변환 시 입력이 신호전압(vi)으로 인가되므로 역전압(vo)은 무조건 얻어지는데, 다만 신호전압(vi)이 인덕터(L)의 임피던스(wL)를 충분히 구동할 수 있어야 한다. 반면, 도 2a에서 D2S 변환 시 입력이 쌍전류(i i+,i i-)로 인가되므로 인덕터(L)의 임피던스(wL)에 의한 구동손실이 발생하여, 부하 임피던스(Z) 보다 인덕터(L)의 임피던스(wL)가 상당히 작다는 조건에서 쌍전류(i i+,i i-)의 절대합전류(i o)가 출력으로 흐른다.In general, S2D conversion produces the reverse voltage (v o ) of the opposite phase of the signal voltage (v i ), and D2S conversion produces the absolute sum current (i o ) of the pair currents (i i + , i i- ). will be. Therefore, since the input voltage is applied as the signal voltage v i during the S2D conversion in FIG. 2B, the reverse voltage v o is unconditionally obtained, except that the signal voltage v i is sufficient to satisfy the impedance w L of the inductor L. It should be able to drive. On the other hand, in FIG. 2A, since the input is applied as a pair of currents i i + and i i - during the D2S conversion, a driving loss due to the impedance w L of the inductor L is generated, and thus the inductor L is smaller than the load impedance Z. The absolute sum current ( i o ) of the pair current ( i i + , i i- ) flows to the output under the condition that the impedance (w L ) of) is quite small.
여기에 커패시터(C)를 인덕터(L)에 병렬접속하게 되면, 커패시터(C)가 결합된 인덕터(L)와 병렬공진하여 합성 임피던스가 무한대로 증가하므로, S2D 변환 시 인덕터 임피던스(wL)의 추가 구동력이 신호전압(vi)에 필요없고, D2S 변환 시 인덕터 임피던스(wL)에 의한 구동손실이 발생하지 않아, 이상적인 D2S 변환 및 S2D 변환 동작을 수행할 수 있다. 또한, 고주파일수록 인덕터 임피던스(wL)가 증가하므로 커패시터(C)가 없어도 커패시터(C)를 이용한 병렬공진과 비슷한 성능을 얻을 수 있게 된다.When the capacitor C is connected to the inductor L in parallel, the resonance impedance of the inductor L coupled to the inductor L coupled to the capacitor C increases indefinitely, so that the inductor impedance (w L ) of the S2D conversion is increased. additional driving force is not required for the voltage signal (v i), D2S conversion, because the driving loss due to the impedance of the inductor (L w) does not occur, it is possible to perform the ideal D2S conversion and S2D conversion operation. In addition, since the inductor impedance (w L ) increases at higher frequencies, performance similar to parallel resonance using the capacitor (C) may be obtained without the capacitor (C).
도 3a 및 도 3b는 본 발명의 실시예에 따른 단일신호 및 차동신호 간의 상호변환회로도로서, 도 3a는 S2D 변환부를 종래와 유사한 공통소스 구조로 구성한 실시예이고, 도 3b는 S2D 변환부를 공통게이트 구조로 구성한 실시예이다.3A and 3B are cross-converting circuit diagrams of a single signal and a differential signal according to an embodiment of the present invention, and FIG. 3A is an embodiment in which the S2D converter is configured with a common source structure similar to the prior art, and FIG. The embodiment is constructed in a structure.
그리고, 도 3c는 상기 도 3a 및 도 3b의 회로에 대한 신호 파형도이다.3C is a signal waveform diagram of the circuit of FIGS. 3A and 3B.
먼저, 도 3a에 도시된 본 발명의 상호변환회로는 중앙의 연결점에전원전압(Vdd)이 연결된 좌우의 권수가 같은 결합된 인덕터(L1), 상기 인덕터(L1)의 일측과 부하단(vout) 사이에 전후의 직류성분을 단절하고 교류의 신호만을 서로 단락시키기 위한 커패시터(Co), 부하단(vout)에 연결된 부하 저항(R)으로 구성되어 상기 인덕터(L1) 양단의 쌍전류(i 1,i 2)에 대한 절대합전류(i out)를 생성하는 D2S 변환부(200)와, 중앙의 연결점에 접지전원(Vss)이 연결된 좌우의 권수가 같은 결합된 인덕터(L2), 상기 인덕터(L2)의 양단이 각각의 게이트와 연결된 차동쌍의 공통소스형 N형 트랜지스터(N1, N2), 상기 N형 트랜지스터(N1, N2)의 공통소스단에 연결되어 직류전류원 역할을 하는 N형 트랜지스터(NCS)로 구성되어 상기 인덕터(L2) 일측의 신호전압(vin)으로부터 역전압(vib)을 생성하는 S2D 변환부(220)로 이루어진다.First, the mutual conversion circuit of the present invention shown in FIG. 3A has a combined inductor L1 having the same number of turns on the left and right in which the power supply voltage Vdd is connected to a central connection point, and one side of the inductor L1 and the load terminal v out. ) Consists of a capacitor (C o ) and a load resistor (R) connected to the load terminal (v out ) for disconnecting the DC components before and after and shorting only the signals of the AC to each other. The D2S converter 200 generates an absolute sum current ( i out ) for i 1 , i 2 , and an inductor L 2 having the same number of turns on the left and right in which the ground power source Vss is connected to a central connection point. an inductor (L2) both ends of which are common-source type of the differential pair connected to the respective gates of the N-type transistors (N 1, N 2), the N-type transistors (N 1, N 2) is connected to a common source terminal of the DC current source role Is composed of an N-type transistor (N CS ), and the reverse voltage (v) from the signal voltage (v in ) of one side of the inductor (L2) ib ) to the S2D converter 220.
그리고, 도 3b에 도시된 본 발명의 상호변환회로는, 상기 도 3a와 동일한 구성으로 이루어진 D2S 변환부(200)와, 중앙의 연결점에 접지전원(Vss)이 연결된 좌우의 권수가 같은 결합된 인덕터(L3), 상기 인덕터(L3)의 양단이 각각의 소스와 연결된 공통게이트형 N형 트랜지스터(N3, N4), 상기 N형 트랜지스터(N3, N4) 각각의 소스에 연결되어 직류전류원 역할을 하는 2개의 N형 트랜지스터(Ncs1, Ncs2)로 구성되어 상기 인덕터(L3) 일측의 신호전압(vin)으로부터 역전압(vib)을 생성하는 S2D 변환부(240)로 이루어진다.In addition, the mutual conversion circuit of the present invention shown in FIG. 3B includes an inductor having the same number of turns as the D2S converter 200 having the same configuration as that of FIG. (L3), the both ends of the inductor (L3) is connected to the source of each of the common gate type N-type transistor (N 3 , N 4 ), the N-type transistor (N 3 , N 4 ) connected to the respective source is a direct current source The S2D converter 240 includes two N-type transistors N cs1 and N cs2 that serve to generate a reverse voltage vib from the signal voltage vin of one side of the inductor L3.
상기 도 3a 및 도 3b에 도시된 본 발명의 상호변환회로의 동작은, 상기 도 2a 및 도 2b의 설명에서 개시한 결합된 인덕터(L)를 이용한 단일신호와 차동신호의상호 변환 동작과 일치하며, 그 구체적인 동작에 대해서는 아래에 기술한다.The operation of the interconversion circuit of the present invention shown in FIGS. 3A and 3B is consistent with the interconversion operation of a single signal and a differential signal using the combined inductor L disclosed in the description of FIGS. 2A and 2B. The specific operation thereof is described below.
도 3a 및 도 3b에 도시된 S2D 변환부(220, 240)에서 상호 자속을 쇄교하는 결합된 인덕터(L2, L3)는 그 일측에 인가된 신호전압(vin)의 역전압(vib)을 타측에 생성함으로써 단일신호를 차동신호로 변환하는 S2D의 동작을 수행한다. 상기 신호전압(vin)과 역전압(vib)은 도 3a에서는 차동쌍의 공통소스형 N형 트랜지스터(N1, N2)에 의해, 도 3b에서는 공통게이트형 N형 트랜지스터(N3, N4)에 의해 각각 쌍전류(i 1,i 2)로 만들어진다.The combined inductors L2 and L3 linking mutual magnetic fluxes in the S2D converters 220 and 240 illustrated in FIGS. 3A and 3B have a reverse voltage v ib of the signal voltage v in applied to one side thereof. S2D converts a single signal into a differential signal by generating a signal at the other side. The signal voltage (v in) and the reverse voltage (v ib) is Fig. 3a in the by-type form of the differential pair of common source N transistors (N 1, N 2), in Figure 3b the common gate type N-type transistors (N 3, N 4 ), respectively, is produced as pair currents i 1 and i 2 .
그리고, 도 3a 및 도 3b에 도시된 D2S 변환부(200)에서 결합된 인덕터(L1)는 그 양단에 인가된 쌍전류(i 1,i 2)에 대한 절대합전류(i out)를 생성함으로써 차동신호를 단일신호로 변환하는 D2S의 동작을 수행한다. 상기의 절대합전류(i out)는 커패시터(Co)를 통하여 부하저항(R)으로 공급되어 부하전압(vout)을 만든다.In addition, the inductor L1 coupled in the D2S converter 200 illustrated in FIGS. 3A and 3B generates an absolute sum current i out for the pair currents i 1 and i 2 applied to both ends thereof. D2S converts the differential signal into a single signal. The absolute sum current i out is supplied to the load resistor R through the capacitor Co to form a load voltage v out .
또한, 앞서 설명한 바와 같이 D2S 변환부(200)와 S2D 변환부(220, 240)에서 인덕터(L1, L2, L3)와 병렬연결된 커패시터(C1, C2, C3)를 더 구비하여 상기의 신호 변환 시 커패시터와의 공진동작을 통해 구동손실을 제거한 이상적인 변환 동작을 수행할 수 있다.In addition, as described above, the D2S converter 200 and the S2D converter 220 and 240 further include capacitors C1, C2, and C3 connected in parallel with the inductors L1, L2, and L3 to convert the signals. Resonant operation with the capacitor can perform an ideal conversion operation with the driving loss eliminated.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary knowledge.
상기한 바와 같은 본 발명은, 결합된 인덕터를 이용하여 상호변환회로를 구성함으로써 고주파에서 정확한 D2S 및 S2D 변환을 수행할 수 있으며, 결합된 인덕터와 병렬로 커패시터를 접속하여 구성함으로써 병렬공진에 의해 원하는 주파수에서 보다 큰 임피던스를 얻어 D2S 및 S2D 변환 시의 구동 손실을 제거할 수 있는 탁월한 효과가 있다.As described above, the present invention can perform accurate D2S and S2D conversion at a high frequency by constructing an interconversion circuit using a coupled inductor, and by configuring a capacitor in parallel with the coupled inductor, desired by parallel resonance. There is an excellent effect of obtaining greater impedance at frequency to eliminate drive losses during D2S and S2D conversion.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990060412A KR100345446B1 (en) | 1999-12-22 | 1999-12-22 | Balun circuit using coupled inductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990060412A KR100345446B1 (en) | 1999-12-22 | 1999-12-22 | Balun circuit using coupled inductor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010063350A KR20010063350A (en) | 2001-07-09 |
| KR100345446B1 true KR100345446B1 (en) | 2002-07-26 |
Family
ID=19628138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990060412A KR100345446B1 (en) | 1999-12-22 | 1999-12-22 | Balun circuit using coupled inductor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100345446B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7596364B2 (en) * | 2006-12-08 | 2009-09-29 | Telefonaktiebolaget L M Ericsson (Publ) | Merged low-noise amplifier and balun |
| KR100856443B1 (en) * | 2007-05-15 | 2008-09-04 | 연세대학교 산학협력단 | Low-voltage hybrid balun and differential low noise amplifier using thereof |
| KR100882819B1 (en) * | 2007-07-10 | 2009-02-10 | 한국과학기술원 | Cascode structure power amplifier using multiple common-gate transistor |
-
1999
- 1999-12-22 KR KR1019990060412A patent/KR100345446B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010063350A (en) | 2001-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5230054B2 (en) | Power amplifier circuit and method thereof | |
| US7924580B2 (en) | Switching inverters and converters for power conversion | |
| US4257087A (en) | DC-to-DC switching converter with zero input and output current ripple and integrated magnetics circuits | |
| JP4625138B2 (en) | A circuit that converts a differential current signal to a single termination signal | |
| US4262328A (en) | DC-to-DC converter | |
| JP2009506586A (en) | Circuit and method for implementation of a power amplifier for millimeter wave applications | |
| US8493152B2 (en) | Power amplifier | |
| TWI737129B (en) | Dc/dc converting system | |
| US20050073863A1 (en) | Ripple-current reduction for transformers | |
| JP3306252B2 (en) | Common base transistor amplifier | |
| JP2000165202A (en) | Single phase differential conversion circuit | |
| KR100192881B1 (en) | Lumped parameter balun | |
| US9548706B2 (en) | High-frequency generator | |
| KR100345446B1 (en) | Balun circuit using coupled inductor | |
| CN115940850A (en) | Current synthesis type novel Doherty power amplifier | |
| US8149062B2 (en) | Power amplifier circuitry having inductive networks | |
| US5089791A (en) | MMIC-compatible power amplifier | |
| JP2001025242A (en) | Switching power source | |
| US6166921A (en) | Semiconductor device including an integrated circuit for realizing a DC voltage converter | |
| CN219351689U (en) | Frequency multiplier circuit based on current multiplexing | |
| JP2006157483A (en) | Amplifier with modulation function | |
| JPH04208702A (en) | Frequency coverting circuit | |
| JPH04578Y2 (en) | ||
| JPH11196581A (en) | Self-excited push-pull power supply circuit | |
| CN110729904B (en) | Full-bridge converter circuit transformer and full-bridge converter circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090702 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |