KR100345064B1 - 디싱을 방지하기 위한 쉘로우트렌치분리 형성방법 - Google Patents
디싱을 방지하기 위한 쉘로우트렌치분리 형성방법 Download PDFInfo
- Publication number
- KR100345064B1 KR100345064B1 KR1020000037121A KR20000037121A KR100345064B1 KR 100345064 B1 KR100345064 B1 KR 100345064B1 KR 1020000037121 A KR1020000037121 A KR 1020000037121A KR 20000037121 A KR20000037121 A KR 20000037121A KR 100345064 B1 KR100345064 B1 KR 100345064B1
- Authority
- KR
- South Korea
- Prior art keywords
- shallow trench
- buried layer
- forming
- dishing
- substrate
- Prior art date
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title abstract description 3
- 238000000034 method Methods 0.000 claims abstract description 40
- 238000005498 polishing Methods 0.000 claims abstract description 15
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 13
- -1 carbon ions Chemical class 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 8
- 238000010438 heat treatment Methods 0.000 claims abstract description 4
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 abstract 1
- 229910002656 O–Si–O Inorganic materials 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910018557 Si O Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
디싱을 방지하기 위한 쉘로우트렌치분리 형성방법은, STI형성 후 기판상부의 평탄화과정시 산화막매립 후, 이온주입에 의해 연마율을 조절하여 CMP공정을 실시함으로써, 디싱(Dishing)현상을 효과적으로 방지하기 위한 공정에 관한 것이다.
본 발명은 형성된 쉘로우트렌치를 매립한 후, 이 매립층에 탄소이온을 주입하고 열처리공정을 실시함으로써, 굴곡진 매립층의 연마율을 다르게 조정한다. 이후 CMP에 의해 기판상부를 평탄화시킴으로써 디싱을 방지하여 쉘로우트렌치를 형성하는 다단계의 공정들을 포함하고 있다.
따라서 본 발명은 패턴밀도에 따른 디싱현상을 방지함으로써, 생산수율을 증대시키고 반도체소자의 전기적 특성을 향상시키는 효과가 있다.
Description
본 발명은 STI(Shallow Trench Isolation)에 관련된 것으로, 보다 구체적으로는 STI(Shallow Trench Isolation) 형성 후 화학기계적연마(Chemical Mechanical Polishing; 이하 'CMP'라 함)에 의한 트렌치매립 산화막의 평탄화과정시 산화막매립 후, 이온주입에 의해 연마율을 조절하여 CMP공정을 실시함으로써, 디싱(Dishing)현상을 효과적으로 방지할 수 있는, 디싱을 방지하기 위한 쉘로우트렌치분리 형성방법에 관한 것이다.
소자의 집적도가 0.20㎛ 이하로 향상됨에 따라, LOCOS(LOCal Oxidation of Silicon)방식에 의한 분리막(isolation)은 소자의 구동특성을 만족시키지 못하게 되었다. 따라서 이에 대한 대안으로 STI공정이 대두되었다.
STI공정은 종래의 필드산화막(Field Oxide ; Fox) 대신 미소폭의 트렌치(Shallow Trench)에 의해 분리막을 형성하는 공정이다. 이러한 STI 공정을 간단히 언급하면, 먼저 실리콘기판 상부에 산화막이나 질화막을 증착하고 여기에 우물형태와 비슷한 쉘로우트렌치를 형성한다. 이후 트렌치매립 산화막으로 트렌치를 매립한 후, 화학기계적연마(CMP)등의 후처리 공정으로 그 상부를 평탄화시키므로써 분리공정을 완성한다.
그러나, 전술한 종래 STI의 CMP는 다음과 같은 문제점이 있다.
즉, CMP를 완료한 각 층의 두께는 해당 층의 형성농도에 크게 영향을 받는다. 즉 해당 층의 농도가 높은 영역은 연마(polishing)가 덜 되고, 농도가 낮은 영역은 연마가 잘 되는 디싱(dishing)현상이 발생되는 문제점이 있다. 이러한 디싱현상의 원인이 되는 농도 불균일 문제를 해결하기 위하여 더미패턴(dummy pattern)을 삽입하는 방법이 고려될 수 있으나, 더미패턴 삽입방법은 많은 시뮬레이션(simulation)과 피드백(feed back)과정을 거쳐야 하므로 시간적, 경제적인 손실이 많다.
따라서 전술한 문제점을 해결하기 위한 본 발명의 목적은, CMP의 조건에 따라 각 층의 연마율에 차이가 있음을 이용하여, 산화막 표면에 탄소이온을 주입시킨후 열공정을 실시한 후, 탄소이온이 주입된 산화막의 계면구조를 변화시켜 CMP를 선택적으로 수행함으로써 디싱현상을 방지하기 위한, 디싱을 방지하기 위한 쉘로우트렌치분리 형성방법을 제공하는 데 있다.
도 1a 내지 도 1d는 본 발명의 일실시예에 따른 디싱을 방지하기 위한 STI 형성방법의 공정도.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 기판 12 : 질화막
14 : 쉘로우트렌치 16 : 매립층
18 : CMP장치
본 발명에 따른 디싱을 방지하기 위한 쉘로우트렌치분리 형성방법은, 쉘로우트렌치를 형성함에 있어서,
기판상부에 상기 쉘로우트렌치 매립시 상기 기판상부의 연마를 원활히 수행하기 위한 소정의 질화막을 형성하는 제1단계; 상기 기판에 소정 깊이의 쉘로우트렌치를 형성하는 제2단계; 상기 형성된 쉘로우트렌치를 소정의 매립물질로 매립하여 매립층을 형성하는 제3단계; 상기 매립층에 소정 깊이로 탄소이온을 주입하는 제4단계; 상기 이온주입된 매립층의 보상을 위해 열처리공정을 실시하는 제5단계; 보상된 상기 매립층을 연마하여 쉘로우트렌치가 형성된 상기 기판상부를 평탄화하는 제6단계를 포함한다.
이하 도면들을 참조하여 본 발명의 바람직한 실시예를 자세히 설명한다.
도 1a 내지 도 1d는 본 발명의 일실시예에 따른 디싱을 방지하기 위한 STI 형성방법의 공정도이다.
도 1a에 도시한 바와 같이, 본 실시예는 먼저 기판(10) 상부에 질화막(12)을 증착한다. 이 후, 쉘로우트렌치(14)를 4000Å 깊이로 형성한다.
이 후 도 1b와 같이, 형성된 쉘로우트렌치(14)에 고농도플라즈마(HighDensity Plasma; 이하'HDP'라 함) 산화막이나, O3TEOS USG를 약 7000Å정도 증착하여 매립층(16)을 형성한다. 다음 매립층(16) 표면으로부터 약 500∼1000Å 깊이에 투입깊이(Projected Range; 이하 'Rp점'이라 함)가 형성되도록 약 25∼50 KeV의 주입에너지로 탄소이온을 이온주입한다.
다음 도 1c와 같이, 1050℃ 정도의 온도에서 열공정을 실시하여, 매립층(16)의 탄소이온 주입부분 및 상단부를 보상한다. 이 열공정을 실시하면 주입된 탄소이온은 매립층 산화막의 Si-O 구조와 반응하여 재결합한다. 즉, 탄소이온이 주입되지 않은 매립층 내부(14x)의 산화막은 O-Si-O의 구조를 그대로 유지하지만, 매립층 외부(14y)의 산화막은 주입된 탄소이온과 반응하므로 O-Si-O와 O-C-O의 구조가 공존하게 된다.
이 후 도 1d와 같이, 평탄화시키기 위해 매립층(16)의 상부에 CMP공정을 실시한다.
CMP공정시 동일조건에서 각 막(film)에 대한 연마율(polishinr removal rate)은 차이가 난다. 즉 중요한 막의 연마율을 살펴보면 열산화막(thermal oxide)이 가장 빠르고 SOG, 질화막(nitride) 등의 순서로 낮아진다. 이것은 CMP공정시 화학적 반응을 통해 막의 계면을 활성화시키는 슬러리(slurry)와, 각 막과의 반응정도가 각기 다른 것에 기인한다. 아울러 본 발명에서는 각 막의 연마율 차이를 효과적으로 이용한다.
이와 같은 CMP공정시 O-Si-O구조인 매립층 내부(16x)는 수산화기(OH-) 잘 반응하는 데 반해, O-Si-O와 O-C-O의 구조가 공존하는 매립층 외부(16y)는 수산기와의 반응이 잘 이루어지지 않으므로, 연마율이 떨어지게 된다. 따라서 증착된 매립층(16)의 단차 때문에, 높은 형성된 STI의 활성(active)영역 상부가 먼저 연마된다. 이 때 연마되는 산화막은 탄소이온이 주입된 부분이다. 이 후 계속적으로 연마를 진행하여 트렌치영역 매립층의 상부가 연마되기 시작할 때에는, 활성영역은 순수한 산화막이 연마되고 트렌치영역은 탄소이온이 주입된 산화막이 연마된다. 따라서 CMP의 연마율 차이가 발생함에 따라 CMP를 선택적으로 할 수 있어 디싱현상을 방지할 수 있다. 결국 반도체소자를 전체적으로 고려할 경우, CMP를 완료하면 패턴밀도(pattern density)가 낮은 영역에서도 디싱현상을 방지하여, 평탄한 계면을 형성할 수 있다.
전술한 바와 같이, 본 발명은 패턴밀도에 따른 디싱현상을 방지함으로써, 생산수율을 증대시키고 반도체소자의 전기적 특성을 향상시키는 효과가 있다.
Claims (8)
- 쉘로우트렌치를 형성함에 있어서,기판상부에 상기 쉘로우트렌치 매립시 상기 기판상부의 연마를 원활히 수행하기 위한 소정의 질화막을 형성하는 제1단계;상기 기판에 소정 깊이의 쉘로우트렌치를 형성하는 제2단계;상기 형성된 쉘로우트렌치를 소정의 매립물질로 매립하여 매립층을 형성하는 제3단계;상기 매립층에 소정 깊이로 탄소이온을 주입하는 제4단계;상기 이온주입된 매립층의 보상을 위해 열처리공정을 실시하는 제5단계;보상된 상기 매립층을 연마하여 쉘로우트렌치가 형성된 상기 기판상부를 평탄화하는 제6단계를 포함하는 것을 특징으로 하는, 디싱을 방지하기 위한 쉘로우트렌치분리 형성방법.
- 제 1항에 있어서, 상기 제2단계는상기 쉘로우트렌치를 약 4000Å 깊이로 형성하는 것을 특징으로 하는, 디싱을 방지하기 위한 쉘로우트렌치분리 형성방법.
- 제 1항에 있어서, 상기 제2단계는상기 매립층을 약 7000Å정도 두께로 증착하는 것을 특징으로 하는, 디싱을방지하기 위한 쉘로우트렌치분리 형성방법.
- 제 1항에 있어서, 상기 제3단계는고농도플라즈마(HDP) 산화막으로 매립층을 형성하는 것을 특징으로 하는, 디싱을 방지하기 위한 쉘로우트렌치분리 형성방법.
- 제 1항에 있어서, 상기 제3단계는O3TEOS USG으로 매립층을 형성하는 것을 특징으로 하는, 디싱을 방지하기 위한 쉘로우트렌치분리 형성방법.
- 제 1항에 있어서, 상기 제4단계는상기 매립층 표면으로부터 약 500∼1000Å 깊이에 투입깊이(Rp점)가 형성되도록 약 25∼50 KeV의 주입에너지로 상기 탄소이온을 주입하는 것을 특징으로 하는, 디싱을 방지하기 위한 쉘로우트렌치분리 형성방법.
- 제 1항에 있어서, 상기 제5단계는약 1050℃ 정도의 온도에서 상기 열처리공정을 실시하는 것을 특징으로 하는, 디싱을 방지하기 위한 쉘로우트렌치분리 형성방법.
- 제 1항에 있어서, 상기 제6단계는상기 기판상부를 평탄화하기 위해 화학기계적연마(CMP)공정을 실시하는 것을 특징으로 하는, 디싱을 방지하기 위한 쉘로우트렌치분리 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000037121A KR100345064B1 (ko) | 2000-06-30 | 2000-06-30 | 디싱을 방지하기 위한 쉘로우트렌치분리 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000037121A KR100345064B1 (ko) | 2000-06-30 | 2000-06-30 | 디싱을 방지하기 위한 쉘로우트렌치분리 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020002810A KR20020002810A (ko) | 2002-01-10 |
| KR100345064B1 true KR100345064B1 (ko) | 2002-07-20 |
Family
ID=19675375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000037121A KR100345064B1 (ko) | 2000-06-30 | 2000-06-30 | 디싱을 방지하기 위한 쉘로우트렌치분리 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100345064B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101019694B1 (ko) * | 2003-11-19 | 2011-03-07 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성방법 |
| KR20180061389A (ko) * | 2015-10-23 | 2018-06-07 | 어플라이드 머티어리얼스, 인코포레이티드 | 진보된 cmp 및 리세스 플로우를 위한 갭필 필름 수정 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0786393A (ja) * | 1993-09-17 | 1995-03-31 | Toshiba Corp | 半導体素子の素子分離方法 |
| JPH09326393A (ja) * | 1996-06-04 | 1997-12-16 | Sony Corp | 半導体装置の製造方法 |
| KR19980030769A (ko) * | 1996-10-30 | 1998-07-25 | 김광호 | 반도체 소자의 평탄화 방법 |
| KR19990055195A (ko) * | 1997-12-27 | 1999-07-15 | 김영환 | 반도체 장치의 소자 분리막 형성방법 |
| JP2000012491A (ja) * | 1998-06-23 | 2000-01-14 | Nec Corp | 半導体装置の製造方法 |
-
2000
- 2000-06-30 KR KR1020000037121A patent/KR100345064B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0786393A (ja) * | 1993-09-17 | 1995-03-31 | Toshiba Corp | 半導体素子の素子分離方法 |
| JPH09326393A (ja) * | 1996-06-04 | 1997-12-16 | Sony Corp | 半導体装置の製造方法 |
| KR19980030769A (ko) * | 1996-10-30 | 1998-07-25 | 김광호 | 반도체 소자의 평탄화 방법 |
| KR19990055195A (ko) * | 1997-12-27 | 1999-07-15 | 김영환 | 반도체 장치의 소자 분리막 형성방법 |
| JP2000012491A (ja) * | 1998-06-23 | 2000-01-14 | Nec Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020002810A (ko) | 2002-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8187948B2 (en) | Hybrid gap-fill approach for STI formation | |
| CN1275311C (zh) | 浅沟渠隔离结构的填充方法 | |
| JP2006237612A (ja) | 半導体基板内に分離領域を形成する方法および絶縁体集積回路上にシリコンを形成する方法 | |
| KR19990055121A (ko) | 반도체 소자 제조 방법 | |
| JP2006278745A (ja) | 半導体装置の製造方法および半導体装置 | |
| KR100345064B1 (ko) | 디싱을 방지하기 위한 쉘로우트렌치분리 형성방법 | |
| KR100700279B1 (ko) | 플랫 노아 마스크롬의 제조 방법 | |
| KR20090066406A (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
| KR20070109483A (ko) | 플래쉬 메모리 소자의 소자분리막 제조 방법 | |
| KR20100074668A (ko) | 반도체 소자의 소자 분리 구조 형성방법 | |
| KR19990085853A (ko) | 어닐링을 이용한 트랜치형 소자분리막 형성방법 | |
| KR100546722B1 (ko) | 반도체 소자 제조 방법 | |
| KR100519648B1 (ko) | 반도체 소자의 제조 방법 | |
| KR101019694B1 (ko) | 반도체 소자의 소자 분리막 형성방법 | |
| KR20030086853A (ko) | 반도체 소자의 소자분리 방법 | |
| KR100595858B1 (ko) | 반도체 소자 제조방법 | |
| KR100291195B1 (ko) | 에스오아이 기판제조방법 | |
| KR100829371B1 (ko) | 반도체 소자 제조방법 | |
| KR100822605B1 (ko) | 플래시 메모리 소자의 소자 분리막 형성 방법 | |
| KR20060076587A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20030001941A (ko) | 반도체소자의 제조방법 | |
| KR100430582B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20060134608A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100822620B1 (ko) | 반도체 소자의 제조방법 | |
| KR20020002543A (ko) | 반도체 소자의 소자분리막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |