KR100336892B1 - Tft-lcd - Google Patents

Tft-lcd Download PDF

Info

Publication number
KR100336892B1
KR100336892B1 KR10-1998-0055666A KR19980055666A KR100336892B1 KR 100336892 B1 KR100336892 B1 KR 100336892B1 KR 19980055666 A KR19980055666 A KR 19980055666A KR 100336892 B1 KR100336892 B1 KR 100336892B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
active layer
tft
layer
Prior art date
Application number
KR10-1998-0055666A
Other languages
English (en)
Other versions
KR20000040114A (ko
Inventor
한종근
이득수
Original Assignee
주식회사 현대 디스플레이 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 현대 디스플레이 테크놀로지 filed Critical 주식회사 현대 디스플레이 테크놀로지
Priority to KR10-1998-0055666A priority Critical patent/KR100336892B1/ko
Publication of KR20000040114A publication Critical patent/KR20000040114A/ko
Application granted granted Critical
Publication of KR100336892B1 publication Critical patent/KR100336892B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 온전류를 향상시킬 수 있는 TFT-LCD를 제공한다.
본 발명에 따른 TFT-LCD는 상부에 게이트 라인에서 연장된 게이트 전극이 형성된 절연기판과, 기판 전면에 형성된 게이트 절연막과, 게이트 전극에 대향하여 상기 게이트 절연막 상에 형성된 액티브층과, 액티브층의 상면을 노출시키면서 액티브층에 걸쳐서 형성된 소오스 및 드레인과, 소오스 및 드레인 전극과 액티브층 사이에 개재된 오믹층을 구비한다. 또한, 기판 전면에 형성되고 소오스 전극의 일부를 노출시키는 제 1 콘택홀과 게이트 전극 양 측의 게이트 라인의 일부를 각각 노출시키는 제 2 및 제 3 콘택홀을 구비한 패시배이션층과, 패시배이션층 상에 형성되고 제 1 콘택홀을 통하여 소오스 전극과 콘택하는 화소전극과, 패시배이션층 상에서 게이트 전극과 오버랩되어 형성되고 제 2 및 제 3 콘택홀을 통하여 게이트 라인과 콘택하는 상부전극을 포함하고, 게이트 라인에 전압신호가 인가될 때, 액티브층에는 두 개의 채널이 형성되는 것을 특징으로 한다. 또한, 두 개의 채널은 게이트 전극 상부의 게이트 절연막과 액티브층 사이와, 상부전극 하부의 패시배이션층과 액티브층 사이에서 각각 형성되고, 상부전극은 화소전극과 동일한 물질, 바람직하게 ITO막으로 이루어진다.

Description

ＴＦＴ-ＬＣＤ
본 발명은 액티브 매트릭스형 액정 표시 소자에 관한 것으로, 특히 온전류를 향상시킬 수 있는 박막 트랜지스터 액정 표시 소자에 관한 것이다.
일반적으로, 액티브 매트릭스형 액정 표시(active matrix-type liquid crystal display; AM-LCD) 소자는 얇아서 다양한 표시장치에 사용된다. 이러한 AM-LCD에서, 박막 트랜지스터(thin film transistor; TFT)가 각 화소에 대한 스위칭 소자로서 제공되어, 개개의 화소전극들이 독립적으로 구동되기 때문에, 듀티(duty) 비의 감소에 기인하는 콘트라스트가 감소되지 않고, 또한 디스플레이 용량이 증가하여 라인수가 증가될 때에도 시야각이 감소되지 않는다.
도 1은 종래의 TFT-LCD를 나타낸 평면도이고, 도 2는 도 1의 Ⅱ-Ⅱ' 선에 따른 단면도이다.
도 1을 참조하면, 유리기판과 같은 투명한 절연기판(10; 도 2 참조) 상에 게이트 라인(20)과 데이터 라인(40)이 매트릭스 형태로 배열되어 화소영역이 정의되고, 게이트 라인(20)과 데이터 라인(40)이 교차하는 부분에 TFT(50)가 배열된다. 게이트 라인(20)과 나란하게 스토리지 전극(20B)이 배열되고, 화소영역에 박막 트랜지스터(50)의 소오스 전극(41)과 콘택(C1)되어 화소전극(70)이 배열된다.
도 2를 참조하면, 절연기판(10) 상에 게이트 라인(20; 도 1 참조)에서 연장된 게이트 전극(20A)과, 스토리지 전극(20B)이 각각 형성되고, 기판 전면에 게이트 절연막(30)이 형성된다. 게이트 전극(20A)에 대향하여 액티브층(51)이 형성되고, 액티브층(51)의 상면을 노출시키면서 액티브층(51)에 걸쳐서 소오스 및 드레인전극(41, 42)이 형성된다. 액티브층(51)과 소오스 및 드레인 전극(41, 42) 사이에는 오믹층(52)이 개재된다. 또한, 기판 전면 상에는 소오스 전극(41)의 일부를 노출시키는 콘택홀을 구비한 패시배이션층(60)이 형성되고, 화소영역의 패시배이션층(60) 상에는 콘택홀을 통하여 소오스 전극(41)과 콘택하는 화소전극(70)이 형성된다.
한편, 상기한 바와 같은 종래의 TFT-LCD에서, 액티브층(51)은 수소화된 비정질 실리콘(Hydrogenated amorphous silicon; a-Si : H)과 같은 반도체층을 이용하여 형성하는데, a-Si : H는 비교적 낮은 전계 효과 이동도를 갖고, 게이트 전극(20A)에 신호가 인가될 때 채널이 단지 게이트 절연막(30)과 액티브층(51) 사이에서만 형성되기 때문에, 온전류(on current)가 비교적 낮은 단점이 있다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 온전류를 향상시킬 수 있는 TFT-LCD를 제공함에 그 목적이 있다.
도 1은 종래의 TFT-LCD를 나타낸 평면도.
도 2는 도 1의 Ⅱ-Ⅱ'선에 따른 단면도.
도 3은 본 발명의 실시예에 따른 TFT-LCD를 나타낸 평면도.
도 4는 도 3의 Ⅳ-Ⅳ'선에 따른 단면도.
도 5는 도 3의 Ⅴ-Ⅴ'선에 따른 단면도.
도 6는 본 발명의 실시예에 따라 TFT의 동작을 설명하기 위하여 TFT만을 나타낸 단면도.
〔도면의 주요 부분에 대한 부호의 설명〕
10 : 절연기판 20 : 게이트 라인
20A : 게이트 30 : 게이트 절연막
40 : 데이터 라인 41, 42 : 소오스 및 드레인
50 : TFT 51 : 액티브층
52 : 오믹층 60 : 패시배이션층
70 : 화소전극 70A : 상부전극
상기 목적을 달성하기 위한 본 발명에 따른 TFT-LCD는 상부에 게이트 라인에서 연장된 게이트 전극이 형성된 절연기판과, 기판 전면에 형성된 게이트 절연막과, 게이트 전극에 대향하여 상기 게이트 절연막 상에 형성된 액티브층과, 액티브층의 상면 일부를 노출시키면서 액티브층에 걸쳐서 형성된 소오스 및 드레인 전극과, 소오스 및 드레인 전극과 액티브층 사이에 개재된 오믹층을 구비한다. 또한, 기판 전면에 형성되고 소오스 전극의 일부를 노출시키는 제 1 콘택홀과 게이트 전극 양 측의 게이트 라인의 일부를 각각 노출시키는 제 2 및 제 3 콘택홀을 구비한 패시배이션층과, 패시배이션층 상에 형성되고 제 1 콘택홀을 통하여 소오스 전극과 콘택하는 화소전극과, 패시배이션층 상에서 게이트 전극과 오버랩되어 형성되고 제 2 및 제 3 콘택홀을 통하여 게이트 라인과 콘택하는 상부전극을 포함하고, 게이트 라인에 전압신호가 인가될 때, 액티브층에는 두 개의 채널이 형성되는 것을 특징으로 한다.
또한, 두 개의 채널은 게이트 전극 상부의 게이트 절연막과 액티브층 사이와, 상부전극 하부의 패시배이션층과 액티브층 사이에서 각각 형성되고, 상부전극은 화소전극과 동일한 물질, 바람직하게 ITO막으로 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 3은 본 발명의 실시예에 따른 TFT-LCD(200)를 나타낸 평면도이고, 도 4는 도 3의 B-B' 선에 따른 단면도이고, 도 5는 도 3의 C-C'선에 따른 단면도이고, 도 6은 TFT만을 나타낸 단면도이다. 또한, 도 3내지 도 5에서, 도 1 및 도 2에서와 동일한 구성요소에 대해서는 동일한 도면부호를 부여한다.
도 3을 참조하면, 유리기판과 같은 투명한 절연기판(10; 도 4 참조) 상에 게이트 라인(20)과 데이터 라인(40)이 매트릭스 형태로 배열되어 화소영역이 정의되고, 게이트 라인(20)과 데이터 라인(40)이 교차하는 부분에 TFT(50)가 배열된다. 게이트 라인(20)과 나란하게 스토리지 전극(20B)이 배열되고, 화소영역에 박막 트랜지스터(50)의 소오스 전극(41)과 콘택되어 화소전극(70)이 배열된다. 또한, 화소전극(70)과 동일평면 상에 배치되고, 게이트 라인(20)의 게이트 전극(도 4의 20A)과 오버랩되면서 게이트 전극(20A) 양측의 게이트 라인(20)과 각각 콘택(C2, C3)하는 상부전극(70A)이 배열된다.
도 4를 참조하면, 절연기판(10) 상에 게이트 라인(20; 도 3 참조)에서 연장된 게이트 전극(20A)과, 스토리지 전극(20B)이 각각 형성되고, 기판 전면에 게이트 절연막(30)이 형성된다. 여기서 게이트 절연막(30)은 SiOx막과 SiNx막의 적층막으로 이루어진다. 게이트 전극(20A)에 대향하여 a-Si : H과 같은 반도체층으로 이루어진 액티브층(51)이 형성되고, 액티브층(51)의 상면을 노출시키면서 액티브층(51)에 걸쳐서 소오스 및 드레인 전극(41, 42)이 형성된다. 액티브층(51)과 소오스 및 드레인 전극(41, 42) 사이에는 도핑된 a-Si : H과 같은 도핑된 반도체층으로 이루어진 오믹층(52)이 개재된다.
도 3 내지 도 5에 도시된 바와 같이, 기판 전면 상에는 소오스 전극(41)의 일부를 노출시키는 제 1 콘택홀(C1)과, 게이트 전극(50) 양 측의 게이트 라인(20)의 일부를 각각 노출시키는 제 2 및 제 3 콘택홀(C2, C3)을 구비한 패시배이션층(60)이 형성된다. 여기서, 패시배이션층(60)은 SiNx막으로 이루어진다. 또한, 도 4에 도시된 바와 같이, 화소영역의 패시배이션층(60) 상에는 제 1 콘택홀을 통하여 소오스 전극(41)과 콘택하는 화소전극(70)이 형성되고, 도 5에 도시된 바와 같이, 게이트 전극(20A) 상부에는 제 2 및 제 3 콘택홀을 통하여 게이트 라인(20)과 콘택하는 상부전극(70A)이 형성된다. 여기서, 화소전극(70)과 상부전극(70A)은 동일물질, 바람직하게 ITO막으로 이루어진다.
한편, 도 6는 상기한 TFT-LCD에서 TFT(50)만을 나타낸 단면도로서, 게이트라인(도 3의 20)에 전압신호가 각각 인가되면, 도 6에 도시된 바와 같이, 게이트 전극(20A) 상부의 게이트 절연막(30)과 액티브층(51) 사이에서 제 1 채널(CH1)이 형성됨과 동시에, 상부전극(70A) 하부의 패시배이션층(60)과 액티브층(51) 사이에서 제 2 채널(CH2)이 형성된다. 따라서, 이러한 두 개의 채널(CH1, CH2)에 의해, 화소에 충전시킬 수 있는 TFT의 온전류 특성이 향상된다.
상기한 본 발명에 의하면, TFT의 게이트 전극과 오버랩되도록 게이트 라인과 콘택되도록 패시배이션층 상에 별도의 상부전극을 구비함에 따라, 게이트 라인으로의 전압신호인가시, 액티브층에서 두 개의 채널이 형성된다. 이에 따라, TFT의 온전류 특성이 향상되어 결국 표시특성이 향상된다. 또한, 상부전극은 화소전극과 동일한 물질로 화소전극의 형성시 동시에 형성하기 때문에, 별도의 추가공정이 요구되지 않는다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.

Claims (7)

  1. 상부에 게이트 라인에서 연장된 게이트 전극이 형성된 절연기판과, 상기 기판 전면에 형성된 게이트 절연막과, 상기 게이트 전극에 대향하여 상기 게이트 절연막 상에 형성된 액티브층과, 상기 액티브층의 상면 일부를 노출시키면서 상기 액티브층에 걸쳐서 형성된 소오스 및 드레인 전극과, 상기 소오스 및 드레인 전극과 상기 액티브층 사이에 개재된 오믹층을 구비한 TFT-LCD에 있어서,
    상기 기판 전면에 형성되고 상기 소오스 전극의 일부를 노출시키는 제 1 콘택홀과 상기 게이트 전극 양 측의 게이트 라인의 일부를 각각 노출시키는 제 2 및 제 3 콘택홀을 구비한 패시배이션층과,
    상기 패시배이션층 상에 형성되고 상기 제 1 콘택홀을 통하여 상기 소오스 전극과 콘택하는 화소전극과,
    상기 패시배이션층 상에서 상기 게이트 전극과 오버랩되어 형성되고 상기 제 2 및 제 3 콘택홀을 통하여 상기 게이트 라인과 콘택하는 상부전극을 포함하고,
    상기 게이트 라인에 전압신호가 인가될 때, 상기 액티브층에는 두 개의 채널이 형성되는 것을 특징으로 하는 TFT-LCD.
  2. 제 1 항에 있어서, 상기 두 개의 채널은 상기 게이트 전극 상부의 상기 게이트 절연막과 상기 액티브층 사이와, 상기 상부전극 하부의 상기 패시배이션층과 상기 액티브층 사이에서 각각 형성되는 것을 특징으로 하는 TFT-LCD.
  3. 제 1 항에 있어서, 상기 상부전극은 상기 화소전극과 동일한 물질로 이루어진 것을 특징으로 하는 TFT-LCD.
  4. 제 3 항에 있어서, 상기 상부전극과 상기 화소전극은 ITO막으로 이루어진 것을 특징으로 하는 TFT-LCD.
  5. 제 1 항에 있어서, 상기 게이트 절연막은 SiOx막과 SiNx막의 적층막으로 이루어진 것을 특징으로 하는 TFT-LCD.
  6. 제 1 항에 있어서, 상기 액티브층은 a-Si : H과 같은 반도체층으로 이루어진 것을 특징으로 하는 TFT-LCD.
  7. 제 1 항에 있어서, 상기 패시배이션막은 SiNx막으로 이루어진 것을 특징으로 하는 TFT-LCD.
KR10-1998-0055666A 1998-12-17 1998-12-17 Tft-lcd KR100336892B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0055666A KR100336892B1 (ko) 1998-12-17 1998-12-17 Tft-lcd

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0055666A KR100336892B1 (ko) 1998-12-17 1998-12-17 Tft-lcd

Publications (2)

Publication Number Publication Date
KR20000040114A KR20000040114A (ko) 2000-07-05
KR100336892B1 true KR100336892B1 (ko) 2003-06-12

Family

ID=19563344

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0055666A KR100336892B1 (ko) 1998-12-17 1998-12-17 Tft-lcd

Country Status (1)

Country Link
KR (1) KR100336892B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100398590B1 (ko) * 2001-05-17 2003-09-19 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치의 제조방법
KR101107697B1 (ko) * 2005-04-19 2012-01-25 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 구비한 액정표시장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03148636A (ja) * 1989-11-06 1991-06-25 Toshiba Corp アクティブマトリクス型液晶表示素子の製造方法
JPH03149884A (ja) * 1989-11-07 1991-06-26 Toppan Printing Co Ltd 薄膜トランジスタ
JPH0682826A (ja) * 1992-09-03 1994-03-25 Sharp Corp アクティブマトリクス基板およびその製造方法
JPH09153621A (ja) * 1995-12-01 1997-06-10 Sharp Corp 薄膜トランジスタおよびその製造方法と、それを用いた液晶表示装置
JPH1082991A (ja) * 1996-09-09 1998-03-31 Toshiba Corp 液晶表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03148636A (ja) * 1989-11-06 1991-06-25 Toshiba Corp アクティブマトリクス型液晶表示素子の製造方法
JPH03149884A (ja) * 1989-11-07 1991-06-26 Toppan Printing Co Ltd 薄膜トランジスタ
JPH0682826A (ja) * 1992-09-03 1994-03-25 Sharp Corp アクティブマトリクス基板およびその製造方法
JPH09153621A (ja) * 1995-12-01 1997-06-10 Sharp Corp 薄膜トランジスタおよびその製造方法と、それを用いた液晶表示装置
JPH1082991A (ja) * 1996-09-09 1998-03-31 Toshiba Corp 液晶表示装置

Also Published As

Publication number Publication date
KR20000040114A (ko) 2000-07-05

Similar Documents

Publication Publication Date Title
JPH09203908A (ja) 液晶表示装置用薄膜トランジスタおよび液晶表示装置
US6025607A (en) Thin-film transistor and liquid crystal display device
KR940007591A (ko) 액정표시장치
TW376588B (en) Thin film transistor
JP3002099B2 (ja) 薄膜トランジスタおよびそれを用いた液晶表示装置
KR100359012B1 (ko) 액정 표시장치
KR960039436A (ko) 박막트랜지스터 및 그것을 사용한 액정표시장치
KR100482458B1 (ko) 박막트랜지스터액정표시소자및그제조방법
KR960029868A (ko) 박막 트랜지스터를 사용한 능동 매트릭스 액정 디스플레이 장치
KR970030914A (ko) 반도체 장치
US20200266301A1 (en) Array substrate and display panel
KR970048830A (ko) 박막트랜지스터 액정표시소자 및 그의 제조방법
US9536907B2 (en) Thin film semiconductor device
KR100325498B1 (ko) 액정디스플레이용박막트랜지스터
JP2001209070A (ja) 液晶表示素子
KR960035118A (ko) 액정표시장치
US20010024245A1 (en) Liquid crystal display device
KR20100008566A (ko) 액정 표시 장치
JPH04360583A (ja) 薄膜トランジスタ
KR100433209B1 (ko) 액정표시장치의 어래이 기판 및 그 제조방법
KR100336892B1 (ko) Tft-lcd
US20030218699A1 (en) Liquid crystal display device having sunken gate electrode and fabricating method thereof
JPH10228031A (ja) 薄膜トランジスタアレイ基板
KR20060094688A (ko) 액정 표시 장치의 박막 트랜지스터
KR100683135B1 (ko) 프린지 필드 구동 모드 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130417

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170417

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180424

Year of fee payment: 17

EXPY Expiration of term